延伸的溝道的展開方向延伸。因此，所述帶優(yōu)選平行于半導(dǎo)體構(gòu)件的表面延伸。通過所述實施方式可以準(zhǔn)確地調(diào)節(jié)，在多少晶體管中或者哪些晶體管中采取用于轉(zhuǎn)移雪崩位置的措施或者在多少晶體管中為了增大漏極-源極電阻Ron和半導(dǎo)體構(gòu)件的激活面積A的乘積放棄所述措施的采取。
[0019]在先前所描述的實施方式中的一種實施方式的一種優(yōu)選擴展方案中，溝槽FET中的至少一個具有布置在其相應(yīng)的溝道內(nèi)的場板并且所述至少一個溝槽FET實施為場板溝槽FET。換言之，現(xiàn)有技術(shù)的溝槽FET中的優(yōu)選至少之一實施為場板溝槽FET，而在其所屬的溝道下方不具有P摻雜或者P摻雜區(qū)域。在多個實施為現(xiàn)有技術(shù)的場板溝槽FET的現(xiàn)有技術(shù)的溝槽FET中，所述現(xiàn)有技術(shù)的場板溝槽FET中的優(yōu)選至少一些分別具有以下場板:所述場板在其長度方面測量地短于根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件的那些具有在長度方面測量地最短的場板的根據(jù)本發(fā)明的場板溝槽FET的場板。在所述實施方式的一種優(yōu)選擴展方案中，那些具有更短場板的現(xiàn)有技術(shù)的場板溝槽FET中的至少一些和/或沒有場板的現(xiàn)有技術(shù)的溝槽FET中的一些分別具有以下溝道:所述溝道具有比根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件的具有最小深度的根據(jù)本發(fā)明的場板溝槽FET的溝道更小的深度。
[0020]優(yōu)選地，襯底實施為半導(dǎo)體層。此外優(yōu)選地，另一襯底位于半導(dǎo)體層下方。此外優(yōu)選地，在半導(dǎo)體層下方的所述另一襯底是高摻雜的。
[0021]在另一優(yōu)選實施方式中，現(xiàn)有技術(shù)的溝槽FET中的至少一些的溝道分別具有以下深度:所述深度小于根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件的具有最小深度的那些根據(jù)本發(fā)明的場板溝槽FET的那些溝道的深度。
[0022]在以上實施方式中的一種實施方式的一種優(yōu)選擴展方案中，實施為現(xiàn)有技術(shù)的場板溝槽FET的溝槽FET中的至少一些的溝道分別具有以下深度:所述深度小于根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件的一個或所有與現(xiàn)有技術(shù)的所述場板溝槽FET分別直接相鄰的根據(jù)本發(fā)明的場板溝槽FET的溝道的相應(yīng)深度。
[0023]在另一優(yōu)選實施方式中，半導(dǎo)體構(gòu)件具有至少兩個現(xiàn)有技術(shù)的溝槽FET和至少兩個根據(jù)本發(fā)明的場板溝槽FET，其中現(xiàn)有技術(shù)的溝槽FET和根據(jù)本發(fā)明的場板溝槽FET彼此任意地布置在半導(dǎo)體構(gòu)件內(nèi)。
[0024]本發(fā)明的有利擴展方案在從屬權(quán)利要求中說明并且在說明書中描述。
【附圖說明】
[0025]根據(jù)附圖和隨后的說明書進一步闡述本發(fā)明的實施例。附圖示出:
[0026]圖1:現(xiàn)有技術(shù)的半導(dǎo)體構(gòu)件與根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件的第一實施例的對比；
[0027]圖2:根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件的第二和第三實施例；
[0028]圖3:根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件的第四實施例；
[0029]圖4:以俯視圖的、用于將場板溝槽FET布置在根據(jù)本發(fā)明實施的半導(dǎo)體構(gòu)件內(nèi)的布局的四個不同的不意性實施例；
[0030]圖5:以俯視圖的、用于將場板溝槽FET布置在根據(jù)本發(fā)明實施的半導(dǎo)體構(gòu)件內(nèi)的布局的兩個另外的示意性實施例；以及
[0031]圖6:以俯視圖的、用于將場板溝槽FET布置在根據(jù)本發(fā)明實施的半導(dǎo)體構(gòu)件內(nèi)的布局的三個另外的示意性實施例。
【具體實施方式】
[0032]在圖1中示出現(xiàn)有技術(shù)的半導(dǎo)體構(gòu)件98與根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件100的第一實施例的對比。在此，不僅現(xiàn)有技術(shù)的半導(dǎo)體構(gòu)件98而且根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件100的第一實施例分別以橫截面示出。在圖1中左側(cè)示出的現(xiàn)有技術(shù)的半導(dǎo)體構(gòu)件98包括兩個現(xiàn)有技術(shù)的場板溝槽FET 49，所述兩個現(xiàn)有技術(shù)的場板溝槽FET分別具有襯底40、在所述實施例中單純示例性地完全掩埋在襯底40內(nèi)的柵極30以及分別布置在現(xiàn)有技術(shù)的場板溝槽FET 49的相應(yīng)的柵極30下方的場板20。不僅柵極30而且場板20分別布置在現(xiàn)有技術(shù)的相應(yīng)的場板溝槽FET 49的襯底40中的溝道10內(nèi)并且分別由絕緣體5包圍。在所述實施例中，絕緣體5單純示例性地實施為氧化物。此外，在圖1中描繪了現(xiàn)有技術(shù)的半導(dǎo)體構(gòu)件98的表面95。在圖1中左側(cè)，在現(xiàn)有技術(shù)的場板溝槽FET 49的溝道10下方通過箭頭指出范圍、位置或者區(qū)域，其中在雪崩擊穿的情形中在現(xiàn)有技術(shù)的場板溝槽FET 49的溝道10下方分別發(fā)生擊穿。換言之，在圖1中的左側(cè)通過箭頭示出以下區(qū)域:在所述區(qū)域中在雪崩擊穿的情形中存在載流子的碰撞電離的最大值或者在所述區(qū)域中可以發(fā)生電荷俘獲，即發(fā)生載流子不期望地嵌入到絕緣體5中或者氧化物中，所述氧化物在此單純示例性地實施為場氧化物。在所述示例中，現(xiàn)有技術(shù)的場板溝槽FET 49的溝道10單純示例性地垂直于現(xiàn)有技術(shù)的半導(dǎo)體構(gòu)件98的表面95地置入到或者蝕刻到所述現(xiàn)有技術(shù)的半導(dǎo)體構(gòu)件的襯底40中。
[0033]根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件100的在圖1中右側(cè)示出的第一實施例具有多個場板溝槽FET50、49，其中在圖1中右側(cè)示出四個。在所述第一實施例中，在所述四個示出的場板溝槽FET 50,49中的是從左側(cè)出發(fā)觀察的第一和第三場板溝槽FET，如先前所描述實施的現(xiàn)有技術(shù)的場板溝槽FET 49的那樣，而從左側(cè)出發(fā)觀察的第二以及第四場板溝槽FET 50涉及根據(jù)本發(fā)明的場板溝槽FET50的實施例。
[0034]換言之，根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件100的在圖1中右側(cè)示出的實施例包括多個根據(jù)本發(fā)明實施的以及沒有根據(jù)本發(fā)明實施的場板溝槽FET50、49，其中現(xiàn)有技術(shù)的沒有根據(jù)本發(fā)明實施的場板溝槽FET 49分別直接布置在根據(jù)本發(fā)明實施的場板溝槽FET 50旁。
[0035]在此，在圖1中左側(cè)的相同示出的元件相應(yīng)于圖1中右側(cè)的第一實施例的元件，從而因此將先前所描述的也傳遞到在圖1中右側(cè)示出的第一實施例上。在圖1中左側(cè)示出的現(xiàn)有技術(shù)的半導(dǎo)體構(gòu)件98和右側(cè)示出的第一實施例之間的本質(zhì)區(qū)別在于，根據(jù)本發(fā)明實施的場板溝槽FET 50在襯底40內(nèi)的其相應(yīng)的溝道10下方分別具有ρ摻雜區(qū)域2。換言之，在兩個根據(jù)本發(fā)明實施的場板溝槽FET 50的溝道10下方設(shè)置有各一個ρ摻雜區(qū)域2，所述P摻雜區(qū)域在所述第一實施例中分別貼靠在其分別所屬的場板溝槽FET 50的溝道10上。P摻雜區(qū)域2分別在其分別所屬的場板溝槽FET 50的溝道10下方延伸。對于根據(jù)本發(fā)明實施的場板溝槽FET 50，同樣通過箭頭指出以下范圍、位置或者區(qū)域:其中在雪崩擊穿的情形中分別發(fā)生擊穿。在其中發(fā)生擊穿的區(qū)域在所述根據(jù)本發(fā)明的場板溝槽FET 50中與溝道10的底部遠離或者保持距離。
[0036]在所述第一實施例中，根據(jù)本發(fā)明的場板溝槽FET 50的ρ摻雜區(qū)域2單純示例性地涉及在襯底40內(nèi)浮動的、即無電勢的區(qū)域，所述區(qū)域換言之不與恒定的或者固定的電勢連接。在所述第一實施例中，場板溝槽FET 50、49的不僅柵極30而且場板20和襯底40單純示例性地η摻雜。在根據(jù)本發(fā)明實施的其他半導(dǎo)體構(gòu)件100中，所述構(gòu)件然而也可以不同地摻雜。此外，在所述實施例中，根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件100的場板溝槽FET 50、49分別具有源極區(qū)域77以及體區(qū)域55，它們此外用于場板溝槽FET 50、49的控制。
[0037]在圖2中示出根據(jù)本發(fā)明的半導(dǎo)體構(gòu)件100的第二和第三實施例。在此，圖2中的相同示出的