電壓的半導體器件的半導體本體100的大約60 μπι至80 μπι的厚度的之后，由此產(chǎn)生的漂移區(qū)域121展現(xiàn)出近似均勻的砸濃度。摻雜劑分布433圖示了半導體二極管的總摻雜分布，該半導體二極管具有Ρ導電第一負載接觸層110、η導電漂移區(qū)域121、通過質(zhì)子注入而產(chǎn)生的η導電場停止層128、和通過從減薄的半導體襯底100a的背側(cè)表面進行磷注入而產(chǎn)生的η導電第二負載接觸層130。
[0050]為了實現(xiàn)用于阻斷超過1200V的電壓的均勻摻雜漂移區(qū)域，必須施加顯著更高的熱預算，這通常會增加滑移線密度(slip line density)和生產(chǎn)成本。實施例在顯著減少的消耗的情況下，實現(xiàn)了相似的效果。
[0051]圖3A示出了半導體器件500諸如IGFET、IGBT例如RC-1GBT、BJT、晶閘管、或者GTOo關(guān)于半導體本體100的一般性特征，參考對圖1A至圖1C的半導體器件500的說明。夾設在基礎區(qū)域120與第二負載電極320之間的第二負載接觸層130針對IGFET可以是η導電層、針對非反向?qū)ㄐ虸GBT可以是ρ導電層、或者針對半導體器件500是RC-1GBT的情況下可以是包含η導電區(qū)域和ρ導電區(qū)域兩者的層。
[0052]替代圖1Α的第一負載接觸層110，半導體器件500包括晶體管單元TC，該晶體管單元TC可以是具有η導電源極區(qū)域和使該源極區(qū)域與漂移區(qū)域121分離的ρ導電本體區(qū)域的IGFET單元。源極區(qū)域可以電連接或耦合至第一負載電極，該第一負載電極可以設置在半導體器件500的正側(cè)和/或設置于第一負載端子L1處。
[0053]晶體管單元TC的柵極電極可以電連接或耦合至柵極端子G，并且可以通過柵極電介質(zhì)電容耦合至本體區(qū)域。受到施加至柵極端子G的電壓的影響，反型溝道形成在本體區(qū)域中并且通過晶體管單元TC提供電子流，從而使得電子在半導體器件500的第一狀態(tài)下通過晶體管單元TC進入漂移區(qū)域121，該第一狀態(tài)可以對應于IGBT的晶體管模式或者IGFET的導電模式。
[0054]除了源極區(qū)域之外，本體區(qū)域也電連接或耦合至第一負載端子L1，其中本體區(qū)域可以在半導體器件500的第二狀態(tài)下將空穴注入到漂移區(qū)域121中，其中舉例而言，該第二狀態(tài)可以對應于例如RC-1GBT的反向?qū)Ｊ健?br>[0055]晶體管單元TC可以是具有布置在半導體本體100的輪廓外部的平面柵極結(jié)構(gòu)、或者具有延伸到半導體本體100中的溝槽柵極結(jié)構(gòu)的溝槽柵極單元。例如，晶體管單元TC的源極區(qū)域和本體區(qū)域可以形成在由溝槽柵極結(jié)構(gòu)分隔開的半導體臺面結(jié)構(gòu)中。在漂移區(qū)域121中的摻雜劑含量可以對應于包括均勻分布的磷族原子和具有如在前述附圖中描述的略彎曲或者傾斜的摻雜分布的硫族原子的總本底摻雜。
[0056]在圖3Β中，半導體器件500為包括與漂移區(qū)域121 —起形成pn結(jié)的ρ摻雜基極層116的BJT。發(fā)射極區(qū)域110與基極層116 —起形成另外的pn結(jié)。基極連接結(jié)構(gòu)330與基極層116形成歐姆接觸并且電連接或耦合至柵極端子G。第一負載電極310與發(fā)射極區(qū)域110形成歐姆接觸并且電連接至發(fā)射極端子E。第二負載電極320與用作集電極區(qū)域的第二負載接觸層130形成歐姆接觸并且電連接至半導體器件500的集電極端子C。
[0057]圖4示出了制造半導體器件的方法。按直拉工藝獲得半導體晶片，其中半導體晶片包含至少lE13cm 3(502)的磷族本底摻雜。將硫族原子注入到半導體晶片中(504)，其中硫族原子與磷族本底摻雜的磷族原子之比在1:9至9:1范圍內(nèi)。
[0058]可以提供輔助雜質(zhì)，以便增加間隙半導體原子的密度。對半導體晶片加熱，從而使得硫族原子更深地擴散到半導體襯底中，其中輔助雜質(zhì)通過增加在半導體襯底中的間隙原子的密度來幫助擴散。在熱處理之前，可以形成包含并且提供輔助雜質(zhì)的輔助層；并且在熱處理之后，可以去除該輔助層。輔助雜質(zhì)可以為磷原子。半導體晶片可以為單晶硅晶片。注入的硫族可以為砸。
[0059]雖然此處圖示并且描述了特定實施例，但是本領(lǐng)域的技術(shù)人員要理解，在不背離本發(fā)明的范圍下，可以用多種替代和/或等效實施方式取代所示出并且描述的特定實施例。該申請意在涵蓋此處論述的具體實施例的任何改動或者變型。因此，本發(fā)明旨在僅僅受權(quán)利要求書及其等同物限制。
【主權(quán)項】
1.一種半導體器件，包括: 單晶半導體本體，具有第一表面和與所述第一表面平行的第二表面，所述半導體本體包含:憐族原子的本底慘雜、和硫族原子， 其中磷族原子的濃度為至少1E12CH13，并且硫族原子與所述本底摻雜的磷族原子的比率在1:9至9:1范圍內(nèi)。2.根據(jù)權(quán)利要求1所述的半導體器件，其中 所述半導體本體具有與所述第一表面垂直的至少50 μπι的豎直延伸。3.根據(jù)權(quán)利要求1所述的半導體器件，其中 硫族原子與磷族原子的所述比率在5:5至6:4范圍內(nèi)。4.根據(jù)權(quán)利要求1所述的半導體器件，其中 電活性硫族濃度大于lE12cm3。5.根據(jù)權(quán)利要求1所述的半導體器件，其中 硫族為砸。6.根據(jù)權(quán)利要求1所述的半導體器件，其中 磷族為磷。7.根據(jù)權(quán)利要求1所述的半導體器件，其中 所述半導體襯底為硅晶體。8.根據(jù)權(quán)利要求1所述的半導體器件，進一步包括: 漂移區(qū)域，與所述第一表面平行地延伸，并且與所述第一表面和所述第二表面兩者都間隔開， 其中在所述漂移區(qū)域中的有效摻雜劑濃度由在所述半導體本體中的磷族原子的所述本底摻雜和硫族原子所限定。9.根據(jù)權(quán)利要求8所述的半導體器件，進一步包括: 場停止層，在所述漂移區(qū)域與所述第二表面之間，所述場停止層進一步包含:第一主摻雜劑，為第一主摻雜劑濃度，所述第一主摻雜劑濃度高達在所述漂移區(qū)域中的所述有效摻雜劑濃度的至少兩倍。10.根據(jù)權(quán)利要求1所述的半導體器件，進一步包括: 負載接觸層，與所述第二表面直接鄰接，所述負載接觸層進一步包含第二主摻雜劑、并且與直接鄰接所述負載接觸層的包含金屬的負載電極形成歐姆接觸。11.根據(jù)權(quán)利要求1所述的半導體器件，其中 磷族原子的所述本底摻雜變化不超過5%。12.根據(jù)權(quán)利要求1所述的半導體器件，其中 在所述第一表面與所述第二表面之間的距離至少為120 μπι。13.—種制造半導體器件的方法，所述方法包括: 從包含均勻分布的磷族原子的單晶半導體晶片的正側(cè)，將硫族原子注入到所述半導體晶片中， 其中在所述半導體晶片中，硫族原子與磷族原子的比率在1:9至9:1范圍內(nèi)。14.根據(jù)權(quán)利要求13所述的方法，進一步包括: 在注入硫族原子之后、在第一次將所述半導體晶片加熱到至少900°C之前，在所述半導體晶片的所述正側(cè)處設置用于輔助雜質(zhì)的源，以便增加間隙半導體原子的密度。15.根據(jù)權(quán)利要求14所述的方法，其中: 所述輔助雜質(zhì)為磷原子。16.根據(jù)權(quán)利要求15所述的方法，進一步包括: 在第一次將所述半導體晶片加熱到至少900°C之后，去除輔助層，所述輔助層用作用于所述輔助雜質(zhì)的所述源。17.根據(jù)權(quán)利要求13所述的方法，其中: 所述半導體晶片從單晶硅錠獲得，所述單晶硅錠通過直拉工藝從包含所述磷族原子的原材料形成。18.根據(jù)權(quán)利要求13所述的方法，其中: 硫族為砸。19.一種半導體器件，包括: 單晶半導體本體，具有第一表面和與所述第一表面平行的第二表面，所述半導體本體包含:磷族原子和/或氫原子的本底摻雜、和硫族原子， 其中硫族原子的濃度為至少lE12cm3，并且硫族原子與所述本底摻雜的原子的比率在1:9至9:1范圍內(nèi)。
【專利摘要】本發(fā)明的各個實施例涉及包含硫族原子的半導體器件和制造方法。半導體器件包括具有第一表面和平行于該第一表面的第二表面的單晶半導體本體。該半導體本體包含磷族原子和/或氫原子的本底摻雜和硫族原子。硫族原子的濃度至少為1E12cm-3。硫族原子與本底摻雜的原子之比在1:9至9:1范圍內(nèi)。
【IPC分類】H01L29/04, H01L29/06, H01L29/12, H01L21/334, H01L21/328
【公開號】CN105321987
【申請?zhí)枴緾N201510370090
【發(fā)明人】G·施密特
【申請人】英飛凌科技股份有限公司
【公開日】2016年2月10日
【申請日】2015年6月29日
【公告號】DE102015110439A1, US9312338, US20150380492