基于石墨烯和II-VI族半導(dǎo)體軸向p-n結(jié)納米線陣列的柔性光電子器件及其制備方法
【技術(shù)領(lǐng)域】
:
[0001]本發(fā)明涉及納米光電子器件領(lǐng)域，特別是涉及一種基于石墨烯和I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線陣列的柔性光電子器件及其制備方法
【背景技術(shù)】
:
[0002]伴隨著社會(huì)的高速信息化，人與信息的有機(jī)融合已成為未來(lái)信息技術(shù)的重要發(fā)展趨勢(shì)，而作為信息載體的各類(lèi)電子器件一旦實(shí)現(xiàn)柔性化，必將從本質(zhì)上促進(jìn)人與信息的高效交互。因此全球?qū)W術(shù)界和產(chǎn)業(yè)界都將目光投向代表未來(lái)發(fā)展方向的柔性電子技術(shù)。其概念來(lái)源于對(duì)有機(jī)電子學(xué)的研究，但有機(jī)半導(dǎo)體材料由于本身特性的限制而無(wú)法在強(qiáng)調(diào)高性能和高穩(wěn)定性的現(xiàn)代電子系統(tǒng)中廣泛應(yīng)用(A.J.Baca, J.H.Ahn，Y.G.Sun，M.A.Meitl，E.Menard，H.S.Kim，ff.M.Choi，D.H.Kim，Y.Huang，J.A.Rogers，Angew.Chem.1nt.Ed.，47，5524(2008))。于是，伊利若依大學(xué)Rogers教授和Huang教授提出基于傳統(tǒng)無(wú)機(jī)半導(dǎo)體的柔性電子器件，他們利用現(xiàn)有半導(dǎo)體硅工藝制備無(wú)機(jī)功能薄膜器件，然后轉(zhuǎn)移至柔性襯底，在釋放預(yù)拉伸應(yīng)變的收縮作用下將無(wú)機(jī)功能器件整體屈曲，從而實(shí)現(xiàn)整個(gè)器件具備可延展柔性(A.J.Baca, J.H.Ahn, Y.G.Sun，M.A.Meitl, E.Menard, H.S.Kim, ff.M.Choi, D.H.Kim,Y.Huang, J.A.Rogers, Angew.Chem.1nt.Ed.，47，5524 (2008))。但是此類(lèi)器件延展性較低，而為了獲取更大延展性往往會(huì)將無(wú)機(jī)薄膜化整體為局部，并通過(guò)導(dǎo)線連接各個(gè)功能部分。此舉會(huì)使薄膜在整個(gè)器件中的有效面積減少，進(jìn)而降低器件密度。因此，如何處理延展性和器件密度這一對(duì)矛盾體成為現(xiàn)階段柔性無(wú)機(jī)電子器件發(fā)展面臨的主要問(wèn)題。

【發(fā)明內(nèi)容】

:
[0003]本發(fā)明針對(duì)現(xiàn)有技術(shù)的不足，提出了一種基于石墨烯和I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線陣列的柔性光電子器件及其制備方法，以實(shí)現(xiàn)具有高器件密度和延展性的柔性無(wú)機(jī)光電子器件。
[0004]為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種基于石墨烯和I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線陣列的柔性光電子器件，其特征在于:包括一層柔性襯底(1)，所述柔性襯底(1)上設(shè)有石墨烯層(2)，所述石墨烯層(2)上設(shè)有由ρ-型I1-VI族半導(dǎo)體納米線部分(3)和η-型I1-VI族半導(dǎo)體納米線部分(4)組成的I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線的陣列結(jié)構(gòu)，所述Π-VI族半導(dǎo)體軸向ρ-η結(jié)納米線陣列縫隙中設(shè)有PMMA(PolymethylMethacrylate，聚甲基丙烯酸甲酯)絕緣層(5)，所述η-型I1-VI族半導(dǎo)體納米線部分(4)陣列頭部裸露在所述ΡΜΜΑ絕緣層(5)之外，所述ΡΜΜΑ絕緣層(5)之上設(shè)有鋁電極￠)，所述石墨烯層(2)裸露一側(cè)之上設(shè)有金/鈦電極(7)。
[0005]作為優(yōu)選，所述柔性襯底(1)為PET (Polyethylene terephthalate，聚對(duì)苯二甲酸乙二醇酯)、PDMS (Polydimethyl si loxane,聚二甲基娃氧燒)、PEN (polyethylenenaphthalate，聚萘二甲酸乙二醇酯)或PI (Polyimide,聚酰亞胺)。
[0006]作為優(yōu)選，所述石墨烯層(2)為單層或數(shù)層石墨烯。
[0007]作為優(yōu)選，所述ρ-型I1-VI族半導(dǎo)體納米線部分(3)為ρ-型ZnSe，ZnS, ZnTe,CdSe，CdS或CdTe納米線，所述p_型I1-VI族半導(dǎo)體納米線部分(3)的直徑為100-500nm，長(zhǎng)度為5-10 μπι;所述的η-型I1-VI族半導(dǎo)體納米線部分(4)為η-型ZnSe，ZnS,ZnTe, CdSe，CdS或CdTe納米線，所述的η-型I1-VI族半導(dǎo)體納米線部分(4)的直徑為100-500nm，長(zhǎng)度為5-10 μπι ;所述的ρ-型I1-VI族半導(dǎo)體納米線部分(3)與所述的η-型I1-VI族半導(dǎo)體納米線部分(4)構(gòu)成I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線。
[0008]作為優(yōu)選，所述鋁電極(6)形狀為正方形網(wǎng)格狀；所述鋁電極(6)厚度為100-20011111，寬度為3-5 4111。作為優(yōu)選，所述金/鈦電極(7)中金層的厚度為100_200nm，鈦層的厚度為5-10nm，金層在上，鈦層在下。為實(shí)現(xiàn)上述目的，本發(fā)明的制備方法包括如下步驟:
[0009]1)將石墨烯層置于覆蓋有二氧化硅的硅襯底上；
[0010]2)利用電子束蒸鍍法在石墨稀層上蒸鍍5-10nm金納米顆粒薄膜，用于I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線生長(zhǎng)過(guò)程中的催化成核；
[0011]3)使用化學(xué)氣相沉積法在水平管式爐中制備生長(zhǎng)于石墨烯層之上的I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線陣列；
[0012]3a)將盛有純度為99.99%的I1-VI族半導(dǎo)體粉末的瓷舟放置于水平管式爐中部即加熱源處，將置于覆蓋有二氧化硅的硅襯底上且表面蒸鍍有5-10nm金納米顆粒薄膜的石墨烯層放置在水平管式爐的后部；
[0013]3b)密閉爐體，抽真空至爐體內(nèi)壓強(qiáng)小于3X10 3Pa;打開(kāi)加熱源將溫度升至800-1050°C ；
[0014]3c)以100SCCM的氣體流量引入氬氫保護(hù)氣(其中氬氣和氫氣的氣體體積比為95: 5)；
[0015]3d)以1-10SCCM的氣體流量引入氣態(tài)p_型摻雜源，用以生長(zhǎng)p_型II_VI族半導(dǎo)體納米線部分，此過(guò)程維持15-30分鐘，然后停止引入氣態(tài)ρ-型摻雜源；
[0016]3e)以1-5SCCM的氣體流量引入氣態(tài)η-型摻雜源，用于生長(zhǎng)η-型I1-VI族半導(dǎo)體納米線部分，此過(guò)程維持15-30分鐘，然后停止引入氣態(tài)η-型摻雜源；
[0017]3f)關(guān)閉加熱源，停止引入氬氫保護(hù)氣，使?fàn)t體自然降至室溫，打開(kāi)爐體，取出置于覆蓋有二氧化硅的硅襯底上石墨烯層，獲得生長(zhǎng)于石墨烯層之上的i1-vi族半導(dǎo)體軸向ρ-η結(jié)納米線陣列；
[0018]4)采用旋涂法使ΡΜΜΑ絕緣層包覆I1-VI族半導(dǎo)體軸向ρ_η結(jié)納米線陣列和填充其內(nèi)部縫隙；
[0019]5)采用等離子體刻蝕技術(shù)刻蝕ΡΜΜΑ絕緣層表面，使η_型I1-VI族半導(dǎo)體納米線部分的頭部裸露在ΡΜΜΑ絕緣層外部；
[0020]6)在ΡΜΜΑ絕緣層上部采用電子束蒸鍍法制備厚度為100_200nm，寬度為3_5 μπι的正方形網(wǎng)格狀鋁電極；
[0021]7)利用電子束蒸鍍技術(shù)在石墨稀層裸露的一側(cè)依次蒸鍍厚度為5-10nm的鈦和100-200納米的金電極；
[0022]8)利用犧牲層刻蝕轉(zhuǎn)移法將上述制備方法所制備器件整體從覆蓋有二氧化硅的硅襯底上轉(zhuǎn)移至柔性襯底上。
[0023]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益結(jié)果:
[0024]1.本發(fā)明中，由于I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線與石墨稀極小的接觸面積以及石墨烯本身具有的柔性潛質(zhì)(在彎曲、伸縮、擠壓等機(jī)械形變下仍可保持結(jié)構(gòu)和性能的穩(wěn)定性)等原因使得器件具有極好的延展性，此外I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線陣列有效的增加了器件密度，因而克服了傳統(tǒng)柔性太陽(yáng)能電池延展性和集成度不能兼得的缺占.
[0025]2.本發(fā)明中器件結(jié)構(gòu)簡(jiǎn)單，制備工藝簡(jiǎn)單。
【附圖說(shuō)明】
:
[0026]圖1是本發(fā)明的剖面結(jié)構(gòu)示意圖
[0027]圖2是本發(fā)明在彎曲狀態(tài)下的剖面結(jié)構(gòu)示意圖。
[0028]圖3是本發(fā)明的制作工藝流程圖。
【具體實(shí)施方式】
:
[0029]參照?qǐng)D1，本發(fā)明包括柔性襯底(1)、石墨烯層(1)、由Ρ-型I1-VI族半導(dǎo)體納米線部分⑶和η-型I1-VI族半導(dǎo)體納米線部分(4)組成的I1-VI族半導(dǎo)體軸向ρ_η結(jié)納米線陣列結(jié)構(gòu)、ΡΜΜΑ絕緣層(5)、鋁電極(6)、金/鈦電極(7)，其中柔性襯底(1)上設(shè)有石墨烯層(2)，石墨烯層⑵上生長(zhǎng)有由ρ-型I1-VI族半導(dǎo)體納米線部分(3)和η-型I1-VI族半導(dǎo)體納米線部分(4)組成的I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線陣列結(jié)構(gòu)，I1-VI族半導(dǎo)體軸向ρ-η結(jié)納米線陣列縫隙中填充有ΡΜΜΑ