用于創(chuàng)建具有降低表面電場效果的具有在體襯底上的橫向集電極的高電壓互補(bǔ)bjt的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及雙極晶體管制造領(lǐng)域，并且特別涉及使用體硅技術(shù)在公共襯底上具有變化特性的互補(bǔ)晶體管的制造。
【背景技術(shù)】
[0002]集成電路已經(jīng)利用雙極結(jié)晶體管多年，利用其高增益特性的優(yōu)勢以滿足高性能和高電流驅(qū)動的需要。特別地，如本領(lǐng)域所知的，雙極晶體管尤其非常適合高頻率應(yīng)用，諸如，現(xiàn)在被用于無線通信中。
[0003]絕緣體上的硅(SOI)技術(shù)因在高頻率電子器件中發(fā)揮重要優(yōu)勢而被本領(lǐng)域所熟知。作為SOI技術(shù)中的基礎(chǔ)，有源器件諸如晶體管被形成在于絕緣層上形成的單晶硅層中，諸如通常被稱作隱埋氧化物(BOX)的二氧化硅層。隱埋氧化物層將有源器件與下面的襯底隔離，這有效地消除了到襯底的寄生非線性結(jié)電容并且降低了集電極-襯底電容。在某種程度上，體晶體管的高頻性能受限于襯底電容，SOI技術(shù)提供了顯著的改善。
[0004]針對NPN和PNP兩者已經(jīng)實(shí)現(xiàn)了記錄fT峰值產(chǎn)品。這是可能的，其應(yīng)歸功于從襯底穿過低摻雜集電極區(qū)域上的隱埋氧化物的降低表面電場(resurf)效果。
[0005]然而，SOI襯底的高成本阻止了使用這種技術(shù)來進(jìn)行大量的產(chǎn)品開發(fā)。此外，分離電壓源必須在PNP中實(shí)現(xiàn)降低表面電場效果(用于接地襯底)。已經(jīng)觀察到的是，顯著的自加熱出現(xiàn)在電流超過&峰值和大V CE處。
[0006]傳統(tǒng)的SOI雙極晶體管被設(shè)計(jì)成高性能器件。然而，從擊穿電壓和性能兩者的角度來看，高性能晶體管在某種程度上受限于其結(jié)構(gòu)。作為本領(lǐng)域中的基礎(chǔ)，集電極發(fā)射極擊穿電壓(BVCEO)取決于集電極區(qū)域的厚度和集電極區(qū)域的摻雜濃度。集電極區(qū)域的輕摻雜和厚集電極區(qū)域會使該擊穿電壓增加。
[0007]在實(shí)際電路中，發(fā)射極和基極互補(bǔ)SiGe雙極結(jié)型晶體管(BJT)圍繞最高電勢Vcc (相對于接地襯底)被偏置，而集電極在Vcc和O之間切換。高B-C偏置對應(yīng)于集電極處的零電勢。
[0008]所需要的是增加PNP BV而不降低集電極摻雜濃度或增加PNP的集電極區(qū)域厚度，同時(shí)在相同體處理的電路/襯底上包括高電壓的NPN的方法。

【發(fā)明內(nèi)容】

[0009]為了提供對本發(fā)明的一個(gè)或多個(gè)方面的基本理解，在下面呈現(xiàn)了簡要概述。此概述并非本發(fā)明的詳盡概述，并且既不旨在確定本發(fā)明的關(guān)鍵或重要元素，也不旨在描述其范圍。更確切地說，概述的主要目的是作為引子以簡化形式呈現(xiàn)本發(fā)明的某些概念，以便稍后呈現(xiàn)更詳細(xì)的描述。
[0010]根據(jù)本申請的實(shí)施例，一種集成電路結(jié)構(gòu)，其包括:互補(bǔ)的PNP和NPN結(jié)構(gòu)；其中PNP和NPN結(jié)構(gòu)包括P型體半導(dǎo)體襯底；PNP和NPN有源器件區(qū)域；隱埋N+和P+降低表面電場區(qū)域；其中，P型區(qū)域和有源器件PNP和NPN區(qū)兩者使用單晶硅來實(shí)現(xiàn)；以及圍繞每個(gè)晶體管的深槽隔離區(qū)域，其中該深槽隔離區(qū)域?qū)⒒パa(bǔ)的PNP和NPN結(jié)構(gòu)彼此隔離。
[0011]根據(jù)本申請的另一實(shí)施例，一種形成互補(bǔ)的PNP和NPN結(jié)構(gòu)的方法，該形成互補(bǔ)的PNP和NPN結(jié)構(gòu)的方法包括:提供P型體半導(dǎo)體襯底；創(chuàng)建PNP和NPN有源器件區(qū)域；分別在PNP和NPN器件區(qū)中注入隱埋N+和P+降低表面電場區(qū)域；使用單晶硅實(shí)現(xiàn)體半導(dǎo)體襯底和PNP和NPN器件區(qū)兩者；以及使用深槽隔離區(qū)域圍繞每個(gè)晶體管，以將互補(bǔ)的PNP和NPN結(jié)構(gòu)彼此隔離。
【附圖說明】
[0012]圖1A示出本發(fā)明的實(shí)施例的橫截面圖。
[0013]圖1B示出圖1A中PNP晶體管的細(xì)節(jié)的放大部分。
[0014]圖1C示出圖1A中NPN晶體管的細(xì)節(jié)的放大部分。
[0015]圖2示出BV-對針對以μπι為單位的各種基極-集電極間距SBC的PNP的集電極摻雜濃度的依賴關(guān)系。
[0016]圖3示出BV-對針對以μπι為單位的各種基極-集電極間距SBC的NPN的集電極摻雜濃度的依賴關(guān)系。
[0017]圖4示出針對NPN和PNP兩者的，BVcek對以μ m為單位的各種基極-集電極間距SBC的依賴關(guān)系。
[0018]在附圖中，相同的參考數(shù)字有時(shí)用來指定相同的結(jié)構(gòu)元件。還應(yīng)當(dāng)理解的是，附圖中的描繪是示意的，而不是按比例的。
【具體實(shí)施方式】
[0019]參照附圖對本發(fā)明進(jìn)行描述。該附圖沒有按比例繪制，并且它們僅被提供用于圖示本發(fā)明。參照用于說明的示例應(yīng)用，下面對本發(fā)明的幾個(gè)方面進(jìn)行描述。應(yīng)當(dāng)理解的是，多個(gè)具體細(xì)節(jié)、關(guān)系以及方法被闡述，從而提供對本發(fā)明的理解。然而，相關(guān)領(lǐng)域的技術(shù)人員將容易認(rèn)識到，本發(fā)明可以無需一個(gè)或多個(gè)特定細(xì)節(jié)或者使用其它方法來實(shí)施。在其他實(shí)例中，公知的結(jié)構(gòu)或操作沒有詳細(xì)示出，以避免使本發(fā)明不清楚。本發(fā)明不受到活動或事件的示出的順序的限制，因?yàn)槟承┗顒涌梢园床煌捻樞蚝?或與其它活動或事件同時(shí)發(fā)生。此外，并不是所有示出的活動或事件對實(shí)現(xiàn)根據(jù)本發(fā)明的方法來說都是必需的。
[0020]本發(fā)明的實(shí)施例被示出在圖1A-1C中，互補(bǔ)的PNP 100和NPN200結(jié)構(gòu)使用體硅技術(shù)包括在共同的襯底上，該結(jié)構(gòu)分別具有P型區(qū)101、有源器件區(qū)域104和204。有源器件區(qū)域104和204的初始摻雜水平可以是η型，lel4。在本示例中，p型區(qū)域101和有源器件區(qū)域104和204兩者都使用單晶硅來實(shí)現(xiàn)。為了創(chuàng)建圖3B的具有較高的PNP BV的結(jié)構(gòu)，通過在集電極104外延生長之前，將約3el6至3el81/cm3的施主雜質(zhì)注入到p型區(qū)域101，從而使隱埋的η型降低表面電場區(qū)域106被包括在PNP晶體管100的有源器件區(qū)域104的下方。在后面的工藝流程中，該η型區(qū)域106通過深η型阱110從頂部被連接，并且被偏置于Vcc。在這種情況下，這會消耗PNP集電極區(qū)域的橫向部分，并且因此將增加PNP集電極區(qū)域得BV。為了創(chuàng)建圖3C中具有較高NPN BV的結(jié)構(gòu)，通過在集電極204外延生長之前將約3el6至3el8 l/cm3的受主雜質(zhì)注入到P型區(qū)域101，隱埋的p型降低表面電場區(qū)域206被包括在NPN晶體管100的有源器件區(qū)域204的下方。在后面的工藝流程中，該P(yáng)型區(qū)域206通過深P型阱210從頂部被連接，并且被偏置于GND。在這種情況下，這將既消耗NPN集電極區(qū)域的橫向部分，并且又因此將增加NPN集電極區(qū)域得BV。
[0021]以下對提供具有較高BV的PNP晶體管100的結(jié)構(gòu)(圖1B)進(jìn)行描述。
[0022]首先，如圖1A-1B中所示的本發(fā)明所描述的，標(biāo)準(zhǔn)的P型體晶片被提供。
[0023]接著，第一掩膜和注入步驟被完成，以注入高3el6至3el81/cm3劑量的η型種類。高摻雜的η層106垂直地在PNP的下方。
[0024]接著，集電極104印i以< 3el41/cm3的非常低的摻雜和?3到4um的厚度增長。
[0025]完成第三掩膜和蝕刻步驟從而提供硬掩膜，硬掩膜用于限定和沉積有源器件區(qū)域104中的絕緣層STI 105。
[0026]深槽109被形成，以包圍PNP晶體管100和深η型阱110。溝槽從管芯的頂部延伸至高摻雜的η層106以下，并且深η型阱從管芯的頂部延伸到并且穿過有源器件區(qū)域104，并且延伸到高摻雜η層106，其中該深η型阱110接觸注入的高摻雜η層，并且延伸到管芯的頂部，從而提供了到注入的η層106的頂部觸點(diǎn)。
[0027]使用有源器件區(qū)域104的頂部上的具有相反導(dǎo)電性類型的雜質(zhì)來沉積、限定以及摻雜基極外延半導(dǎo)體層113，其中基極觸點(diǎn)111親合到該基極外延半導(dǎo)體層113。在由淺槽隔離STI 105暴露的基極區(qū)和P阱107之間的間隔在確定如圖4所示的PNP晶體管的BVcek和fT峰值是十分關(guān)鍵的。
[0028]最后，發(fā)射極區(qū)域108覆蓋基極外延半導(dǎo)體層113的一部分，其中發(fā)射極區(qū)域108被高摻雜以與有源器件區(qū)域104相同的導(dǎo)電性類型。
[0029]以下對提供具有較高BV的NPN晶體管200的結(jié)構(gòu)(圖1C)進(jìn)行描述。
[0030]首先，如圖1A和圖1C中所示的本發(fā)明所描述的，標(biāo)準(zhǔn)的P型體晶片被提供。
[0031]接著，完成第一掩膜和注入步驟，從而注入高3el6至3el81/cm3劑量的p型種類。高摻雜的P層206垂直地在NPN的下方。
[0032]接著，集電極204印i以< 3el41/cm3的非常低的摻雜和?3到4um的厚度增長。
[0033]完成第三種掩膜和蝕刻步驟從而提供硬掩膜，硬掩膜用于限定和沉積有源器件區(qū)域204中的絕緣體層STI 105。
[0034]深槽109被形成，以包圍NPN晶體管200和深p型阱210。溝槽從管芯的頂部延伸至高摻雜的P層206的下方，并且深P型阱從管芯的頂部延伸到并且穿過有源器件區(qū)域204，并且延伸到高摻雜P層206，其中該深P型阱210接觸注入的高摻雜P層，并且延伸到管芯的頂部，從而提供了到注入的P層206的頂部觸點(diǎn)。
[0035]使用有源器件區(qū)域204的頂部上的具有相反導(dǎo)電性類型的雜質(zhì)來沉積、限定以及摻雜基極外延半導(dǎo)體層213，其中基極觸點(diǎn)111耦合到該基極外延半導(dǎo)體層213。在由淺槽隔離STI 105暴露的基極區(qū)域和η阱207之間的間隔在確定如圖4所示的NPN晶體管的BV-和值中是十分關(guān)鍵的。
[0036]最后，發(fā)射極區(qū)域208覆蓋基極外延半導(dǎo)體層113的一部分，其中發(fā)射極區(qū)域208被高摻雜以與有源器件區(qū)域204相同的導(dǎo)電性類型。
[0037]用于NPN和PNP的基極外延半導(dǎo)體可以是硅鍺或硅?；鶚O外延半導(dǎo)體也可以在兩個(gè)操作中被沉積，一個(gè)操作是用于NPN的以及一個(gè)操作是用于PNP的。
[0038]圖2示出BV-對針對以μπι為單位的各種基極-集電極間距SBC的PNP的集電極摻雜濃度的依賴關(guān)系。與曲線對齊的數(shù)字表示以μπι為單位的基極-集電極間距。
[0039]圖3示出BV-對針對以μπι為單位的各種基極-集電極間距SBC的NPN的集電極摻雜濃度的依賴關(guān)系。與曲線成對齊的數(shù)字表示以μπι為單位的基極-集電極間距。
[0040]圖4示出針對NPN和PNP兩者的BVcek對以μπι為單位的各種基極-集電極間距SBC的依賴關(guān)系。PNP的集電極摻雜是3el5并且NPN的集電極摻雜是2el5。
[0041]本發(fā)明相對于現(xiàn)存的SOI體系結(jié)構(gòu)提供了三個(gè)優(yōu)點(diǎn):
[0042](I)工藝流程開始于廉價(jià)的標(biāo)準(zhǔn)體晶片。<