碳化硅半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及碳化硅半導(dǎo)體器件和制造碳化硅半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002] 關(guān)于作為廣泛使用的功率半導(dǎo)體器件的Si (硅）MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效 應(yīng)晶體管），擊穿電壓的主要確定因素是用作擊穿電壓保持區(qū)的漂移層可耐受的電場(chǎng)強(qiáng)度 的上限。由Si制成的漂移層在被供應(yīng)大約0.3MV/cm或更大的電場(chǎng)的部分被擊穿。因此，要 求抑制電場(chǎng)強(qiáng)度，使其小于MOSFET的整個(gè)擊穿電壓保持區(qū)中的預(yù)定值。最簡(jiǎn)單的方法是提 供具有低雜質(zhì)濃度的擊穿電壓保持區(qū)。然而，這種方法不利地提供MOSFET的大導(dǎo)通電阻。 換句話講，導(dǎo)通電阻和擊穿電壓之間有折衷關(guān)系。
[0003] 關(guān)于典型的Si M0SFET，日本專(zhuān)利特許公開(kāi)No. 9-191109說(shuō)明在考慮到由Si的性 質(zhì)值導(dǎo)致的理論限制的情況下導(dǎo)通電阻和擊穿電壓之間的折衷關(guān)系。為了消除這個(gè)折衷， 公開(kāi)了在設(shè)置在漏電極上的n型襯底上設(shè)置的n基底層中添加下p型嵌入層和上p型嵌入 層。通過(guò)下P型嵌入層和上嵌入層，n基底層被劃分成均具有相等厚度的下級(jí)、中級(jí)和上級(jí)。 根據(jù)這個(gè)公開(kāi)，電壓因這三級(jí)中的每個(gè)被保持相等，由此，各級(jí)的最大電場(chǎng)被保持等于或小 于臨界電場(chǎng)強(qiáng)度。
[0004] 引用列表
[0005] 專(zhuān)利文獻(xiàn)
[0006] PTD1 :日本專(zhuān)利特許公開(kāi)No. 9-191109

【發(fā)明內(nèi)容】

[0007] 技術(shù)問(wèn)題
[0008] 作為提供針對(duì)上述折衷的進(jìn)一步改進(jìn)的方法，近年來(lái)，已經(jīng)在積極討論使用 SiC(碳化硅）替代Si。不同于Si，SiC是能夠充分耐受0.4MV/cm或更高的電場(chǎng)強(qiáng)度的材 料。因此，SiC MOSFET能夠耐受比Si MOSFET能夠耐受的高的電場(chǎng)。當(dāng)施加此高電場(chǎng)時(shí)，出 現(xiàn)的問(wèn)題在于，因電場(chǎng)集中在MOSFET結(jié)構(gòu)中的特定位置，導(dǎo)致?lián)舸＠?，在溝槽型MOSFET 的情況下，在柵絕緣膜的底部部分（特別是，溝槽的拐角部分）中因電場(chǎng)集中造成的柵絕緣 膜的擊穿現(xiàn)象是擊穿電壓的主要確定因素。因此，在Si半導(dǎo)體器件和SiC半導(dǎo)體器件之間， 擊穿電壓的確定因素有所不同。因此，如果為了提高SiC半導(dǎo)體器件的擊穿電壓而僅僅應(yīng) 用假定使用Si的上述公開(kāi)的技術(shù)，則使用SiC的物理性質(zhì)的優(yōu)點(diǎn)實(shí)現(xiàn)擊穿電壓的提高是不 充分的。
[0009] 本發(fā)明致力于解決上述問(wèn)題，目的是提供具有高擊穿電壓的碳化硅半導(dǎo)體器件和 制造碳化娃半導(dǎo)體器件的方法。
[0010] 問(wèn)題的解決方案
[0011] 本發(fā)明的一種碳化硅半導(dǎo)體器件，包括設(shè)置有半導(dǎo)體元件的元件部和環(huán)繞所述 元件部的終端部，所述碳化硅半導(dǎo)體器件包括：碳化硅膜、柵絕緣膜、柵電極、第一主電極和 第二主電極。所述碳化硅膜具有第一范圍和第二范圍，所述第一范圍構(gòu)成所述第一主表面， 所述第二范圍構(gòu)成所述第二主表面，所述第一范圍和所述第二范圍在所述第一范圍和所述 第二范圍之間具有與所述第一主表面和所述第二主表面隔離的界面IF。所述第一范圍包括 第一擊穿電壓保持層、電荷補(bǔ)償區(qū)、第一結(jié)終端區(qū)和第一保護(hù)環(huán)區(qū)，所述第一擊穿電壓保持 層構(gòu)成所述第一主表面并且具有第一導(dǎo)電類(lèi)型，所述電荷補(bǔ)償區(qū)被部分地設(shè)置在所述界面 處的所述元件部中并且具有第二導(dǎo)電類(lèi)型，所述第一結(jié)終端區(qū)被部分地設(shè)置在所述界面處 的所述終端部中，所述第一結(jié)終端區(qū)接觸所述電荷補(bǔ)償區(qū)，所述第一結(jié)終端區(qū)環(huán)繞所述元 件部，所述第一結(jié)終端區(qū)具有所述第二導(dǎo)電類(lèi)型，所述第一結(jié)終端區(qū)的雜質(zhì)濃度低于所述 電荷補(bǔ)償區(qū)的雜質(zhì)濃度，所述第一保護(hù)環(huán)區(qū)被設(shè)置成與所述界面處的所述終端部中的所述 第一結(jié)終端區(qū)隔離，所述第一保護(hù)環(huán)區(qū)環(huán)繞所述界面處的所述元件部，所述第一保護(hù)環(huán)區(qū) 具有所述第二導(dǎo)電類(lèi)型。所述第二范圍包括第二擊穿電壓保持層、溝道形成區(qū)和源區(qū)。所 述第二范圍包括第二擊穿電壓保持層、溝道形成區(qū)和源區(qū)，所述第二擊穿電壓保持層構(gòu)成 所述界面并且具有所述第一導(dǎo)電類(lèi)型，所述溝道形成區(qū)被設(shè)置在所述第二擊穿電壓保持層 處的所述元件部中并且具有所述第二導(dǎo)電類(lèi)型，所述源區(qū)被設(shè)置在所述溝道形成區(qū)上，所 述源區(qū)通過(guò)所述溝道形成區(qū)來(lái)與所述第二擊穿電壓保持層隔離，所述源區(qū)具有所述第一導(dǎo) 電類(lèi)型，所述第一擊穿電壓保持層和所述第二擊穿電壓保持層構(gòu)成所述元件部中的擊穿電 壓保持區(qū)。柵絕緣膜，所述柵絕緣膜具有在所述溝道形成區(qū)上將所述第二擊穿電壓保持層 和所述源區(qū)彼此連接的部分。柵電極，所述柵電極用于在所述碳化硅半導(dǎo)體器件的導(dǎo)通狀 態(tài)和截止?fàn)顟B(tài)之間切換，所述柵電極被設(shè)置在所述柵絕緣膜上。第一主電極，所述第一主電 極面對(duì)所述第一主表面；以及第二主電極，所述第二主電極接觸所述第二主表面上的所述 源區(qū)。當(dāng)在所述第一主電極和所述第二主電極之間施加電壓以在所述截止?fàn)顟B(tài)期間在所述 擊穿電壓保持區(qū)中達(dá)到〇. 4MV/cm以上的最大電場(chǎng)強(qiáng)度時(shí)，所述元件部?jī)?nèi)的所述第二范圍 中的最大電場(chǎng)強(qiáng)度被配置為小于所述第一范圍中的最大電場(chǎng)強(qiáng)度的2/3。
[0012] 根據(jù)上述碳化硅半導(dǎo)體器件，使用碳化硅作為半導(dǎo)體器件的材料，使得可以操縱 給半導(dǎo)體器件的擊穿電壓保持區(qū)供應(yīng)〇. 4MV/cm或更高的最大電場(chǎng)的高電壓。此外，所述碳 化硅半導(dǎo)體器件被配置為使得所述元件部?jī)?nèi)的第二范圍中的最大電場(chǎng)強(qiáng)度小于所述第一 范圍中的最大電場(chǎng)強(qiáng)度的2/3。因此，使用作擊穿電壓的確定因素的元件部?jī)?nèi)的第二范圍中 的電場(chǎng)強(qiáng)度較低。相反地，當(dāng)在元件部?jī)?nèi)，第一范圍中的最大電場(chǎng)強(qiáng)度超過(guò)第二范圍中的最 大電場(chǎng)強(qiáng)度的1.5倍大的電場(chǎng)強(qiáng)度時(shí)，使沒(méi)有用作擊穿電壓的確定因素的第一范圍中的最 大電場(chǎng)強(qiáng)度較高。因此，可向碳化硅半導(dǎo)體器件施加高電壓。換句話講，擊穿電壓可增大。
[0013] 所述第二范圍包括第二結(jié)終端區(qū)和第二保護(hù)環(huán)區(qū)，所述第二結(jié)終端區(qū)被部分地設(shè) 置在所述第二主表面處的所述終端部中，所述第二結(jié)終端區(qū)接觸所述溝道形成區(qū)，所述第 二結(jié)終端區(qū)環(huán)繞所述元件部，所述第二結(jié)終端區(qū)具有所述第二導(dǎo)電類(lèi)型，所述第二結(jié)終端 區(qū)具有比所述溝道形成區(qū)的雜質(zhì)濃度低的雜質(zhì)濃度，所述第二保護(hù)環(huán)區(qū)被設(shè)置成與所述第 二主表面處的所述終端部中的所述第二結(jié)終端區(qū)隔離，所述第二保護(hù)環(huán)區(qū)環(huán)繞所述第二主 表面處的所述元件部，所述第二保護(hù)環(huán)區(qū)具有所述第二導(dǎo)電類(lèi)型。因此，擊穿電壓可進(jìn)一步 增大。
[0014] 所述碳化硅膜具有溝槽，所述溝槽具有包括由所述溝道形成區(qū)構(gòu)成的部分的側(cè)壁 表面，并且在使所述柵絕緣膜介于所述柵電極和所述側(cè)壁表面之間的情況下，來(lái)將所述柵 電極設(shè)置在所述側(cè)壁表面上。因此，溝槽型碳化硅半導(dǎo)體器件的擊穿電壓可增大。
[0015] 所述溝槽的所述側(cè)壁表面包括具有為{0-33-8}的面取向的第一面。在這種情況 下，溝道形成在具有為{0-33-8}的面取向的表面中，從而減小導(dǎo)通電阻中的溝道電阻的比 率。因此，在保持導(dǎo)通電阻等于或小于預(yù)定值的同時(shí)，因擊穿電壓保持區(qū)造成的電阻可增 大。因此，可使擊穿電壓保持區(qū)的雜質(zhì)濃度較小。因此，擊穿電壓可進(jìn)一步增大。
[0016] 所述溝槽的所述側(cè)壁表面微觀上包括所述第一面，并且所述側(cè)壁表面微觀上還包 括具有為{0-11-1}的面取向的第二面。因此，可進(jìn)一步抑制導(dǎo)通電阻。因此，由于以上提 到的相同原因，擊穿電壓可進(jìn)一步增大。
[0017] 所述溝槽的所述側(cè)壁表面的所述第一面和所述第二面構(gòu)成具有為{0-11-2}的面 取向的組合面。因此，可抑制導(dǎo)通電阻。因此，由于以上提到的相同原因，擊穿電壓可進(jìn)一 步增大。
[0018] 本發(fā)明中的制造碳化硅半導(dǎo)體器件的方法是一種制造包括設(shè)置有半導(dǎo)體元件的 元件部和環(huán)繞所述元件部的終端部的碳化硅半導(dǎo)體器件的方法。所述碳化硅半導(dǎo)體器件具 有碳化硅膜，所述碳化硅膜具有第一主表面和與所述第一主表面相反的第二主表面，所述 碳化硅膜具有第一范圍和第二范圍，所述第一范圍構(gòu)成所述第一主表面，所述第二范圍構(gòu) 成所述第二主表面，所述第一范圍和所述第二范圍在所述第一范圍和所述第二范圍之間具 有與所述第一主表面和所述第二主表面隔離的界面IF。所述制造碳化硅半導(dǎo)體器件的方法 包括以下步驟。
[0019] 在襯底上形成所述第一范圍，形成所述第一范圍的步驟包括：形成第一擊穿電壓 保持層的步驟，和在形成所述第一擊穿電壓保持層的步驟之后形成電荷補(bǔ)償區(qū)、第一結(jié)終 端區(qū)和第一保護(hù)環(huán)區(qū)的步驟，所述第一擊穿電壓保持層構(gòu)成所述第一主表面并且具有第一 導(dǎo)電類(lèi)型，所述電荷補(bǔ)償區(qū)被部分地設(shè)置在所述界面處的所述元件部中并且具有第二導(dǎo)電 類(lèi)型，所述第一結(jié)終端區(qū)被部分地設(shè)置在所述界面處的所述終端部中，所述第一結(jié)終端區(qū) 接觸所述電荷補(bǔ)償區(qū)，所述第一結(jié)終端區(qū)環(huán)繞所述元件部，所述第一結(jié)終端區(qū)具有所述第 二導(dǎo)電類(lèi)型，所述第一結(jié)終端區(qū)的雜質(zhì)濃度低于所述電荷補(bǔ)償區(qū)的雜質(zhì)濃度，所述第一保 護(hù)環(huán)區(qū)被設(shè)置成與所述界面處的所述終端部中的所述第一結(jié)終端區(qū)隔離，所述第一保護(hù)環(huán) 區(qū)環(huán)繞所述界面處的所述元件部，所述第一保護(hù)環(huán)區(qū)具有所述第二導(dǎo)電類(lèi)型；在形成所述 第一范圍的步驟之后形成所述第二范圍，形成所述第二范圍的步驟包括：形成第二擊穿電 壓保持層的步驟，和形成溝道形成區(qū)和源區(qū)的步驟，所述第二擊穿電壓保持層構(gòu)成所述界 面并且具有所述第一導(dǎo)電類(lèi)型，所述溝道形成區(qū)被設(shè)置在所述第二擊穿電壓保持層處的所 述元件部中并且具有所述第二導(dǎo)電類(lèi)型，所述源區(qū)被設(shè)置在所述溝道形成區(qū)處，所述源區(qū) 通過(guò)所述溝道形成區(qū)來(lái)與所述第二擊穿電壓保持層隔離，所述源區(qū)具有所述第一導(dǎo)電類(lèi) 型，所述第一擊穿電壓保持層和所述第二擊穿電壓保持層構(gòu)成所述元件部中的擊穿電壓保 持區(qū)；形成具有在所述溝道形成區(qū)上將所述第二擊穿電壓保持層和所述源區(qū)彼此連接的 部分的柵絕緣膜；形成柵電極，所述柵電極用于在所述碳化硅半導(dǎo)體器件的導(dǎo)通狀態(tài)和截 止?fàn)顟B(tài)之間切換，所述柵電極被設(shè)置在所述柵絕緣膜上；形成面對(duì)所述第一主表面的第一 主電極；以及形成與所述第二主表面上的所述源區(qū)接觸的第二主電極，當(dāng)在所述第一主電 極和所述第二主電極之間施加電壓以在所述截止?fàn)?