專利名稱：存儲器模塊的制作方法
技術領域：
本發(fā)明涉及由單元板及母板構成的存儲器模塊，單元板裝載著半導體存儲器，母板用于裝載該單元板。
迄今為止，在謀求增加母板上所裝載半導體存儲器的容量時，是在母板上面及下面直接安裝大量的半導體存儲器，由于受母板可以安裝的面積的限制，所以，難于實現(xiàn)大容量化。
為了解決這樣的問題，依靠下列方法即制造能夠高密度安裝多個半導體存儲器的單元板并把半導體存儲器安裝到這樣的單元板上以后，再把單元板本身裝載到母板上，(特愿平8-76947號)來謀求母板的大容量化。
半導體存儲器每前進一代，存儲容量增加到4倍，但是，在上述方法中，當把單元板上所裝載的半導體存儲器換成新一代(即，存儲容量為4倍的存儲器)存儲器時，因為用于把單元板與母板連接起來的連接端個數(shù)及其配置也要改變，所以，在半導體存儲器每經(jīng)一代更迭時，每次都必須變更母板上連接端個數(shù)及其配置。
因此，本發(fā)明的目的在于，在不改變母板的設計的情況下只通過改變單元板的設計，就能夠提供被存儲器模塊使用的半導體存儲器的新一代的存儲器模塊。
因此，發(fā)明人認真研究的結果是，母板具有至少兩種與單元板的連接端，當伴隨著半導體存儲器的存儲容量的增加單元板上與母板的連接端發(fā)生變更時，從上述與單元板連接的端中選擇適當?shù)亩俗訉⒛赴迮c單元板連接起來，由此發(fā)現(xiàn)在不改變母板的設計的情況下只通過改變單元板的設計，就能夠適應半導體存儲器的新老交替，從而完成了本發(fā)明。
即，本發(fā)明為存儲器模塊包括至少兩種單元板，即第1種單元板和第2種單元板，前者裝載多個半導體存儲器并具有與連接該半導體存儲器的母板連接的端子；后者裝載相當于上述半導體存儲器的新一代半導體存儲器的多個半導體存儲器并具有與連接該半導體存儲器的母板連接的端子，以及包含能夠改換并裝載多個上述第1或第2單元板的母板，該存儲器模塊的特征在于，在用上述第2單元板代替上述第1單元板裝載到上述母板上時，第2單元板的占有區(qū)域?qū)嵸|(zhì)上與把上述第1單元板載置到上述母板上時的第1單元板占有區(qū)域相同。
通過使用這種結構的存儲器模塊，當半導體存儲器需要新老交替時，通過只改變單元板的設計，從預先設置于母板上的與單元板連接的端子中選擇所需的端子把該單元板連接起來，從而在不改變母板的設計的情況下就能夠裝載改變了設計的單元板，這樣，不改變母板設計就能夠使半導體存儲器新老交替。
特別是當連接上述第2單元板時，該第2單元板占有的區(qū)域?qū)嵸|(zhì)上與連接裝載上一代半導體存儲器的第一單元板時該單元板占有的區(qū)域相同，由此，在不變更母板上的單元板安裝區(qū)域的情況下或者在使該變更達到最小限度的同時，可更換單元板。
還有，如上所述，因為在本發(fā)明中，當更換單元板時不需要更換母板，所以，即使伴隨著半導體存儲器的新老交替單元板變大，母板的大小也不變，可以謀求在不改變存儲器模塊本身的大小的情況下使半導體存儲器新老交替，例如可謀求增加存儲容量。
再者，借助于在母板上設置三種與單元板連接的端子并使用與之對應的三種單元板，就能夠進行三代半導體存儲器新老交替。
這時，所謂半導體存儲器的代，一般說的是半導體存儲器存儲容量的代，具體地說，1兆位、4兆位、16兆位等各增至4倍的半導體存儲器的存儲容量的代；但是，在這里另外還包括存儲容量相同但使存取位數(shù)增加的情況。
設置于上述母板上的與兩種單元板連接的端子每兩列分別平行配置，以便連接到上述第1和第2單元板的與母板連接的端子上，用于與上述第2單元板連接的連接端最好平行于用于與上述第1單元板連接的連接端而且配置于外部，并且在與各個單元板連接的端子間將共用的端子連接起來。
因為設計的要求是設置在第1、第2單元板上與母板連接的端子的配置要與裝載在各單元板上的半導體存儲器管腳的配置一致，所以，設置在母板上與兩種單元板連接的端子的配置也要與之一致。從而，一般因為與上述兩種單元板連接的端子的配置(排列順序等)不同，所以，難于設置共同的端子在兩種之間共同使用。
因此，在本發(fā)明中，與第2單元板連接的端子平行配置在與第1單元板連接的端子的外側；并且，在與各個單元板連接的端子之間，借助于母板上的布線在共同的端子之間進行連接。
因此，把與第1及第2單元板連接的端子設計成使兩種間共用的端子盡可能靠近地配置，這樣在謀求縮短母板上的布線以及減少疊層間布線方面，是令人滿意的。
上述單元板裝載4個半導體存儲器，形成具有該半導體存儲器的新一代半導體存儲器的存儲容量的單元板是較為理想的。
因為半導體存儲器的存儲容量每經(jīng)一代交替各增到原來的4倍，所以，通過在單元板上裝載4個半導體存儲器，使這樣的單元板形成一個整體，就能夠?qū)⑵渥鳛榫哂猩鲜霭雽w存儲器的新一代存儲容量的半導體存儲器來使用。
此外，因為一般來說最新一代半導體存儲器的供給量是不穩(wěn)定的，所以，也有可能利用4個供給量已指定的上一代半導體存儲器代替最新一代半導體存儲器來使用。
在與上述母板連接的端子中，可采用引線型端子。
這是因為采用引線型端子與凸點(bump)連接相比易于使用。
與上述母板的連接的端子最好是沿著上述單元板周圍的4個邊設置的4方向型的端子。
由于采用了4方向型連接母板的端子，相應地設置連接單元板的端子也能夠以矩形形狀配置，其結果，連接單元板的端子的間隔能夠展寬，使母板上的電路布線容易走線，可減少疊層布線(內(nèi)層中的布線)以謀求降低電路布線的電容等。
上述半導體存儲器還可以用于ECC(查錯糾錯)功能和/或奇偶校驗功能。
這樣，借助于把存儲器模塊中的半導體存儲器的一部分用于ECC功能和/或奇偶校驗功能，所以，存儲器模塊中有可能具有半導體存儲器的校驗功能。


圖1是與本發(fā)明實施例有關的母板上裝載單元板的存儲器模塊的外觀圖；圖2是與本發(fā)明實施例有關的64兆位DRAM(X4)用的單元板和16兆位DRAM(X4)用單元板共用的單元板連接的端子的配置圖；圖3是與本發(fā)明實施例有關的16兆位DRAM(X8)用的單元板和16兆位DRAM(X4)用的單元板共用的單元板連接的端子的配置圖；圖4是與本發(fā)明實施例有關的單元板的俯視圖；圖5是與本發(fā)明實施例有關的單元板的側視圖；圖6是與本發(fā)明實施例有關的單元板的側視圖；圖7是與本發(fā)明實施例有關的單元板的仰視圖；圖8是與本發(fā)明實施例有關的兩系統(tǒng)控制的單元板的電氣布線圖；圖9為與本發(fā)明實施例有關的單元板的俯視圖。
圖1示出了與本發(fā)明實施例有關的存儲器模塊的外觀圖。
該存儲器模塊由母板1及單元板2構成；母板1具有與單元板連接的端子；通過在與該單元板連接的端子上配置與母板連接的端子7并進行連接，可以把單元板2裝載到母板1上。在單元板2的表面上安裝2個，背面上安裝2個，共計4個半導體存儲器3，通過與各個母板連接的端子及電路布線將其連接起來。
在上述單元板2中準備了兩種裝載著不同代半導體存儲器的單元板，另一方面，把與這兩種單元板連接的端子4設置在上述母板1上。采用這種結構，通過選擇與對應于這種單元板2的單元板連接的端子4，就能夠更換單元板2，有可能謀求裝載在母板1上的半導體存儲器的新老交替，即，存儲器模塊存儲容量的增加。
再者，在本實施例中，對利用兩種單元板的情況作了描述，但是，向三種以上的單元板發(fā)展也是可能的。
圖2示出可與16兆位DRAM(JEDEC規(guī)格4兆× 4DRAM)用的單元板和64兆位DRAM(JEDEC規(guī)格16兆×4DRAM)用的單元板這兩種單元板連接的端子4的配置(圖中實線表示母板的布線(外層)，短劃虛線表示母板的布線(內(nèi)層)，長劃虛線表示單元板的布線)。
在外側每16個配置成2列的是與連接64兆位DRAM用的單元板相連接的端子；在內(nèi)側每13個配置成2列的是與連接16兆位DRAM用的單元板相連的端子。兩者共有的端子如圖2所示，設計成盡可能靠近地配置，相互間通過母板上的布線連接起來。
上述母板1制成疊層結構，母板上的布線分別配置在外層及內(nèi)層上(圖2、3)。
首先，說明將16兆位DRAM用的單元板裝載到本發(fā)明實施例的母板1上時數(shù)據(jù)的讀出順序。上述單元板2通過16兆位DRAM用端子(內(nèi)側)連接到母板1上，從地址端A0～A11通過RAS/CAS分成高位二進制數(shù)/低位二進制數(shù)輸入地址信號。
在本實施例中，如圖8所示，裝載在單元板2上的半導體存儲器3分成由單元板2上面的2個半導體存儲器構成的第1系統(tǒng)和由單元板2下面的2個半導體存儲器構成的第2系統(tǒng)。
因而，在讀出單元板2上半導體存儲器中的數(shù)據(jù)時，首先，把地址信號輸入到由RAS/CAS選擇的第1控制系統(tǒng)中，讀出上面的2個半導體存儲器中的數(shù)據(jù)。因為在本實施例中采用的半導體存儲器為4位存取，所以，在上述2個半導體存儲器中、以同一方式由RAS/CAS選擇的第1半導體存儲器(IC1)的上述地址中的4位數(shù)據(jù)作為4位信號DQ1～DQ4輸出。其次，把另一半導體存儲器(IC2)的4位數(shù)據(jù)，作為4位信號DQ1～DQ4以同一方式輸出。
接著，選擇第2控制系統(tǒng)，依次訪問單元板2下面的2個半導體存儲器(IC3、IC4)，同樣從各半導體存儲器輸出4位數(shù)據(jù)。
這些數(shù)據(jù)通過母板1上的電路布線(未圖示)，輸出到根據(jù)JEDEC規(guī)格設置的母板輸入/輸出管腳(未圖示)上。
再者，VCC、VSS、A0～A11、RAS和CAS等的端子也分別通過母板1上的路徑布線分別連接到母板輸入/輸出的管腳上(未圖示)上。
另一方面，在裝載64兆位DRAM用的單元板2的情況下，通過64兆位DARM用的端子(外側)把母板1與單元板2連接起來，地址信號通過RAS/CAS分成高位二進制數(shù)/低位二進制數(shù)，從地址端A0～A12輸入到單元板2上。因為在64兆位DRAM的情況下地址數(shù)增加，所以，另外設置A12端子。
在64兆位DRAM用的單元板的情況下，也采用與上述16兆位DRAM用的單元板情況相同的方法進行數(shù)據(jù)信號讀出。在本實施例中，通過RAS/CAS的切換，在數(shù)據(jù)寫入中也用了上述數(shù)據(jù)輸入/輸出端(DQ0～DQ3)。
在上述母板1上設置2種以上的可與對應于這種16/64兆位DRAM的單元板連接的端子4，通過將圖4示出的單元板2分別安裝于其上形成能適應多代存儲器的存儲器模塊。
圖1列舉一例，在母板1的二個部位上提供與上述單元板連接的端子而單元板2分別安裝于該兩處。
再者，上述母板的規(guī)格依據(jù)JEDEC標準，成為JEDEC標準中的168管腳、8字節(jié)的DIMM規(guī)格。
按照這種方式，借助于在母板1上預先設置分別對應于16兆位DRAM用的單元板及64兆位DRAM用的單元板的、與單元板連接的端子，在不變更母板1的設計的情況下只通過更換單元板2就能夠使存儲器模塊整體的存儲容量新老交替，即，增加存儲容量。
因此，如果預先開發(fā)能適應多代的母板，則只通過變更單元板的設計就能夠使存儲器模塊的存儲容量新老交替，從而縮短新一代存儲器模塊的開發(fā)周期并減少開發(fā)成本。
如圖2所示，關于與上述單元板連接的端子，借助于把對應于64兆位DRAM用單元板的、與單元板連接的端子配置在對應于16兆位DRAM用的單元板的、與單元板連接的端子的外側，當把單元板從后者換成前者時，后者單元板占有的區(qū)域與前者的占有區(qū)域相等或者被包括在前者的占有區(qū)域內(nèi)。
因此，不變更母板1上的單元板2的安裝區(qū)域或者使變更為最小限度，就能夠進行從16兆位DRAM向64兆位DRAM的單元板新老交替。
與單元板的接端子4和單元板2的連接，可通過利用在單元板上的與母板的連接的端子7上形成的凸點8的焊接(圖5)，或者通過對引線形狀的與母板連接的端子9進行焊接(圖6)來進行。
圖3示出在可以更換的兩種單元板2是8位存取的16兆位DRAM(JEDEC規(guī)格的2兆位×8DRAM)用的單元板及4位存取的16兆位DRAM(JEDEC規(guī)格的4兆位×4DRAM)用單元板時的與單元板連接的端子4的配置(圖中實線表示母板的布線(外層)，短劃虛線表示母板的布線(內(nèi)層)，長劃虛線表示單元板的布線)。
這時，如圖3所示，與上述情況相同，把8位存取的DRAM用的端子平行地配置到4位存取的DRAM用端子的外側，使之相互平行。
在這樣的實施例中，對應于存取位數(shù)不同的情況，與對應于4位存取的16兆位DRAM用單元板連接的端子上設置4個數(shù)據(jù)輸入/輸出端子(DQ1～DQ4)，另一方面，在與對應于8位存取的16兆位DRAM用單元板連接的端子上設置8個數(shù)據(jù)輸入/輸出端子(DQ1～DQ8)；將其分別連接到母板的輸入/輸出管腳(未圖示)上。
再者，在本實施例中，連接16兆位DRAM(×4)用單元板的端子中，A11端子未使用(未連線)。
這樣，通過更換存取位數(shù)不同的兩種DRAM用單元板，不變更母板1的設計就能夠進行存儲容量相同而存取位數(shù)不同的半導體存儲器間的變更，能夠縮短存儲器模塊的開發(fā)周期并且減少開發(fā)成本。
再者，在本實施例中，使兩種母板連接端子彼此平行地排成4列而形成，為的是設置于內(nèi)側(第2、3列)的端子對應于某一單元板，而設置于外側(第1、4列)的端子對應于另一單元板；但是，例如，也可以使設置于第1、3列的端子對應于某一單元板，而設置于第2、4列的端子對應于另一單元板而形成。
圖4、圖5示出與裝載上述4個半導體存儲器3的本實施例有關的單元板2的俯視圖及側視圖。
上述單元板2在開口部周圍設置焊接區(qū)5，焊接區(qū)5用于把半導體存儲器3裝載到設置了開口部的基板6上，在基板6的上面及下面，分別各裝載2個，總計4個半導體存儲器3。還有，在基板2的左、右周邊部分，在對應于上述母板1上的與單元板2連接的端子4的位置上設置字母板連接的端子7，將其與焊接區(qū)5連接起來(未圖示)。進而，在與母板2連接的端子7上設置與母板1連接用的焊接凸點8。
這樣，通過以4個半導體存儲器3為一組而形成單元板2，能夠使用具有上一代存儲容量的半導體存儲器形成具有新一代存儲容量的單元板。即，因為半導體存儲器的存儲量每經(jīng)一代交替時平均增至4倍，所以，把這樣的單元板2歸拋到一起，就有可能作為具有新一代存儲容量的半導體存儲器來使用。
此外，因為具有最新一代存儲容量的半導體存儲器的供給量一般來說是不穩(wěn)定的，所以，有可能利用供給量已穩(wěn)定的上一代存儲容量的半導體存儲器來作為代替最新一代半導體存儲器使用。
在圖5所示的單元板2中，在連接母板的端子7上設置焊接凸點8；但是，也可以如圖6所示，使用引線端子9來代替焊接凸點8。
圖7示出，把與母板連接的端子7設置在單元板2周圍的4個方向上的實施例(仰視圖)。在圖4所示的實施例中，把與母板連接的端子7只設置到單元板2的左、右周邊部分上；與此相反，在本實施例中，除了左、右周邊部分之外，還將其設置到上、下周邊部分上。
這樣，與對應設置的單元板連接的端子不是如圖2、3所示的呈兩列直線形狀地配置的，而是呈矩形形狀地配置。結果是，與單元板連接的端子4的間隔展寬了，使母板1上的電路布線容易走線，同時，也可減少疊層布線構造，而謀求降低電路布線的電容等。
此外，裝載于單元板2上的半導體存儲器3還可以根據(jù)需要可作為ECC功能和/或奇偶校驗功能用。這樣，使半導體存儲器輸入/輸出數(shù)據(jù)等的錯誤檢驗成為可能。
特別是在把多個單元板2裝載到母板1上時，為了提高安裝密度，也可以使用如圖9所示在上、下面安裝2個半導體存儲器的單元板(相當于在圖4中把單元板2左、右分割開來)，所以，通過使用這樣的單元板，利用裝載4個半導體存儲器3的單元板2，有時在不能安裝的狹窄場所也能夠安裝了。
從上面的說明可知，在本發(fā)明中當需要半導體存儲器的新老交替，即增加存儲容量時，因為可以在不變更母板的設計的情況下只通過變更單元板的設計就能夠?qū)崿F(xiàn)半導體存儲器新老交替，所以，可以謀求縮短對應于新一代存儲容量的存儲器模塊的開發(fā)周期以及削減開發(fā)成本。
此外，通過在單元板上裝載4個半導體存儲器構成具有新一代存儲容量的單元板，使這樣的單元板成為一個整體，就能夠?qū)⑵渥鳛榫哂行乱淮鎯θ萘康囊粋€半導體存儲器來使用。
特別是，通過將由4個供給量已穩(wěn)定的上一代存儲量的半導體存儲器構成的上述單元板作為代替供給量不穩(wěn)定的最新一代半導體存儲器的同等品使用，在不受半導體存儲器的供給量的制約的情況下能夠穩(wěn)定地供給存儲器模塊。
權利要求
1.一種存儲器模塊，包括至少兩種單元板第1種單元板和第2種單元板，前者裝載多個半導體存儲器，并具有與連接該半導體存儲器連接的母板連接的端子；后者裝載相當于所述半導體存儲器的新一代半導體存儲器的多個半導體存儲器，并具有與連接該半導體存儲器的母板連接的端子，以及包括能夠更換并裝載多個所述第1或第2單元板的母板；其特征在于在用所述第2單元板代替所述第1單元板裝載到所述母板上時，第2單元板的占有區(qū)域?qū)嵸|(zhì)上與把所述第1單元板裝置到所述母板上時的第1單元板占有區(qū)域相同。
2.根據(jù)權利要求1中所述的存儲器模塊，其特征在于設置于上述母板上的與兩種單元板連接的端子每兩列分別平行配置，以便連接到上述第1和第2單元板的與母板連接的端子上，用于與上述第2單元板連接的連接端最好平行于用于與上述第1單元板連接的連接端而且配置于外部，并且在與各個單元板連接的端子間將共用的端子連接起來。
3.根據(jù)權利要求1或2中所述的存儲器模塊，其特征在于所述單元板裝載4個半導體存儲器以形成具有該半導體存儲器的下一代半導體存儲器的存儲容量的單元板。
4.根據(jù)權利要求1或2中所述的存儲器模塊，其特征在于連接所述母板的端子子為引線型端子。
5.根據(jù)權利要求1或2中所述的存儲器模塊，其特征在于與所述母板連接的端子是沿著所述單元板周圍的4個邊設置的4個方向型的。
6.根據(jù)權利要求1或2中所述的存儲器模塊，其特征在于所述半導體存儲器可以用于ECC功能和/或奇偶校驗功能。
全文摘要
提供在不變更母板的設計的情況下只通過變更單元板的設計就能夠使半導體存儲器新老交替的存儲器模塊。母板具有能夠連接到至少兩種單元板上的與單元板連接的端子,當伴隨著半導體存儲器的新老交替使連接端子發(fā)生變更時,通過從與上述單元板連接的端子中選擇適當?shù)亩俗訉⒛赴迮c單元板連接起來。
文檔編號H01L25/10GK1184333SQ9711548
公開日1998年6月10日 申請日期1997年7月28日 優(yōu)先權日1996年12月6日
發(fā)明者德永宗治, 福元孝和 申請人:三菱電機株式會社