本公開總體上涉及集成電路封裝技術(shù)，并且更具體地，涉及一種lga模塊裝置。

背景技術(shù)：

1、soc(系統(tǒng)級芯片)是芯片內(nèi)不同功能電路的高度集成的芯片產(chǎn)品。soc因其集成度高、功耗低且性能優(yōu)良，得到了廣泛應(yīng)用。soc器件具有一定的復(fù)雜性，其在小外形尺寸中提供許多接口，例如時鐘、信號、協(xié)議和電源接口等等。隨著soc器件的集成度不斷提高，器件外形尺寸不斷減小，接口的密集程度也不斷增大。因此，在將soc器件安裝到pcb板上時，也遇到更多的挑戰(zhàn)。

技術(shù)實現(xiàn)思路

1、鑒于上述問題，本公開提供了一種lga模塊裝置，包括：soc器件，其沿第一方向具有第一引腳間距；電源和內(nèi)存裝置，其與所述soc器件連接，并且與所述soc器件一起被包圍在封裝殼體內(nèi)；以及位于所述封裝殼體的底表面上的多個輸出引腳，其中，所述多個輸出引腳被劃分為第一區(qū)段和第二區(qū)段，所述第一區(qū)段位于所述封裝殼體的底表面的中心并且沿所述第一方向具有第二引腳間距，并且所述第二區(qū)段包圍所述第一區(qū)段并且沿所述第一方向具有第三引腳間距，其中，所述第二引腳間距和所述第三引腳間距均大于所述第一引腳間距。

2、在實施例中，所述第一區(qū)段被配置為接地。

3、在實施例中，所述第二區(qū)段被配置為將所述封裝殼體內(nèi)的所述soc器件的引腳引出。

4、在實施例中，所述第一引腳間距為0.354mm。

5、在實施例中，所述第二引腳間距為1.6mm。

6、在實施例中，所述第三引腳間距為1.5mm。

7、在實施例中，所述第一區(qū)段被設(shè)置為正方形。

8、在實施例中，所述第二區(qū)段被設(shè)置為沿著所述封裝殼體的每條邊布置三列引腳。

技術(shù)特征：

1.一種lga模塊裝置，包括：

2.根據(jù)權(quán)利要求1所述的lga模塊裝置，其中，所述第一區(qū)段被配置為接地。

3.根據(jù)權(quán)利要求1所述的lga模塊裝置，其中，所述第二區(qū)段被配置為將所述封裝殼體內(nèi)的所述soc器件的引腳引出。

4.根據(jù)權(quán)利要求1所述的lga模塊裝置，其中，所述第一引腳間距為0.354mm。

5.根據(jù)權(quán)利要求1所述的lga模塊裝置，其中，所述第二引腳間距為1.6mm。

6.根據(jù)權(quán)利要求1所述的lga模塊裝置，其中，所述第三引腳間距為1.5mm。

7.根據(jù)權(quán)利要求1所述的lga模塊裝置，其中，所述第一區(qū)段被設(shè)置為正方形。

8.根據(jù)權(quán)利要求1所述的lga模塊裝置，其中，所述第二區(qū)段被設(shè)置為沿著所述封裝殼體的每條邊布置三列引腳。

技術(shù)總結(jié)
提供了一種LGA模塊裝置，包括：SoC器件，其沿第一方向具有第一引腳間距；電源和內(nèi)存裝置，其與所述SoC器件連接，并且與所述SoC器件一起被包圍在封裝殼體內(nèi)；以及位于所述封裝殼體的底表面上的多個輸出引腳，其中，所述多個輸出引腳被劃分為第一區(qū)段和第二區(qū)段，所述第一區(qū)段位于所述封裝殼體的底表面的中心并且沿所述第一方向具有第二引腳間距，并且所述第二區(qū)段包圍所述第一區(qū)段并且沿所述第一方向具有第三引腳間距，其中，所述第二引腳間距和所述第三引腳間距均大于所述第一引腳間距。

技術(shù)研發(fā)人員：謝中祥,羅斌,康雷,楊倫,李曉偉
受保護的技術(shù)使用者：英特爾公司
技術(shù)研發(fā)日：20240328
技術(shù)公布日：2025/1/9