本公開(kāi)涉及將集成堆疊電容器(isc)嵌入基板堆積層中的方法以及具有嵌入基板堆積層中的isc的裝置。

背景技術(shù)：

1、目前，多層陶瓷電容器(mlcc)是電子設(shè)備中生產(chǎn)和使用最多的電容器。由于電容器厚度限制(例如，>100μm)，基板可以在基板表面上或在基板芯層處具有大的陶瓷電容器。由于陶瓷電容器的大厚度，這些電容器設(shè)置在堆積層的外部。

2、半導(dǎo)體封裝可以是包含一個(gè)或更多個(gè)分立半導(dǎo)體器件或集成電路的金屬、塑料、玻璃或陶瓷殼體。各個(gè)部件可以在被切割成管芯、測(cè)試并封裝為半導(dǎo)體封裝之前在半導(dǎo)體晶片(例如，硅晶片)上制造。半導(dǎo)體封裝可以具有用于半導(dǎo)體封裝內(nèi)部的器件的引線或接觸。

3、本背景技術(shù)部分中公開(kāi)的信息在實(shí)現(xiàn)本申請(qǐng)的實(shí)施方式的過(guò)程之前或期間已經(jīng)為發(fā)明人所知或由發(fā)明人導(dǎo)出，或者是在實(shí)現(xiàn)實(shí)施方式的過(guò)程中獲取的技術(shù)信息。因此，它可以包含不構(gòu)成公眾已知的現(xiàn)有技術(shù)的信息。

技術(shù)實(shí)現(xiàn)思路

1、本公開(kāi)的實(shí)施方式涉及形成半導(dǎo)體封裝，其中集成堆疊電容器(isc)嵌入半導(dǎo)體封裝中的基板堆積層中。半導(dǎo)體封裝可以并入半導(dǎo)體裝置(諸如電子設(shè)備(例如，手持式設(shè)備、計(jì)算機(jī)、平板電腦等))中。isc可以在基板制造工藝期間嵌入基板堆積層中。堆積層可以包含有源isc和無(wú)源isc兩者，用于改善電介質(zhì)厚度均勻性。

2、isc可以用銅布線形成在芯層上。isc可以形成在銅布線上或與銅布線相鄰?？梢栽谛緦由闲纬梢粋€(gè)或更多個(gè)堆積層，使得isc和銅布線嵌入一個(gè)或更多個(gè)堆積層中。

3、本公開(kāi)的實(shí)施方式可以導(dǎo)致基板厚度減小。例如，具有陶瓷電容器的常規(guī)半導(dǎo)體封裝需要500μm厚的芯以允許電容器嵌入芯層中，而如果isc嵌入堆積層中，則本公開(kāi)的實(shí)施方式具有約50μm的芯厚度。

4、本公開(kāi)的實(shí)施方式為半導(dǎo)體封裝提供了改善的電性能。例如，由于isc具有比陶瓷電容器小的厚度，因此所得的半導(dǎo)體封裝具有高電容密度，從而導(dǎo)致改善的電性能。此外，半導(dǎo)體封裝可以表現(xiàn)出改善的電性能，因?yàn)閷sc放置在堆積層中導(dǎo)致isc更靠近硅。

5、本公開(kāi)的實(shí)施方式提供了改善的電介質(zhì)厚度均勻性。例如，堆積層中的isc的厚度可以匹配嵌入相同堆積層中的銅布線圖案的厚度，從而使得isc能夠用作半導(dǎo)體封裝的不可能形成或放置銅的區(qū)域中的填充物(例如，虛設(shè)硅)。因此，本公開(kāi)的實(shí)施方式改善了半導(dǎo)體封裝電介質(zhì)厚度均勻性的機(jī)械強(qiáng)度。

6、根據(jù)一個(gè)或更多個(gè)實(shí)施方式，一種形成半導(dǎo)體封裝的方法包括形成芯層。該方法還包括在芯層上形成集成堆疊電容器(isc)。該方法還包括在芯層上形成一個(gè)或更多個(gè)堆積層，其中isc嵌入所述一個(gè)或更多個(gè)堆積層中。該方法還包括在芯層上形成一個(gè)或更多個(gè)金屬層。

7、根據(jù)一個(gè)或更多個(gè)實(shí)施方式，一種半導(dǎo)體封裝包括芯層。半導(dǎo)體封裝還包括在芯層上的集成堆疊電容器(isc)。半導(dǎo)體封裝包括在芯層上的一個(gè)或更多個(gè)堆積層，其中isc嵌入所述一個(gè)或更多個(gè)堆積層中。半導(dǎo)體封裝包括在芯層上的一個(gè)或更多個(gè)金屬層。

技術(shù)特征：

1.一種半導(dǎo)體封裝，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述一個(gè)或更多個(gè)金屬層包括與所述芯層的表面接觸的至少一個(gè)金屬層，以及

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝，其中所述一個(gè)或更多個(gè)堆積層包括覆蓋所述電容器和所述至少一個(gè)金屬層的至少一個(gè)堆積層。

4.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝，其中所述電容器的厚度基本上等于所述至少一個(gè)金屬層的厚度。

5.根據(jù)權(quán)利要求3所述的半導(dǎo)體封裝，其中所述至少一個(gè)堆積層的厚度大于所述電容器的厚度。

6.根據(jù)權(quán)利要求4所述的半導(dǎo)體封裝，其中所述至少一個(gè)堆積層的厚度大于所述電容器的所述厚度與所述至少一個(gè)金屬層的所述厚度的組合。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，還包括：

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述一個(gè)或更多個(gè)堆積層包括與所述芯層接觸的第一堆積層和在所述第一堆積層上的第二堆積層，

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述電容器是有源電容器，以及其中所述半導(dǎo)體封裝還包括：

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述一個(gè)或更多個(gè)金屬層包括從由銅(cu)、鋁(al)、鎢(w)、鈷(co)、鈦(ti)、鉭(ta)、鉬(mo)和釕(ru)組成的組中選擇的金屬。

11.一種半導(dǎo)體封裝，包括：

12.根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中所述一個(gè)或更多個(gè)金屬層包括與所述芯層的所述表面接觸的至少一個(gè)金屬層。

13.根據(jù)權(quán)利要求12所述的半導(dǎo)體封裝，其中所述一個(gè)或更多個(gè)堆積層包括覆蓋所述電容器和所述至少一個(gè)金屬層的至少一個(gè)堆積層。

14.根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝，其中所述電容器的厚度基本上等于所述至少一個(gè)金屬層的厚度，以及

15.根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，還包括：

16.根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中所述一個(gè)或更多個(gè)堆積層包括與所述芯層接觸的第一堆積層和在所述第一堆積層上的第二堆積層，

17.根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中所述電容器是有源電容器，以及其中所述半導(dǎo)體封裝還包括：

18.根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中所述一個(gè)或更多個(gè)金屬層包括從由銅(cu)、鋁(al)、鎢(w)、鈷(co)、鈦(ti)、鉭(ta)、鉬(mo)和釕(ru)組成的組中選擇的金屬。

19.一種半導(dǎo)體裝置，包括：

20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其中所述電容器是集成堆疊電容器(isc)。

技術(shù)總結(jié)
本公開(kāi)涉及半導(dǎo)體封裝和包括其的半導(dǎo)體裝置。該半導(dǎo)體封裝包括芯層、在芯層上的集成堆疊電容器(ISC)、在芯層上的其中嵌入ISC的一個(gè)或更多個(gè)堆積層、以及在芯層上的一個(gè)或更多個(gè)金屬層。

技術(shù)研發(fā)人員：張睿,金炅洙,金又坪
受保護(hù)的技術(shù)使用者：三星電子株式會(huì)社
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6