本發(fā)明涉及一種蝕刻到銦基半導體材料(尤其是磷化銦及其合金)中的方法。

背景技術：

1、銦基半導體材料在半導體器件(如，光電器件(例如，激光器和光電二極管)、收發(fā)器和光伏器件)的范圍內得到應用。在本說明書中，“銦基半導體材料”是指包含銦的化合物半導體。磷化銦(inp)是銦基半導體材料的一個值得注意的示例。銦基半導體材料的其它示例包括磷化銦的合金，包括三元合金(例如，磷化銦鎵ingap)和四元合金(例如，磷化砷銦鎵ingaasp)，以及銻化銦(insb)。相反，僅包含痕量水平的銦的半導體材料(例如，其中銦僅作為摻雜劑存在)不是銦基半導體，因為銦不出現在這些材料的化合物公式中。例如，摻雜銦的硅(si)不是銦基半導體。銦通常形成銦基半導體材料的重量的至少5％。用于蝕刻銦基半導體材料的等離子體蝕刻工藝通常采用包括含氯氣體(例如，氯分子cl2或三氯化硼bcl3)的氣體混合物，其將氯自由基釋放到所生成的等離子體中。等離子體中的氯化物質通過與銦基半導體材料的化學相互作用而有助于銦基半導體材料的蝕刻。

2、如上所述，inp是一種突出的銦基半導體材料，并且是迄今為止在用于制造半導體器件的工業(yè)工藝中最常用的這類材料。由銦基半導體材料(如，inp)制成的器件通常通過使用等離子體蝕刻到襯底中來制造，其中銦基半導體材料在襯底中形成層(例如外延層)或者形成整個襯底(例如，以由銦基半導體材料制成的晶片的形式)。適用于工業(yè)規(guī)模蝕刻銦基半導體材料的工藝普遍采用包含含氯氣體(即，當存在于等離子體中時被配置為釋放含氯自由基的氣體)的蝕刻氣體混合物來產生等離子體。

3、迄今為止，已經在“基于載體”的工藝中成功地制造了由銦基半導體材料形成的器件，其中將待蝕刻襯底放置在單獨的載體晶片上，該載體晶片通常由硅制成，在蝕刻時襯底位于該載體晶片上。然而，這些工藝對于工業(yè)規(guī)模生產的適用性受到實際考慮的嚴格限制。例如，在需要高產量的工業(yè)規(guī)模生產所偏愛的這種系統(tǒng)中，特別是基于晶盒(cassette)的系統(tǒng)中，在真空下輸送載體晶片和待蝕刻襯底是極其困難的。在基于晶盒的系統(tǒng)中，待蝕刻的多個襯底(例如，晶片)通常被裝載到裝載鎖(即，與主等離子體處理室連通但可以被單獨地密封和加壓的第二室)內部的“晶盒”中。此外，載體晶片的存在使得難以精確地控制正被蝕刻的晶片附近的某些物理條件，這可能導致從一次重復到下一次重復所制造的器件之間的不一致性。

4、提供用于蝕刻到inp和其它銦基半導體材料中的工業(yè)規(guī)模的工藝的嘗試通常在生產商業(yè)生產所需的一致性和高質量的器件方面不成功。因此，需要一種用于蝕刻到銦基半導體材料中的工藝，該工藝能夠以高產量生產出一致的功能性器件。

技術實現思路

1、本發(fā)明提供一種蝕刻到銦基半導體材料中的方法，所述方法包括：

2、將包括所述銦基半導體材料的襯底直接安裝在等離子體處理室中的襯底支撐結構上，其中，所述銦基半導體材料形成所述襯底的表面，所述表面承載圖案化掩模并被布置為遠離所述襯底支撐結構，

3、其中，所述等離子體處理室包含固體硅，所述固體硅被布置成暴露于在所述等離子體處理室內生成的等離子體，所述固體硅的暴露表面積是所述襯底的承載所述圖案化掩模的表面的未被所述圖案化掩模覆蓋的面積的至少1倍；所述方法還包括：

4、建立蝕刻氣體混合物到所述等離子體處理室的流入，所述蝕刻氣體混合物包括惰性氣體和含氯氣體，所述含氯氣體被配置為當存在于由所述蝕刻氣體混合物生成的等離子體中時釋放氯自由基；以及

5、在所述等離子體處理室內由所述蝕刻氣體混合物生成等離子體，使得所述固體硅暴露于所述等離子體，從而在所述等離子體中由所述固體硅生成含硅物質，并且同時向所述襯底支撐結構施加射頻(rf)偏壓，由此承載所述圖案化掩模的所述表面的未被所述圖案化掩模覆蓋的部分被包括所生成的含硅物質的所述等離子體蝕刻，以在所述銦基半導體材料中形成一個或多個蝕刻特征。

6、如上所述，本說明書中的短語“銦基半導體材料”是指包括銦的化合物半導體。銦基半導體材料可以是摻雜的。在本發(fā)明的方法中，將包括銦基半導體材料的襯底(其形成待蝕刻的襯底的表面)直接安裝在襯底支撐結構上。該銦基半導體材料形成待蝕刻的襯底的表面，該表面是其上承載圖案化掩模的表面。在一些實施方式中，襯底可為其中銦基半導體材料為生長于另一材料(例如，硅)上的外延層的晶片，或其主體由銦基半導體材料形成的晶片。在許多實施方式中，襯底將具有基本上圓形的周界，例如，其中襯底形成為盤形晶片。在這些情況下，周界可能不是精確的圓形，例如，晶片可以具有圓形的形狀，其中沿著其周界的一部分移除一個或多個段以限定相應數量的“平面

7、(flat)”(即周界的基本上直的部分)，其可以用于定向襯底和/或傳達關于襯底的成分的信息。

8、“襯底支撐結構”在這里是指在等離子體處理室內部的裝置，其在處理期間支撐和限制安裝在其上的襯底。適于這種情況的襯底支撐結構的一個示例是靜電夾具(也稱為靜電卡盤)，其包括襯底臺，至少在襯底被蝕刻時，直流(dc)偏壓施加到襯底臺的表面。偏壓使襯底臺上的襯底極化，導致在處理期間在襯底和限制襯底的臺之間的靜電吸引?！爸苯影惭b”是指襯底直接與襯底支撐結構接觸并受其限制。這與上述類型的基于載體的工藝形成對比，其中，待蝕刻的襯底所位于的載體晶片通常安裝在襯底支撐結構(例如機械夾具)上，而襯底本身位于載體晶片上且不受限制。在生產規(guī)模的工藝中，將襯底直接安裝在襯底支撐結構上是非常期望的，因為如上所述，這允許在真空下自動安裝和移除襯底，這允許依次蝕刻多個襯底，而沒有如在基于載體的工藝中通常需要的那樣在每次蝕刻之間通過破壞真空條件、然后恢復真空條件(例如，用于將襯底引入到室中的裝載鎖內的真空)而延遲處理。此外，在直接安裝襯底(而不是在載體晶片上)的工藝中，可以更可靠和精確地控制襯底附近的物理條件，特別是襯底溫度，這使得這些工藝特別適合于生產規(guī)模的工藝，其中制造的器件的一致性是重要的考慮因素。如以下將參照示例說明的，襯底支撐結構(特別是在襯底支撐結構為靜電夾具的情況下)可包括相對于襯底支撐結構的周圍表面凸起的凸起部分，并且當襯底安裝在襯底支撐結構上時襯底設置在該凸起部分上。該凸起部分可與襯底支撐結構的周圍表面成一體，或由放置在該表面上的單獨的支撐元件(有時稱為“定位盤”)形成。重要的是，該支撐元件或定位盤仍然形成襯底支撐結構的一部分，因為設置在其上的襯底仍然受到襯底支撐結構的限制，例如，在靜電夾具的情況下，定位盤可被偏置以提供靜電力，該靜電力限制直接安裝在其上的襯底。

9、當在不使用載體晶片的工藝中蝕刻銦基半導體材料時，已經遇到的特定問題是，所得器件通常在蝕刻垂直特征的底部(base)(例如，溝槽和臺面的壁)處包含深微溝槽。術語“微溝槽”是指出現在蝕刻特征的壁的底部處并比蝕刻特征的假想底部更深地延伸到襯底中的凹槽：突出的微溝槽的示例在圖4(b)中示出，這將在下面描述。微溝槽的存在通常防止出現微溝槽的器件完全起作用。然而，這些缺陷通常不會出現在可比較的基于載體的方法中。發(fā)明人已經認識到，在上述基于載體的工藝中存在硅促進了蝕刻到銦基半導體材料中的特征的輪廓的期望特性。不希望受理論的約束，據信由等離子體中的蝕刻劑(例如氯)與硅載體晶片的化學相互作用所產生的含硅物質(例如含硅的自由基和離子)有助于鈍化并減少微溝槽。

10、在本發(fā)明的方法中，在包含暴露于等離子體的固體硅的等離子體處理室內部蝕刻直接安裝的襯底。固體硅與在室內生成的等離子體相互作用，以產生氣態(tài)含硅物質，這有助于鈍化和防止微溝槽。發(fā)明人發(fā)現，可以制造至少與那些先前僅通過基于載體的工藝可獲得的器件質量相等的器件，其中暴露于等離子體的固體硅的表面積(“暴露表面積”如上定義)是待蝕刻襯底表面的未被圖案化掩模覆蓋的部分(其形成將暴露于所生成的等離子體的待蝕刻表面的區(qū)域)的表面積的至少1倍。該表面的未被圖案化掩模覆蓋的部分通常根據所制造的器件的性質變化，但是通常在10％和90％之間。因此，本發(fā)明能夠實現由銦基半導體材料一致地、生產規(guī)模地制造器件。

11、“固體硅”是指固態(tài)的元素硅(si)。固體硅可以以多種形式提供，例如作為一個或多個晶片、切片或碎片，或優(yōu)選作為為本發(fā)明實施方式而設計的可替換元件，其示例將在下面討論。下面將描述等離子體處理室中所包含的固體硅的優(yōu)選形式。應當理解，上面定義的固體硅的“暴露表面積”不必是單個連續(xù)區(qū)域，而可以包括多個離散區(qū)域。例如，固體硅可以被提供為彼此間隔開的若干不相連的部分。在該示例中的“暴露表面”可以包括暴露于在等離子體處理室內生成的等離子體的若干碎片的表面的所有部分。

12、可以執(zhí)行上述方法的步驟的若干次重復，同時連續(xù)地保持等離子體處理室內的真空或部分真空(例如，在1mtorr至10mtorr范圍內的壓力)。在這些工藝中，在蝕刻襯底之后，等離子體被淬火，襯底被移除。然后在“安裝”步驟的下一重復中將新襯底安裝在襯底支撐結構上。在安裝新襯底之后，在將新襯底安裝在襯底支撐結構上的同時，重復建立蝕刻氣體混合物到室中的流入和生成等離子體的步驟。安裝襯底或每個襯底可以包括將襯底從與等離子體處理室相鄰的裝載鎖內的晶盒輸送到襯底支撐結構。

13、在優(yōu)選的實施例中，固體硅的暴露表面積是襯底的承載圖案化掩模的表面的未被圖案化掩模覆蓋的面積的至少3倍，優(yōu)選至少6.5倍，更優(yōu)選至少13倍。如上所述，據信室內部的固體硅的有益效果是由等離子體與固體硅的相互作用生成的含硅物質的結果。生成這種物質的速率與固體硅的暴露表面積成比例地增加，因此優(yōu)選的是暴露面積相對于待蝕刻表面的暴露面積大。

14、如上所述，固體硅的暴露表面積為待蝕刻表面的未被掩模覆蓋的面積的至少1倍，這實現了足以防止形成微溝槽的含硅物質的速率。通過選擇固體硅的暴露表面積使其是承載掩模的表面的面積的至少1倍(而不是僅為該表面的未被掩模覆蓋的部分的面積的至少1倍)，優(yōu)選至少3倍，更優(yōu)選至少6.5倍，可以實現含硅物質的生成速率的增加。

15、有利地，固體硅可以設置在襯底支撐結構上或與其橫向相鄰。例如，如果襯底支撐結構是包括襯底臺的靜電夾具，在使用中襯底被放置在襯底臺上，則固體硅可以被設置在襯底臺上與襯底相鄰(在這種情況下，固體硅將被設置在襯底支撐結構上)。替代地，固體硅可以通過適于該目的單獨結構保持在與襯底支撐結構橫向相鄰的位置。固體硅的“橫向”布置在這里指的是固體硅在與承載掩模的襯底的表面平行的平面中的定位。將固體硅定位在襯底支撐結構上，或至少與其橫向相鄰，有助于確保固體硅的暴露區(qū)域相對靠近襯底，并因此促進在待蝕刻表面附近產生含硅物質。

16、固體硅優(yōu)選地在垂直于襯底的表面的方向上具有至少1mm的厚度，優(yōu)選地至少3mm，當該襯底安裝在襯底支撐結構上時該襯底承載掩模。硅將被等離子體蝕刻(因為含硅物質從其中生成)，因此選擇在蝕刻主要發(fā)生的方向(即垂直于待蝕刻的表面)上的硅的合適的最小厚度確保了不需要頻繁地替換硅。在一些實施方式中，例如通過將固體硅安裝在襯底支撐結構上(在襯底支撐結構是溫度受控的情況下)或通過為固體硅提供單獨的溫度控制裝置，可以控制固體硅的溫度。含硅物質的產生速率可通過在蝕刻期間將偏壓(例如rf偏壓)施加至固體硅而提高，和/或通過在固體硅與襯底支撐結構之間放置電絕緣材料而緩和(從而降低固體硅所經受的偏壓，特別是在固體硅設置于襯底支撐結構上的情況下)。

17、在優(yōu)選實施例中，固體硅橫向圍繞襯底的承載圖案化掩模的表面的周界的至少一部分，優(yōu)選地全部。例如，如果固體硅被成形為環(huán)(例如具有通過其中心的圓形中心開口的盤)并且被布置成使得襯底橫向地在環(huán)的中心開口內部，則固體硅將橫向地圍繞承載掩模的表面的整個周界。如果固體硅是這種環(huán)的一段的形式(例如具有大致“c”形狀)，則它將橫向圍繞襯底的承載圖案化掩模的表面的周界的一部分。將固體硅布置成橫向圍繞待蝕刻表面的周界(的至少一部分)，促進了待蝕刻表面上的含硅物質的濃度的均勻性，從而促進了整個表面上一致地形成沒有微溝槽的特征。

18、優(yōu)選地，固體硅被成形為限定穿過固體硅的開口，其中安裝在襯底支撐結構上的襯底橫向地在開口內部。上述環(huán)的示例將提供這個特征，其中襯底橫向布置在環(huán)的中心開口內。因此，如上所述，固體硅優(yōu)選地形成環(huán)，優(yōu)選地環(huán)形盤，其限定開口。具有環(huán)形形式的固體硅特別適合于待蝕刻襯底具有圓形形狀的情況，在這種情況下，可以選擇環(huán)形固體硅的尺寸以便最小化承載掩模的表面與環(huán)的內部開口的邊緣之間的橫向間隔。環(huán)形盤是特別優(yōu)選的形式。

19、在一些特別優(yōu)選的實施例中，固體硅與襯底支撐結構電隔離，并且當襯底安裝在襯底支撐結構上時，固體硅與襯底電隔離。這提供了非常顯著的優(yōu)點，因為它降低了施加到襯底支撐結構的rf偏壓到固體硅中的耦合，這確保了rf偏壓信號集中在襯底區(qū)域中。這又確保了rf偏壓信號的功率密度集中在襯底區(qū)域中，從而促進了高蝕刻速率。優(yōu)選地，電隔離由布置在固體硅與襯底支撐結構之間的電絕緣元件提供，以便當襯底安裝在襯底支撐結構上時將固體硅與襯底支撐結構和襯底間隔開。以這種方式布置的電絕緣元件確保了固體硅與襯底支撐結構或襯底不接觸，這減少了傳輸到固體硅中的rf偏壓信號。

20、在存在上述電絕緣元件的情況下，優(yōu)選地，電絕緣元件和固體硅被布置成使得固體硅的暴露于等離子體的表面在襯底的其上承載圖案化掩模的表面上方沿垂直于襯底的所述表面的方向處于0mm至5mm、優(yōu)選地0mm至3mm、更優(yōu)選地1.5mm至2mm的高度。已經發(fā)現，這可以實現固體硅的良好電隔離，同時保持固體硅接近晶片并實現晶片的均勻蝕刻。

21、有利地，電絕緣元件設置在襯底支撐結構上，使得當襯底安裝在襯底支撐結構上時，電絕緣元件與襯底橫向相鄰，并且其中，固體硅由電絕緣元件支撐。例如，電絕緣元件可由具有足夠直徑的電絕緣材料的環(huán)形成，使得其可以設置在與襯底同心的襯底支撐結構上。然后，固體硅可以被支撐在電絕緣元件上，由此它將與襯底支撐結構間隔開。因此，優(yōu)選地，固體硅具有中心孔，該中心孔被布置成當襯底被安裝在襯底支撐結構上時與襯底同心；并且其中電絕緣元件被布置成防止等離子體經由中心孔進入固體硅與襯底支撐結構之間的空間。在這些實施例中，電絕緣元件可以具有上述環(huán)形形狀(替代地，更一般地，環(huán)形形式)，因此優(yōu)選地，電絕緣元件具有環(huán)形形式并且被布置為當襯底安裝在襯底支撐結構上時與襯底同心。

22、電絕緣元件優(yōu)選地由介電材料(優(yōu)選地，石英)制成。然而，電絕緣元件可以由被布置成提供固體硅的所需電隔離的任何(一種或多種)材料制成。

23、如上所述，有利的是確保了暴露的固體硅與待蝕刻表面緊密接近。因此，優(yōu)選地，承載掩模的表面的周界的每個部分與固體硅的暴露表面橫向間隔不大于5mm，優(yōu)選地不大于1mm。如上所述以及如下所述，在一些特別優(yōu)選的實施例中，固體硅和襯底可以彼此橫向重疊，其中襯底懸于襯底支撐結構的凸起部分的邊緣上，當襯底安裝在襯底支撐結構上時，襯底設置在該凸起部分上。在這些實施例中，由于襯底的周界與固體硅橫向重疊，所以襯底的周界與固體硅的橫向間距為零。

24、在優(yōu)選實施例中，固體硅形成暴露于所生成的等離子體的基本上平坦的表面?；旧掀教沟谋砻婵梢孕纬晒腆w硅的暴露表面積的一部分或基本上全部。以平面形式布置暴露表面促進了所生成的含硅物質遠離暴露表面的均勻的、可預測的傳輸，因為它限制了表面形狀對其附近的等離子體的動態(tài)行為的影響。固體硅還可以或替代地限定暴露于等離子體的紋理化表面。可以提供這種紋理化表面，以便增加由硅在給定周界內形成的暴露表面積。

25、優(yōu)選地，固體硅形成一表面，該表面被取向為基本上與承載圖案化掩模的襯底的表面平行并暴露于所生成的等離子體。這促進了所生成的含硅物質均勻地輸送到待蝕刻表面。在固體硅設置在襯底支撐結構上或與襯底支撐結構橫向相鄰和/或如上襯底橫向位于固體硅中的開口內部的情況下，該特征是特別有利的。

26、固體硅可以形成一表面，該表面基本上布置在襯底的承載有掩模的表面的平面中并暴露于所生成的等離子體。例如，如果如上所述將襯底橫向布置在固體硅中的開口內，則可以通過以下方式來提供該特征：沿平行于待蝕刻的襯底表面的方向定位硅，使得固體硅的暴露表面的至少一部分與襯底的該表面在同一平面中。替代地，暴露的硅表面可經布置以使得其與承載了掩模的表面的平面不相遇或不相交——這可為下文描述的一些優(yōu)選實施例中的情況，其中襯底支撐結構包括凸起部分，在襯底安裝在襯底支撐結構上時襯底設置在凸起部分上。

27、在優(yōu)選的實施例中，襯底的承載有掩模的表面具有至少50毫米(mm)，優(yōu)選至少100mm的最小橫向尺寸。如上所述，承載掩模的表面是由銦基半導體材料形成的表面?！白钚M向尺寸”是指該表面沿任何方向的最小尺寸。在許多情況下，承載掩模的表面將具有圓形周界，在這種情況下，其最小橫向尺寸簡單地為直徑。如果表面的周界是橢圓形的，則最小橫向方向將是橢圓的短軸。如果是長方形，則最小橫向尺寸將是長方形的較短邊長。

28、優(yōu)選地，襯底的承載了掩模的表面具有至少2000平方毫米(mm2)的表面積，優(yōu)選至少4000mm2。例如，由具有76mm直徑的圓形晶片的一側形成的表面將具有約4536.5mm2的面積。提供面積在這些范圍內的表面的襯底尤其優(yōu)選用于工業(yè)規(guī)模的生產。

29、用于蝕刻銦基半導體材料(尤其是inp)的工藝通常作為“熱”工藝來進行，其中有意將正被蝕刻的材料加熱到環(huán)境溫度以上(且通常非常顯著地加熱到環(huán)境溫度以上，例如加熱到數十或數百攝氏度)。雖然暴露襯底的等離子體通常使其變熱，但是通過加熱安裝有襯底的襯底支撐結構來供應額外的熱量可能是有利的。因此，該方法可有利地包括在蝕刻期間控制襯底支撐結構的溫度，優(yōu)選地使得在蝕刻期間襯底的溫度保持在100至300攝氏度的范圍內，優(yōu)選地保持在150至250攝氏度的范圍內，更優(yōu)選地保持在180至220攝氏度的范圍內。在本方法中，襯底直接安裝在襯底支撐結構上，這允許與在載體晶片存在于襯底和支撐結構之間的工藝相比，更快、更有效且以更高的可靠性加熱襯底。本發(fā)明優(yōu)于基于載體的工藝的顯著優(yōu)點源于襯底直接安裝在襯底支撐結構上的事實。這種直接安裝意味著，襯底可以獨立于硅而由襯底支撐結構加熱，而在固體硅位于襯底支撐結構和正在被蝕刻的襯底之間的基于載體的工藝中，加熱襯底不可避免地需要加熱硅。盡管期望襯底支撐結構和襯底不被加熱到上述范圍的上限以上(特別是過度加熱可能對其造成損害的靜電夾具)，但是可能期望固體硅達到更高的溫度以便促進含硅物質的有效產生。本發(fā)明允許固體硅的溫度與襯底和襯底支撐結構的溫度分離，因為可以允許硅被等離子體加熱到高溫，同時將襯底支撐結構的溫度控制在期望的范圍內。

30、在特別優(yōu)選的實施例中，該方法包括在蝕刻期間在襯底和襯底支撐件之間供應傳熱氣體，優(yōu)選地是氦，以便控制襯底的溫度。傳熱氣體可以將熱量從襯底支撐結構傳遞到襯底，而且當襯底被等離子體加熱到襯底支撐結構的溫度以上時，通過從其中移除熱量，防止襯底的過度加熱。這在襯底支撐結構是靜電夾具的情況下是特別有利的，因為雖然由于上述原因加熱襯底是有利的，但是當在延長的時間段內經受過高的溫度時，這種夾具可能被損壞。

31、當如上所述使用傳熱氣體時，優(yōu)選與襯底接觸處的傳熱氣體的壓力在1torr至20torr的范圍內，優(yōu)選地在3torr至15torr的范圍內，更優(yōu)選地在5torr至10torr的范圍內。已經發(fā)現這些范圍提供了進入和離開襯底的合適的傳熱速率。

32、優(yōu)選地，襯底支撐結構是靜電夾具。如上所述，特別優(yōu)選靜電夾具，因為它們能夠將襯底支撐和保持在適當的位置，而不覆蓋承載了掩模的表面的任何部分，從而使襯底表面的可用面積最大化。替代的襯底支撐結構的示例是機械夾具。

33、襯底支撐結構可包括相對于襯底支撐結構的周圍表面凸起的凸起部分，其中當襯底安裝在該襯底支撐結構上時，襯底設置在凸起部分上。如上所述，凸起部分可與襯底支撐結構的周圍表面一體，或由單獨的支撐元件(例如，“定位盤”)形成，該支撐元件允許襯底直接安裝(例如，通過被配置為通過諸如結合在支撐元件中的電極的特征來靜電地夾持襯底)，從而支撐并限制在凸起部分上。單獨的支撐元件通常由與周圍表面相同的(一種或多種)材料制成。應該理解，支撐元件和襯底支撐結構的其它部分不能由易于被等離子體大量蝕刻的材料(例如硅和其它半導體)制成，因為這些材料如果暴露于等離子體中將迅速退化。優(yōu)選地，襯底懸于凸起部分的周邊上方，例如，在襯底的橫向尺寸大于凸起部分的橫向尺寸的情況下。有利地，在襯底位于如上所述的凸起部分上的情況下，固體硅可以設置在襯底支撐結構的周圍表面上，優(yōu)選地與襯底的懸置部分橫向重疊。襯底和固體硅之間的這種橫向重疊是有利的，因為在這種配置中，硅和襯底可以被布置成使得周圍表面的凸起部分的表面的任何部分在蝕刻期間都不暴露于等離子體。這有助于防止對襯底支撐結構(特別是在其為靜電夾具的情況下)的損壞，從而延長其工作壽命。

34、優(yōu)選地，銦基半導體材料包括至少5％重量的銦。在優(yōu)選實施方式中，銦基半導體材料是磷化銦或其三元或四元合金。如前所述，磷化銦特別適合于廣泛的應用，并且這里描述的工藝特別適合于由該材料制造器件。然而，在其它銦基半導體材料中存在銦導致這些材料具有與磷化銦類似的性質(例如，它們與等離子體中的物質的相互作用以及它們的行為對蝕刻期間它們所經受的物理條件的依賴性)，因此，貫穿本說明書描述的方法的優(yōu)選特征適用于銦基半導體材料的類別。

35、掩?？梢园ǘ趸?、氮化硅和諸如鉻的金屬中的一種或多種。

36、惰性氣體優(yōu)選為稀有氣體，優(yōu)選為氬(ar)。氦(he)和氙(xe)是其它合適的稀有氣體的示例。在一些實施例中，在蝕刻氣體混合物中可以存在多于一種的惰性氣體，因此蝕刻氣體混合物可以包括氦、氙和氬中的兩種或更多種。

37、優(yōu)選地，含氯氣體是氯分子cl2、三氯化硼bcl3或四氯化硅sicl4。這些化合物中的每一種都適于在根據本發(fā)明的方法中蝕刻成inp并產生含硅物質。

38、在一些特別優(yōu)選的實施例中：含氯氣體以在2sccm至20sccm的范圍內、優(yōu)選地在4sccm至20sccm的范圍內、更優(yōu)選地在5sccm至15sccm的范圍內的速率流入等離子體處理室，和/或惰性氣體以在5sccm至50sccm的范圍內、優(yōu)選地在20sccm至50sccm的范圍內、更優(yōu)選地在20sccm至30sccm的范圍內的速率流入等離子體處理室。已經發(fā)現，在這些范圍內的流速，特別是組合流速，可以獲得合理的蝕刻速率，同時產生基本上沒有微溝槽并展現高度豎直側壁的特征。這些優(yōu)選值特別適用于橫向尺寸(例如直徑)高達100mm的襯底。在一些實施方式中，對于具有較大橫向尺寸的襯底，可選擇更高的流速。

39、優(yōu)選地，在蝕刻氣體混合物中惰性氣體與含氯氣體的比在1:1到13:1的范圍內，優(yōu)選地在1:1到5:1的范圍內，優(yōu)選地在2:1到3:1的范圍內。此外，已發(fā)現具有這些成分的蝕刻氣體混合物實現合理的蝕刻速率，同時產生實質上不含微溝槽且展現高度豎直側壁的特征。

40、蝕刻氣體混合物可還包括氫氣，其中優(yōu)選地蝕刻氣體混合物中氫氣的體積比例不大于25％，優(yōu)選地不大于20％。已經發(fā)現，蝕刻氣體混合物中氫氣的存在緩和了等離子體蝕刻固體硅的速率。因此，加入氫氣使得含硅物質生成的速率可被控制，并因此對于所使用的特定襯底和工藝參數而言是最佳的。

41、在優(yōu)選實施例中，rf偏壓具有在50瓦(w)至250w范圍內的功率，優(yōu)選地為100w至200w。這些優(yōu)選值特別適用于橫向尺寸(例如直徑)高達100mm的襯底。在一些實施方式中，可以為具有更大橫向尺寸的襯底選擇更高的功率值，以便實現襯底兩端的功率密度，該功率密度與通過將上述優(yōu)選值應用于橫向尺寸低于100mm的襯底所實現的襯底兩端的功率密度類似。

42、優(yōu)選地，在蝕刻過程中等離子體室中的壓力在1mtorr至10mtorr的范圍內，優(yōu)選地在1mtorr至4mtorr的范圍內。這些壓力條件可以在襯底被蝕刻之前建立，并在襯底被蝕刻之后保持。

43、等離子體優(yōu)選地由電感耦合等離子體源生成。也可使用其它類型的等離子體源，例如電容耦合等離子體源和微波等離子體源。

44、在優(yōu)選實施例中，等離子體的生成功率在500w至2500w的范圍內，優(yōu)選地在750w至1250w的范圍內。優(yōu)選地，rf偏壓的幅度在100伏(v)至250v的范圍內，優(yōu)選地在150v至200v的范圍內。

45、在本發(fā)明的一些特別優(yōu)選的實施例中，銦基半導體材料是inp；固體硅設置在襯底支撐結構上，襯底支撐結構是靜電夾具；并且固體硅的暴露表面積是襯底的承載掩模的表面的未被圖案化掩模覆蓋的面積的至少13倍。優(yōu)選地，在這些實施例中，含氯氣體是以5sccm至15sccm范圍內的速率流入等離子體處理室的cl2；惰性氣體為以20sccm至30sccm的流速流入等離子體處理室的氬；在蝕刻期間，等離子體處理室內的壓力在1毫托(mtorr)至4mtorr的范圍內；等離子體以750w至1500w范圍內的功率生成；rf偏壓的幅度在150v至200v的范圍內；rf偏壓電源的功率在100w至200w范圍內；控制襯底支撐結構的溫度，以在蝕刻期間保持在180℃至220℃的范圍內；在蝕刻過程中，在襯底和襯底支撐結構之間提供傳熱氣體，以控制襯底的溫度。這些工藝，特別是剛剛提到的優(yōu)選工藝參數，已經發(fā)現獲得了極好的結果，實際上消除了微溝槽，同時以良好的蝕刻速率形成光滑的豎直側壁。