本發(fā)明涉及顯示面板技術領域，更具體地，涉及一種陣列基板及其制作方法。

背景技術：

現(xiàn)有技術的陣列基板如圖1所示，該陣列基板自下而上依次設置有：襯底基板101、位于襯底基板一側的薄膜晶體管層、平坦化層102以及第三金屬層103、連通孔104、膜層105以及配向膜106。第三金屬層103直接鋪設在平坦化層遠離薄膜晶體管層的一側，在平坦化層及第三金屬層上鋪設膜層105，該膜層105可以包括：像素電極層、公共電極層以及各膜層之間的絕緣層；由于第三金屬層103的與其他位置之間存在段差，因此最終在膜層105上鋪設配向膜106時，配向膜106在與第三金屬層103對應的位置仍存在段差，在摩擦制程(rubbing)過程中導致配向膜106在與第三金屬層103對應的位置周圍沒有被rubbing到，即rubbing不良，使得第三金屬層103對應位置周圍的液晶沒有被配向，產生漏光現(xiàn)象。

其次、在制備較深的連通孔104時，連通孔的斜坡度較大，極易出現(xiàn)金屬層或導電層斷線問題。

因此，提供一種陣列基板及其制作方法，改善因第三金屬層與其他位置存在段差導致的rubbing不良和顯示效果不良以及連通孔斜坡度大而造成金屬層或導電層斷線是本領域亟待解決的問題。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種陣列基板及其制作方法，改善因第三金屬層致使配向膜平整度差導致顯示效果不良和連通孔斜坡度大而造成金屬層或導電層斷線的問題。

為了解決上述技術問題，本發(fā)明提出一種陣列基板，包括：襯底基板、位于襯底基板一側的薄膜晶體管層、平坦化層以及第三金屬層，薄膜晶體管層包括依次設置的柵極金屬層、第一絕緣層、有源層和源漏極金屬層，柵極金屬層和源漏極金屬層設置在平坦化層靠近襯底基板的一側，第三金屬層設置在平坦化層遠離襯底基板的一側；其中，平坦化層上與第三金屬層對應的位置設有溝槽，第三金屬層形成在溝槽內。

進一步地，溝槽的深度與第三金屬層的厚度相同。

進一步地，溝槽的寬度大于或等于第三金屬層的最大寬度。

進一步地，陣列基板還包括像素電極層和公共電極層，像素電極層設置在平坦化層遠離襯底基板的一側；公共電極層設置在像素電極層遠離平坦化層的一側；平坦化層還設有第一連通過孔，第一連通過孔用于將像素電極層與源漏極金屬層電連接。

進一步地，第一連通過孔包括第一過孔段和第二過孔段，第二過孔段靠近源漏極金屬層，第二過孔段靠近第一過孔段的一端的孔徑小于第一過孔段靠近第二過孔段的一端的孔徑，第一過孔段靠近第二過孔段一端的邊緣與第二過孔段靠近第一過孔段一端的邊緣之間的面為臺階面。

進一步地，陣列基板還包括像素電極層和公共電極層，公共電極層設置在第三金屬層遠離平坦化層的一側；像素電極層設置在公共電極層遠離第三金屬層的一側；像素電極層與源漏極金屬層之間設有第二連通過孔，用于連接像素電極層與源漏極金屬層。

進一步地，第二連通過孔包括第三過孔段和第四過孔段，第三過孔段靠近源漏極金屬層，第四過孔段靠近第三過孔段的一端的孔徑大于第三過孔段靠近第四過孔段的一端的孔徑，第三過孔段靠近第四過孔段的一端的邊緣與第四過孔段靠近第三過孔段一端的邊緣之間的面形成臺階面。

進一步地，臺階面和平坦化層遠離襯底基板的一側之間的距離與溝槽的深度相同。

進一步地，陣列基板包括顯示區(qū)和非顯示區(qū)，在非顯示區(qū)設置有集成電路，公共電極層復用為觸控電極，觸控電極包括多個觸控電極單元；其中，第三金屬層包括多條觸控信號線，觸控信號線與對應的觸控電極單元電連接，并且觸控信號線在非顯示區(qū)通過柵極金屬層和/或源漏極金屬層與集成電路進行電連接。

本發(fā)明還提出一種陣列基板的制作方法，包括：提供襯底基板；在襯底基板上形成薄膜晶體管層，包括：在襯底基板上形成柵極金屬層；在柵極金屬層上形成第一絕緣層和有源層；在有源層上形成源極和漏極，源極和漏極形成源漏極金屬層；在源漏極金屬層上形成平坦化層，并使用第一掩膜板在平坦化層上形成溝槽；其中第一掩膜板包括第一不透光區(qū)域和第一透光區(qū)域，第一透光區(qū)域的位置與溝槽對應；在溝槽內形成第三金屬層。

進一步地，第一掩膜板為第一半色調掩膜板；制作方法還包括：在形成溝槽的同時，使用第一半色調掩膜板在平坦化層上形成第一連通過孔；其中，第一透光區(qū)域包括第一完全透光區(qū)域和第一部分透光區(qū)域，第一完全透光區(qū)域的位置與第一連通過孔對應，第一部分透光區(qū)域的位置與溝槽對應；在形成第三金屬層之前，在平坦化層上形成像素電極層；在形成第三金屬層之后，在像素電極層和第三金屬層上形成第二絕緣層；在第二絕緣層上形成公共電極層。

進一步地，第一掩膜板為第二半色調掩膜板；制作方法還包括：在形成溝槽的同時，使用第二半色調掩膜板在平坦化層上形成臺階狀的第一連通過孔；第一連通過孔包括第一過孔段和第二過孔段，第二過孔段靠近源漏極金屬層；其中，第一透光區(qū)域包括第二完全透光區(qū)域和第二部分透光區(qū)域，第二完全透光區(qū)域的位置與第二過孔段對應，第二部分透光區(qū)域的位置與溝槽對應和第一過孔段對應；在形成第三金屬層之前，在平坦化層上形成像素電極層；在形成第三金屬層之后，在像素電極層和第三金屬層上形成第二絕緣層；在第二絕緣層上形成公共電極層。

進一步地，還包括：在第三金屬層和平坦化層上形成第三絕緣層；在第三絕緣層上形成公共電極層；在公共電極層上形成第四絕緣層，并使用第二掩膜板形成第二連通過孔以暴露出源極或漏極；其中第二掩膜板包括第二不透光區(qū)域和第二透光區(qū)域，第二透光區(qū)域的位置與第二連通過孔對應；在第四絕緣層上形成像素電極層。

進一步地，第二連通過孔為臺階狀的，第二連通過孔包括第三過孔段和第四過孔段，第三過孔段靠近源漏極金屬層；第二掩膜板為第三半色調掩膜板；第二透光區(qū)域包括第三完全透光區(qū)域和第三部分透光區(qū)域，第三完全透光區(qū)域的位置與第三過孔段對應，第三部分透光區(qū)域的位置與第四過孔段對應。

進一步地，陣列基板包括顯示區(qū)和非顯示區(qū)；第一掩膜板為第四半色調掩膜板；制作方法還包括：在形成溝槽的同時，使用第四半色調掩膜板在非顯示區(qū)的平坦化層上形成通孔部；第一透光區(qū)域包括第四完全透光區(qū)域和第四部分透光區(qū)域；第四完全透光區(qū)域的位置與通孔部對應，第四部分透光區(qū)域的位置與溝槽對應。

進一步地，在形成源漏極金屬層之后并且形成平坦化層之前，在源漏極金屬層上形成第五絕緣層。

與現(xiàn)有技術相比，本發(fā)明的陣列基板及其制作方法，實現(xiàn)了如下的有益效果：

(1)本發(fā)明所述的陣列基板及其制作方法，通過將第三金屬層設置在平坦化層上的溝槽內，減小或消除配向膜層上第三金屬層所在位置與其他位置之間的段差，提高配向膜的表面平整度，從而改善了rubbing的均勻性，并且這樣的設計可增大第三金屬層的厚度，使最終的顯示效果達到最佳。

(2)本發(fā)明所述的陣列基板及其制作方法，連通過孔設計為臺階狀，避免金屬層或導電層的斷線問題，保證了信號傳遞的穩(wěn)定性。

(3)本發(fā)明所述的陣列基板及其制作方法，采用半色調掩模板技術，可一次完成溝槽及連通過孔或通孔部的刻蝕，簡化工藝制程，降低生產成本。

(4)本發(fā)明所述的陣列基板及其制作方法，通過在非顯示區(qū)制備通孔部，可使配向膜向非顯示區(qū)的流動得到緩沖同時能防止配向液流向集成電路以使集成電路被腐蝕。

當然，實施本發(fā)明的任一產品必不特定需要同時達到以上所述的所有技術效果。

通過以下參照附圖對本發(fā)明的示例性實施例的詳細描述，本發(fā)明的其它特征及其優(yōu)點將會變得清楚。

附圖說明

被結合在說明書中并構成說明書的一部分的附圖示出了本發(fā)明的實施例，并且連同其說明一起用于解釋本發(fā)明的原理。

圖1為現(xiàn)有技術陣列基板的結構示意圖；

圖2為本發(fā)明實施例所示陣列基板的一種結構示意圖；

圖3為本發(fā)明實施例所示陣列基板的另一種結構示意圖；

圖4為圖3所示的結構中第一連通過孔的另一種結構示意圖；

圖5為本發(fā)明實施例所述陣列基板的俯視圖；

圖6為本發(fā)明實施例所示陣列基板的再一種結構示意圖；

圖7為圖6所示的結構中第一連通過孔的另一種結構示意圖；

圖8為本發(fā)明實施例所示陣列基板的一種制作方法流程圖；

圖9為本發(fā)明實施例所示薄膜晶體管層的制作方法流程圖；

圖10為本發(fā)明實施例所示陣列基板的另一種制作方法流程圖；

圖11為本發(fā)明實施例所示陣列基板的再一種制作方法流程圖。

具體實施方式

現(xiàn)在將參照附圖來詳細描述本發(fā)明的各種示例性實施例。應注意到：除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數(shù)字表達式和數(shù)值不限制本發(fā)明的范圍。

以下對至少一個示例性實施例的描述實際上僅僅是說明性的，決不作為對本發(fā)明及其應用或使用的任何限制。

對于相關領域普通技術人員已知的技術、方法和設備可能不作詳細討論，但在適當情況下，所述技術、方法和設備應當被視為說明書的一部分。

在這里示出和討論的所有例子中，任何具體值應被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它例子可以具有不同的值。

應注意到：相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進行進一步討論。

圖2為本發(fā)明實施例所示陣列基板的一種結構示意圖；所示陣列基板20，包括:襯底基板201、位于襯底基板201一側的薄膜晶體管層、平坦化層206以及第三金屬層207，薄膜晶體管層包括依次設置的柵極金屬層202、第一絕緣層203、有源層204和源漏極金屬層205，柵極金屬層202和源漏極金屬層205設置在平坦化層206靠近襯底基板201的一側，第三金屬層207設置在平坦化層206遠離襯底基板201的一側；其中，平坦化層206上與第三金屬層207對應的位置設有溝槽261，第三金屬層207形成在溝槽261內。

在一些可選的實施例中，為了保證第三金屬層鋪設后，整個平面的平整度，溝槽261的深度與第三金屬層207的厚度相同。

第三金屬層207和平坦化層206上設置了膜層200和配向膜209。其中，膜層200可以包括像素電極層、公共電極層以及各膜層之間的絕緣層，在此不做具體限定。

這樣的設置可保證在平坦化層206上形成的膜層200的平整度，進而保證了配向膜209的平整度，使得配向膜在摩擦制程過程中被充分摩擦和配向，以控制其上液晶分子的排列方向，以防止漏光，實現(xiàn)理想的顯示效果。

可選地，溝槽261的寬度大于或等于第三金屬層207的最大寬度(第三金屬層上與溝槽261的槽底平行的表面的最大寬度尺寸，如圖2中的2071)，以使第三金屬層水平置于溝槽內，并與溝槽底部相貼合，保證第三金屬層的平整度。

本實施例中，由于溝槽261的存在，可以提高第三金屬層的厚度，即第三金屬層靠近溝槽261的槽底一側與遠離溝槽261的槽底一側之間的距離。

第三金屬層的tape角(第三金屬層上平行于溝槽261的槽底的側面與其相鄰側面之間的夾角)隨第三金屬層的厚度的增大而增大，tape角越大，第三金屬層對信號電壓的傳遞效果越好，同時也降低了第三金屬層的制備難度。

如圖3、4和5所示，圖3為本發(fā)明實施例所示陣列基板的另一種結構示意圖；圖4為圖3所示的結構中第一連通過孔的另一種結構示意圖；圖5為本發(fā)明實施例所述陣列基板的俯視圖；如圖3所示，陣列基板20包括：襯底基板201、位于襯底基板201一側的薄膜晶體管層、平坦化層206以及第三金屬層207，薄膜晶體管層包括依次設置的柵極金屬層202、第一絕緣層203、有源層204和源漏極金屬層205，柵極金屬層202和源漏極金屬層205設置在平坦化層206靠近襯底基板201的一側，第三金屬層207設置在平坦化層206遠離襯底基板201的一側；其中，平坦化層206上與第三金屬層207對應的位置設有溝槽261，第三金屬層207形成在溝槽261內。

陣列基板20還包括：像素電極層208和公共電極層209，像素電極層208設置在平坦化層206遠離襯底基板201的一側；公共電極層209設置在像素電極層208遠離平坦化層206的一側；平坦化層206還設有第一連通過孔262，第一連通過孔262用于將像素電極層208與源漏極金屬層205電連接。

在一些可選的實施例中，第一連通過孔262的表現(xiàn)形式可以如圖4所示，第一連通過孔262包括第一過孔段263和第二過孔段264，第二過孔段264靠近源漏極金屬層205，第二過孔段264靠近第一過孔段263的一端的孔徑小于第一過孔段263靠近第二過孔段264的一端的孔徑，第一過孔段263靠近第二過孔段264一端的邊緣與第二過孔段264靠近第一過孔段263一端的邊緣之間的面為臺階面。通過把第一連通過孔262設計為兩個孔段，且孔段之間的過渡面為臺階面，從而最大限度的減小了第一連通過孔的斜度，在保證同樣孔壁光滑度的基礎上降低了第一連通過孔的制備難度，從而易實現(xiàn)像素電極層208在第一連通過孔上鋪設的均勻性和連續(xù)性，實現(xiàn)像素電極層208與源漏極金屬層205的良性電連接，保證了信號電壓傳遞的穩(wěn)定性。

優(yōu)選地，圖4所示臺階面和平坦化層遠離襯底基板的一側之間的距離與溝槽的深度相同，可對溝槽和第一連通過孔進行同時刻蝕，簡化了制備工序，降低了生產成本。

在一些可選的實施例中，如圖3和5所示，陣列基板包括顯示區(qū)21和非顯示區(qū)22，在非顯示區(qū)22設置有集成電路221，公共電極層209復用為觸控電極，觸控電極包括多個觸控電極單元2091。其中，第三金屬層207包括多條觸控信號線271，觸控信號線271與對應的觸控電極單元2091電連接，實現(xiàn)信號電壓的正常傳遞。并且觸控信號線271在非顯示區(qū)22通過柵極金屬層202和/或源漏極金屬層205與集成電路221進行電連接。

如圖6和7所示，圖6為本發(fā)明實施例所示陣列基板的再一種結構示意圖；圖7為圖6所示的結構中第一連通過孔的另一種結構示意圖；

如圖6所示，陣列基板20包括：襯底基板201、位于襯底基板201一側的薄膜晶體管層、平坦化層206以及第三金屬層207，薄膜晶體管層包括依次設置的柵極金屬層202、第一絕緣層203、有源層204和源漏極金屬層205，柵極金屬層202和源漏極金屬層205設置在平坦化層206靠近襯底基板201的一側，第三金屬層207設置在平坦化層206遠離襯底基板201的一側；其中，平坦化層206上與第三金屬層207對應的位置設有溝槽261，第三金屬層207形成在溝槽261內。

圖5所示陣列基板20還包括：像素電極層208和公共電極層209，公共電極層209設置在第三金屬層207遠離平坦化層206的一側；像素電極層208設置在公共電極層209遠離第三金屬層207的一側；像素電極層208與源漏極金屬層205之間設有第二連通過孔292，用于連接像素電極層208與源漏極金屬層205。

在一些可選的實施例中，第二連通過孔292的表現(xiàn)形式可以如圖7所示，第二連通過孔292包括第三過孔段293和第四過孔段294，第三過孔段293靠近源漏極金屬層，第四過孔段294靠近第三過孔段293的一端的孔徑大于第三過孔段293靠近第四過孔段294的一端的孔徑，第三過孔段293靠近第四過孔段294的一端的邊緣與第四過孔段294靠近第三過孔段293一端的邊緣之間的面形成臺階面。通過把第二連通過孔292設計為兩個孔段，且孔段之間的過渡面為臺階面，從而最大限度的減小了第二連通過孔292的斜度，在保證同樣孔壁光滑度的基礎上降低了第二連通過孔292的制備難度，從而易實現(xiàn)像素電極層208在第二連通過孔292上鋪設的均勻性和連續(xù)性，實現(xiàn)像素電極層208與源漏極金屬層205的良性電連接，保證了信號電壓傳遞的穩(wěn)定性。

優(yōu)選地，圖7所示臺階面和平坦化層遠離襯底基板的一側之間的距離與溝槽的深度相同，可對溝槽和第四連通過孔進行同時刻蝕，簡化了制備工序，降低了生產成本。

在一些可選的實施例中，陣列基板包括顯示區(qū)和非顯示區(qū)，請參見圖3的非顯示區(qū)22和圖5。在非顯示區(qū)22設置有集成電路，公共電極層209復用為觸控電極，觸控電極包括多個觸控電極單元2091。其中，第三金屬層207包括多條觸控信號線271，觸控信號線271與對應的觸控電極單元2091電連接，實現(xiàn)信號電壓的正常傳遞。并且觸控信號線在非顯示區(qū)22通過柵極金屬層202和/或源漏極金屬層205與集成電路221進行電連接。

圖8為本發(fā)明實施例所示陣列基板的一種制作方法流程圖；該陣列基板的制作方法，包括如下步驟：

步驟101、提供襯底基板；

步驟102、在襯底基板上形成薄膜晶體管層；

在一些可選的實施例中，薄膜晶體管層的制作方法流程圖如圖9所示：

步驟1021、在襯底基板上形成柵極金屬層；

步驟1022、在柵極金屬層上形成第一絕緣層和有源層；

步驟1023、在有源層上形成源極和漏極，源極和漏極形成源漏極金屬層。

步驟103、在源漏極金屬層上形成平坦化層，并使用第一掩膜板在平坦化層上形成溝槽；

其中第一掩膜板包括第一不透光區(qū)域和第一透光區(qū)域，第一透光區(qū)域的位置與溝槽對應。

在源漏極金屬層上形成平坦化層，以獲取平整的表面層，保證后期掩模板刻蝕的均勻性。在第一掩膜板上設置第一不透光區(qū)域和第一透光區(qū)域，第一透光區(qū)域的位置與溝槽對應，通過調整光照時間從而在平坦化層上形成所需深度的溝槽，可控性強。

步驟104、在溝槽內形成第三金屬層。

優(yōu)選地，溝槽的深度與第三金屬層的厚度相同，當完成第三金屬層的鋪設后，可獲得較理想的表面平整度。溝槽的寬度大于或等于第三金屬層的最大寬度，使第三金屬層水平置于溝槽內，并與溝槽底部相貼合，保證第三金屬層的平整度。

在一些可選的實施例中，在形成溝槽的同時，非顯示區(qū)的平坦化層被全部刻蝕掉，因此在形成源漏極金屬層之后且形成平坦化層之前，在源漏極金屬層上形成第五絕緣層避免，源漏極金屬層與其它導電膜層發(fā)生短路連接。

圖10為本發(fā)明實施例所示陣列基板的另一種制作方法流程圖；該陣列基板的制作方法包括如下步驟：

步驟201、提供襯底基板；

步驟202、在襯底基板上形成薄膜晶體管層；

薄膜晶體管層的包括：柵極金屬層、第一絕緣層、有源層和源漏極金屬層，因此該步驟要依次在襯底基板上制備如上所示的膜層。

步驟203、在薄膜晶體管層上形成平坦化層，并使用第一半色調掩膜板在平坦化層上形成溝槽和第一連通過孔；

在薄膜晶體管層上形成平坦化層，在保證表面的平整度的同時，也起到絕緣層的作用。第一半色調掩膜板的第一透光區(qū)域包括第一完全透光區(qū)域和第一部分透光區(qū)域，第一完全透光區(qū)域的位置與第一連通過孔對應，從而在平坦化層上形成第一連通過孔；第一部分透光區(qū)域的位置與溝槽對應，從而在平坦化層上形成溝槽。通過調整半色調掩膜板透光區(qū)域的透光率，在一次曝光刻蝕下，可同時生成不同刻蝕深度和圖案的第一連通過孔和溝槽，在保證了制備精確度的基礎上，簡化了制成工序，降低了生產成本。

在一些可選的實施例中，在進行步驟203的同時，可在非顯示區(qū)上形成通孔部265(如圖3所示)。使用第四半色調掩膜板在第一透光區(qū)域包括第四完全透光區(qū)域和第四部分透光區(qū)域；第四完全透光區(qū)域的位置與通孔部265和第一連通過孔相對應，第四部分透光區(qū)域的位置與溝槽對應。通過調整第四半色調掩膜板透光區(qū)域的透光率，在一次曝光刻蝕下，可同時生成不同刻蝕深度和圖案的第一連通過孔、溝槽和通孔部，在保證了制備精確度的基礎上，簡化了制成工序，降低了生產成本。需要說明的是，通孔部265的設置能防止配向液流向集成電路以使集成電路被腐蝕。

步驟204、在平坦化層上形成像素電極層；

可通過低溫濺射的方法在平坦化層上形成像素電極層，同時在第一連通過孔的表面也形成了一層像素電極。由于第一連通過孔與薄膜晶體管層的源漏極金屬層相貫通，因此第一連通過孔的孔壁上形成的像素電極層與源漏極金屬層電連接，從而可實現(xiàn)電信號的傳遞。

步驟205、在溝槽內形成第三金屬層；第三金屬層與像素電極層相互絕緣。

步驟206、在像素電極層和第三金屬層上形成第二絕緣層；第二絕緣層可以使公共電極層與第三金屬層和像素電極層絕緣。

步驟207、在第二絕緣層上形成公共電極層。

通過如上步驟可制備圖3所示的陣列基板20。

在一些可選的實施例中，為保證步驟204獲得連續(xù)且均勻分布的像素電極層，第一連通過孔可采用圖4所示的結構，因此步驟203制備工藝可采用如下方法：

步驟203、在薄膜晶體管層上形成平坦化層，并使用第二半色調掩膜板在平坦化層上形成溝槽和第一連通過孔；

使用第二半色調掩膜板在平坦化層上形成臺階狀的第一連通過孔；第一連通過孔包括第一過孔段和第二過孔段，第二過孔段靠近源漏極金屬層；其中，第一透光區(qū)域包括第二完全透光區(qū)域和第二部分透光區(qū)域，第二完全透光區(qū)域的位置與第二過孔段對應，第二部分透光區(qū)域的位置與溝槽對應和第一過孔段對應。

通過調整半色調掩膜板透光區(qū)域的透光率，在一次曝光刻蝕下，可同時生成不同刻蝕深度和圖案的臺階狀的第一連通過孔和溝槽，簡化了制程工序，降低了生產成本。

圖11為本發(fā)明實施例所示陣列基板的再一種制作方法流程圖；該陣列基板的制作方法包括如下步驟：

步驟301、提供襯底基板；

步驟302、在襯底基板上形成薄膜晶體管層；

步驟303、在薄膜晶體管層上形成平坦化層，并使用第一掩膜板在平坦化層上形成溝槽；

其中第一掩膜板包括第一不透光區(qū)域和第一透光區(qū)域，第一透光區(qū)域的位置與溝槽對應。

在一些可選的實施例中，在步驟303形成溝槽的同時，可在非顯示區(qū)的平坦化層上形成通孔部265(如圖3所示)。使用第四半色調掩膜板在第一透光區(qū)域包括第四完全透光區(qū)域和第四部分透光區(qū)域；第四完全透光區(qū)域的位置與通孔部265相對應，第四部分透光區(qū)域的位置與溝槽對應。通過調整第四半色調掩膜板透光區(qū)域的透光率，在一次曝光刻蝕下，可同時生成不同刻蝕深度和圖案的溝槽和通孔部，在保證了制備精確度的基礎上，簡化了制成工序，降低了生產成本。

步驟304、在溝槽內形成第三金屬層；

步驟305、在第三金屬層和平坦化層上形成第三絕緣層；

步驟306、在第三絕緣層上形成公共電極層；

步驟307、在公共電極層上形成第四絕緣層，并使用第二掩膜板形成第二連通過孔以暴露出源極或漏極；

其中第二掩膜板包括第二不透光區(qū)域和第二透光區(qū)域，第二透光區(qū)域的位置與第二連通過孔對應，通過對第四絕緣層、第三絕緣層和平坦化層進行刻蝕，形成第二連通過孔。

步驟308、在第四絕緣層上形成像素電極層。

通過如上步驟可制備圖5所示的陣列基板20。

在一些可選的實施例中，為保證步驟308可獲得連續(xù)且均勻分布的像素電極層，第二連通過孔可采用圖6所示的結構，因此步驟307制備工藝可采用如下方法：

步驟307、在公共電極層上形成第四絕緣層，并使用第三半色調掩膜板形成第二連通過孔以暴露出源漏極金屬層；

使用第三半色調掩膜板在第四絕緣層上形成臺階狀的第二連通過孔；第二連通過孔包括第三過孔段和第四過孔段，第三過孔段靠近源漏極金屬層；其中第二透光區(qū)域包括第三完全透光區(qū)域和第三部分透光區(qū)域，第三完全透光區(qū)域的位置與第三過孔段對應，第三部分透光區(qū)域的位置與第四過孔段對應。

通過調整半色調掩膜板透光區(qū)域的透光率，在一次曝光刻蝕下，生成不同刻蝕深度第二連通過孔簡化了制成工序，降低了生產成本。

通過上述實施例可知，本發(fā)明的陣列基板及其制作方法，達到了如下的有益效果：

(1)本發(fā)明所述的陣列基板及其制作方法，通過將第三金屬層設置在平坦化層上的溝槽內，減小或消除配向膜層上第三金屬層所在位置與其他位置之間的段差，提高配向膜的表面平整度，從而改善了rubbing的均勻性，并且這樣的設計可增大第三金屬層的厚度，使最終的顯示效果達到最佳。

(2)本發(fā)明所述的陣列基板及其制作方法，連通過孔設計為臺階狀，避免金屬層或導電層的斷線問題，保證了信號傳遞的穩(wěn)定性。

(3)本發(fā)明所述的陣列基板及其制作方法，采用半色調掩模板技術，可一次完成溝槽及連通過孔或通孔部的刻蝕，簡化工藝制程，降低生產成本。

(4)本發(fā)明所述的陣列基板及其制作方法，通過在非顯示區(qū)制備通孔部，可使配向膜向非顯示區(qū)的流動得到緩沖，同時能防止配向液流向集成電路以使集成電路被腐蝕。

本領域內的技術人員應明白，本發(fā)明的實施例可提供為方法、裝置、或計算機程序產品。因此，本發(fā)明可采用完全硬件實施例、完全軟件實施例、或結合軟件和硬件方面的實施例的形式。而且，本發(fā)明可采用在一個或多個其中包含有計算機可用程序代碼的計算機可用存儲介質(包括但不限于磁盤存儲器、cd-rom、光學存儲器等)上實施的計算機程序產品的形式。

雖然已經通過例子對本發(fā)明的一些特定實施例進行了詳細說明，但是本領域的技術人員應該理解，以上例子僅是為了進行說明，而不是為了限制本發(fā)明的范圍。本領域的技術人員應該理解，可在不脫離本發(fā)明的范圍和精神的情況下，對以上實施例進行修改。本發(fā)明的范圍由所附權利要求來限定。