本實用新型涉及功率模塊，特別是涉及一種芯片上表面齊平的功率模塊。

背景技術：

功率模塊是電子電力器件如金屬氧化物半導體(功率MOS管)、絕緣柵型場效應晶體管(IGBT)，快恢復二極管(FRD)按一定的功能組合封裝成的電力開關模塊，其主要用于電動汽車，光伏發(fā)電，風力發(fā)電，工業(yè)變頻等各種場合下的功率轉(zhuǎn)換。

釬焊技術是目前功率模塊中芯片與DBC連接所廣泛采用的技術，但受焊料熔點限制，釬焊模塊結(jié)溫一般低于150℃，在高溫工作時可靠性低，壽命短。銀燒結(jié)技術是應用于功率模塊制作中的一種先進連接技術，采用銀燒結(jié)技術的功率模塊，其可靠性高，壽命長，結(jié)溫可達200℃以上，適于高溫下長期穩(wěn)定地工作。銀燒結(jié)技術應用于芯片與DBC的連接時，一般需在芯片上表面施加一定壓力，從而得到可靠的連接界面。由于不同種類芯片厚度不同，為了得到均勻的壓力，加壓夾具的壓頭需進行特殊設計，這對加壓夾具設計及制造水平要求較高，增加了模塊研發(fā)成本，延長了模塊研發(fā)周期。

技術實現(xiàn)要素：

實用新型目的：本實用新型的目的是提供一種能夠解決現(xiàn)有技術中存在的缺陷的芯片上表面齊平的功率模塊。

技術方案：本實用新型所述的芯片上表面齊平的功率模塊，包括絕緣基板，絕緣基板上表面金屬層上設有燒結(jié)層，燒結(jié)層上設有芯片，所有芯片的厚度不完全相同，所述上表面金屬層厚度不均勻，使得所有芯片上表面高度一致。

進一步，所述上表面金屬層上設有凸臺，凸臺上設有燒結(jié)層。

進一步，多個厚度相同的芯片共用一個凸臺。

進一步，所述凸臺頂部尺寸大于燒結(jié)層底部尺寸。

進一步，所述上表面金屬層上設有凹槽，凹槽內(nèi)設有燒結(jié)層。

進一步，多個厚度相同的芯片共用一個凹槽。

進一步，所述凹槽底部尺寸大于燒結(jié)層底部尺寸。

進一步，所有芯片中，厚度為中間值的芯片對應的燒結(jié)層直接設置在上表面金屬層上，厚度大于中間值的芯片對應的燒結(jié)層設置在上表面金屬層的凹槽內(nèi)，厚度小于中間值的芯片對應的燒結(jié)層設置在上表面金屬層的凸臺上。

進一步，所述凸臺為上表面金屬層的一部分。

進一步，所述凸臺為焊接在上表面金屬層上的薄銅片。

有益效果：與現(xiàn)有技術相比，本實用新型具有如下的有益效果：

1)本實用新型降低了對加壓夾具設計及制作水平的要求。由于各芯片上表面高度一致，設計夾具時無需考慮芯片厚度不同的問題，夾具壓頭可簡化至單一平面，一方面簡化了設計制造難度，另一方面實現(xiàn)了夾具的通用性，從而降低了模塊研發(fā)成本，縮短了模塊研發(fā)周期。

2)本實用新型降低了雙面冷卻模塊的設計制造難度。對于采用雙面冷卻的模塊，會針對芯片厚度不同的情況，采取額外的厚度補償設計，芯片上表面高度一致時，無需采取額外措施進行芯片厚度補償，從而降低了設計制造難度。

附圖說明

圖1為現(xiàn)有技術中的絕緣基板的剖視圖；

圖2為本發(fā)明實施例1中的絕緣基板的剖視圖；

圖3為本發(fā)明實施例2中的絕緣基板的剖視圖；

圖4為本發(fā)明實施例3中的絕緣基板的剖視圖；

圖5為本發(fā)明實施例4中的絕緣基板的俯視圖；

圖6為本發(fā)明實施例5中的絕緣基板的俯視圖；

圖7為本發(fā)明實施例6中的絕緣基板的俯視圖；

圖8為本發(fā)明實施例7中的絕緣基板的俯視圖；

圖9為本發(fā)明實施例8中的絕緣基板的俯視圖；

圖10為本發(fā)明實施例9中的絕緣基板的俯視圖；

圖11為本發(fā)明實施例10中的絕緣基板的俯視圖；

圖12為本發(fā)明實施例11中的絕緣基板的俯視圖；

圖13為本發(fā)明實施例12中的絕緣基板的俯視圖；

圖14為本發(fā)明實施例13中的凸臺結(jié)構(gòu)的剖視圖；

圖15為本發(fā)明實施例14中的另一種凸臺結(jié)構(gòu)的加工過程示意圖。

具體實施方式

下面結(jié)合附圖和實施例，對本實用新型的技術方案作進一步的介紹。

圖1為現(xiàn)有技術中的絕緣基板，絕緣基板包括中間層16、位于中間層16上表面的上金屬層15以及位于中間層16下表面的下金屬層17。上金屬層15上設有厚度相等的第一燒結(jié)層13和第二燒結(jié)層14，第一燒結(jié)層13上設有第一芯片11，第二燒結(jié)層14上設有第二芯片12，第一芯片11和第二芯片12的厚度不相等。可見，第一芯片11和第二芯片12的上表面不在同一高度上。

本發(fā)明公開了一種芯片上表面齊平的功率模塊，包括絕緣基板，絕緣基板上表面金屬層上設有燒結(jié)層，燒結(jié)層上設有芯片，所有芯片的厚度不完全相同，所述上表面金屬層厚度不均勻，使得所有芯片上表面高度一致。

下面介紹一下本發(fā)明的各個實施例。

實施例1：

實施例1公開了一種芯片上表面齊平的功率模塊，如圖2所示，包括絕緣基板，絕緣基板包括中間層27、位于中間層27上表面的上金屬層26以及位于中間層27下表面的下金屬層28。上金屬層26上設有凹槽25，凹槽25內(nèi)設有第一燒結(jié)層23，第一燒結(jié)層23上設有第一芯片21。上金屬層26上不帶凹槽25的區(qū)域設有第二燒結(jié)層24，第二燒結(jié)層24上設有第二芯片22。雖然第一芯片21的厚度大于第二芯片22的厚度，但由于第一芯片21所在位置是凹槽25，而第二芯片22所在位置更高，因此，第一芯片21和第二芯片22上表面高度一致。

實施例2：

實施例2公開了一種芯片上表面齊平的功率模塊，如圖3所示，包括絕緣基板，絕緣基板包括中間層37、位于中間層37上表面的上金屬層36以及位于中間層37下表面的下金屬層38。上金屬層36上設有凸臺35，凸臺35上設有第二燒結(jié)層34，第二燒結(jié)層34上設有第二芯片32。上金屬層36上不帶凸臺35的區(qū)域設有第一燒結(jié)層33，第一燒結(jié)層33上設有第一芯片31。雖然第一芯片31的厚度大于第二芯片32的厚度，但由于第一芯片31所在位置較低，而第二芯片32所在位置是凸臺35，因此，第一芯片31和第二芯片32上表面高度一致。

實施例3：

實施例3公開了一種芯片上表面齊平的功率模塊，如圖4所示，包括絕緣基板，絕緣基板包括中間層48、位于中間層48上表面的上金屬層45以及位于中間層48下表面的下金屬層49。上金屬層45上設有凹槽47和凸臺46，凹槽47內(nèi)設有第一燒結(jié)層43，第一燒結(jié)層43上設有第一芯片41，凸臺46上設有第二燒結(jié)層44，第二燒結(jié)層44上設有第二芯片42。雖然第一芯片41的厚度大于第二芯片42的厚度，但由于第一芯片41所在位置是凹槽47，第二芯片42所在位置是凸臺46，因此，第一芯片41和第二芯片42上表面的高度一致。

實施例4：

實施例4公開了一種芯片上表面齊平的功率模塊，如圖5所示，絕緣基板上金屬層上設有凹槽53，凹槽53內(nèi)設有第一燒結(jié)層，第一燒結(jié)層上設有第一芯片51，上金屬層上不帶凹槽53的區(qū)域設有第二燒結(jié)層，第二燒結(jié)層上設有第二芯片52。

實施例5：

實施例5公開了一種芯片上表面齊平的功率模塊，如圖6所示，絕緣基板上金屬層上設有第一凹槽63和第二凹槽64，第一凹槽63內(nèi)設有第一燒結(jié)層，第二凹槽64內(nèi)設有第二燒結(jié)層，第一燒結(jié)層上設有第一芯片61，第二燒結(jié)層上設有第二芯片65，上金屬層上不帶凹槽的區(qū)域設有第三燒結(jié)層，第三燒結(jié)層上設有第三芯片65和第四芯片66。

實施例6：

實施例6公開了一種芯片上表面齊平的功率模塊，如圖7所示，絕緣基板上金屬層上設有凹槽73，凹槽73內(nèi)設有第一燒結(jié)層，第一燒結(jié)層上設有第一芯片71和第二芯片72，上金屬層上不帶凹槽73的區(qū)域設有第二燒結(jié)層，第二燒結(jié)層上設有第三芯片74和第四芯片75。

實施例7：

實施例7公開了一種芯片上表面齊平的功率模塊，如圖8所示，絕緣基板上金屬層上設有凸臺83，凸臺83上設有第二燒結(jié)層，第二燒結(jié)層上設有第二芯片82，上金屬層上不帶凸臺83的區(qū)域設有第一燒結(jié)層，第一燒結(jié)層上設有第一芯片81。

實施例8：

實施例8公開了一種芯片上表面齊平的功率模塊，如圖9所示，絕緣基板上金屬層上設有第一凸臺95和第二凸臺96，第一凸臺95上設有第一燒結(jié)層，第二凸臺96上設有第二燒結(jié)層，第一燒結(jié)層上設有第一芯片93，第二燒結(jié)層上設有第二芯片94，上金屬層上不帶凸臺的區(qū)域設有第三燒結(jié)層，第三燒結(jié)層上設有第三芯片91和第四芯片92。

實施例9：

實施例9公開了一種芯片上表面齊平的功率模塊，如圖10所示，絕緣基板上金屬層上設有凸臺105，凸臺105上設有第一燒結(jié)層，第一燒結(jié)層上設有第一芯片103和第二芯片104，上金屬層上不帶凸臺105的區(qū)域設有第二燒結(jié)層，第二燒結(jié)層上設有第三芯片101和第四芯片102。

實施例10：

實施例10公開了一種芯片上表面齊平的功率模塊，如圖11所示，絕緣基板上金屬層上設有凹槽113和凸臺114，凹槽113內(nèi)設有第一燒結(jié)層，第一燒結(jié)層上設有第一芯片111，凸臺114上設有第二燒結(jié)層，第二燒結(jié)層上設有第二芯片112。

實施例11：

實施例11公開了一種芯片上表面齊平的功率模塊，如圖12所示，絕緣基板上金屬層上設有第一凹槽123、第二凹槽124、第一凸臺127和第二凸臺128，第一凹槽123內(nèi)設有第一燒結(jié)層，第二凹槽124內(nèi)設有第二燒結(jié)層，第一燒結(jié)層上設有第一芯片121，第二燒結(jié)層上設有第二芯片122，第一凸臺127上設有第三燒結(jié)層，第二凸臺128上設有第四燒結(jié)層，第三燒結(jié)層上設有第三芯片125，第四燒結(jié)層上設有第四芯片126。

實施例12：

實施例12公開了一種芯片上表面齊平的功率模塊，如圖13所示，絕緣基板上金屬層上設有凹槽133和凸臺136，凹槽133內(nèi)設有第一燒結(jié)層，第一燒結(jié)層上設有第一芯片131和第二芯片132，凸臺136上設有第二燒結(jié)層，第二燒結(jié)層上設有第三芯片134和第四芯片135。

實施例13：

實施例13公開了一種絕緣基板，如圖14所示，包括中間層141、位于中間層141上表面的上金屬層142以及位于中間層141下表面的下金屬層143。上金屬層142上的凸臺144是和上金屬層142一體的。

實施例14：

實施例14公開了一種凸臺的加工過程，如圖15所示，凸臺是將薄銅片151焊接在上表面金屬層152上形成的。