本說明書涉及減小半導體器件中的熱機械應力。

一個或多個實施例可以適用于例如，例如用于車輛和消費產(chǎn)品的集成電路。

背景技術(shù)：

各種類型的集成電路(IC)可以采用諸如BCD(雙極-CMOS-DMOS)技術(shù)之類的技術(shù)。

BCD技術(shù)可以有利地例如用于生產(chǎn)具有功率電子器件和邏輯控制電子器件的集成電路。BCD技術(shù)提供了一系列硅工藝，每個硅工藝將三個不同工藝技術(shù)的效力組合至單個芯片上：用于精確模擬功能的雙極，用于數(shù)字設計的CMOS(互補金屬氧化物半導體)，以及用于功率和高電壓元件的DMOS(雙擴散金屬氧化物半導體)。

實施BCD技術(shù)可以包括頂層銅金屬互聯(lián)，所謂的再分布層(RDL)。

例如由在接線鍵合和封裝工藝期間的熱彈性耦合和應力所引起的、鈍化和中間絕緣層對于可靠性的抵抗問題可能呈現(xiàn)需要關(guān)注的因素。

氮化硅(SiN)或碳化硅(SiC)可以用于制造IC以提供用于微芯片的鈍化層，例如用于提供抵抗水分子以及微電子中的腐蝕和不穩(wěn)定性的其他來源的阻擋層。

在諸如Cu(銅)RDL頂部金屬化層之類的金屬化層的結(jié)構(gòu)角部中，由于不同材料之間的熱機械失配而可能引起應力，不同的材料例如阻擋層(TiW，Ta，TaN)、金屬化包覆層(Ni-Pd，Ni-Pd-Au，Ni-Au)、鈍化層(SiN，SiC)三相點。

技術(shù)實現(xiàn)要素：

一個或多個實施例克服前文中所述的現(xiàn)有技術(shù)的問題而作出貢獻，例如在Cu RDL結(jié)構(gòu)的邊緣處(例如，在角部處)的鈍化層上表面中的鈍化應力。

根據(jù)一個或多個實施例，一種方法制造半導體器件并且包括：

在電介質(zhì)層之上提供鈍化層；

在鈍化層上提供金屬化層，金屬化層具有角部；以及

提供在所述角部附近穿過所述鈍化層和所述電介質(zhì)層的過孔。

一個或多個實施例也可以涉及對應的半導體器件。

權(quán)利要求是在此所提供的一個或多個實施例的技術(shù)公開的整體部分。

一個或多個實施例可以包括，例如插入虛設過孔(也即不具有至有源器件的電連接的過孔)，諸如再分布層(RDL)過孔，盡可能靠近RDL角部位于下方金屬層(Metal n-1)上。類似的實施例可以包括設計用于獲得與虛設過孔相同的RDL角部接近度的電功能性過孔。

一個或多個實施例可以降低例如三相點應力。

根據(jù)本公開的一個方面，提供了一種半導體器件，包括：電介質(zhì)層；鈍化層，在所述電介質(zhì)層之上；金屬化層，具有角部；以及過孔，在所述角部附近穿過所述鈍化層和所述電介質(zhì)層。

在一個實施例中，所述過孔不具有去往有源器件的電連接。

在一個實施例中，所述角部包括匯聚側(cè)邊，其中所述過孔距所述匯聚側(cè)邊的每一個近似1微米和近似10微米之間的距離。

在一個實施例中，所述金屬化層包括Cu金屬化層。

在一個實施例中，所述半導體器件進一步包括在所述電介質(zhì)層下方的下方金屬層，其中所述過孔包括位于所述下方金屬層上的過孔。

在一個實施例中，所述半導體器件進一步包括為所述過孔加襯并且在所述金屬化層下方的阻擋層。

根據(jù)本公開的另一方面，提供了一種半導體器件，包括：電介質(zhì)層；鈍化層，在所述電介質(zhì)層之上；金屬化層，具有角部；過孔，靠近所述角部穿過所述鈍化層和所述電介質(zhì)層，其中所述金屬化層在所述過孔中延伸；以及阻擋層，為所述過孔加襯并且在所述金屬化層和所述鈍化層之間延伸。

在一個實施例中，所述過孔不具有去往有源器件的電連接。

在一個實施例中，所述角部包括匯聚側(cè)邊，其中所述過孔距所述匯聚側(cè)邊的每一個近似1微米和近似10微米之間距離。

在一個實施例中，所述金屬化層包括Cu金屬化層。

在一個實施例中，所述半導體器件進一步包括在所述電介質(zhì)層下方的下方金屬層，其中所述過孔包括位于所述下方金屬層上的過孔。

一個或多個實施例可以通過僅作用于布圖規(guī)則而提高鈍化魯棒性，無需工藝修改，也即并未影響最終用戶。

附圖說明

現(xiàn)在將參照附圖、純粹借由示例的方式描述一個或多個實施例，其中：

圖1是一個或多個實施例可以適用的金屬化層的垂直截面圖，以及

圖2是根據(jù)一個或多個實施例的如圖1中所示例的金屬化層的一部分的平面圖。

應該知曉的是，為了說明清晰的目的，附圖可以不按照相同比例而繪制。

具體實施方式

在隨后的說明書中，示出了一個或多個具體細節(jié)，目的在于提供對實施例的示例的深入理解?？梢栽诓徊捎靡粋€或多個具體細節(jié)的情況下或者采用其他方法、部件、材料等而獲得實施例。在其他情形中，已知的結(jié)構(gòu)、材料或操作并未詳細示出或描述，以使得將不模糊實施例的某些特定方面。

在本說明書的框架中對“實施例”或“一個實施例”的參考意在指示關(guān)于實施例所述的特定配置、結(jié)構(gòu)或特性被包括在至少一個實施例中。因此，可以存在于本說明書的一個或多個點中的、諸如“在實施例中”或“在一個實施例中”之類的短語不必涉及相同實施例。此外，特定的構(gòu)造、結(jié)構(gòu)或特性可以以任何適當?shù)姆绞皆谝粋€或多個實施例中組合。

在此所使用的參考純粹為了方便而被提供并且并未限定保護范圍或?qū)嵤├姆秶?/p>

諸如，可能涉及在無電鍍沉積之前的Cu激活工藝的例如具有Ni-Pd、Ni-Pd-Au、Ni-Au和/或鎳基包覆層的Cu結(jié)構(gòu)的半導體器件金屬化層展現(xiàn)了技術(shù)調(diào)研的廣闊區(qū)域。

相關(guān)活動的示例，例如是：

-P.K.Yee等人：“Palladium-Copper Inter-diffusion during Copper Activiation for Electroless Nickel Plating Process on Copper Power Metal”，2014年第21屆IEEE國際集成電路物理與失效分析會議(IPFA)，

-US 6 093 631 B1，或

-US 6 413 863 B1。

圖1是在半導體器件中的金屬化層10的可能布置的示例，諸如例如設置在襯底上的Cu接線鍵合焊盤，襯底諸如具有在電介質(zhì)層22之上的鈍化層(例如，SiN、SiC)12、具有在金屬化層10(例如Cu-RDL(再布線層)結(jié)構(gòu))下方用作阻擋層的層14(例如，TiW、Ta、TaN)的襯底。

在一個或多個實施例中，如圖2中所示的金屬化層(Cu-RDL結(jié)構(gòu))10可以展現(xiàn)朝向角部10b匯聚的兩個側(cè)邊10a。在一個或多個實施例中，角部10b可以包括例如，至少略微傾斜的頂點(或適當?shù)慕遣?。

觀察到，諸如鈍化應力之類的應力可能在例如Cu-RDL結(jié)構(gòu)的邊緣(足部)處SiN或SiC上表面中出現(xiàn)，在Cu_RDL角部10b處具有較高數(shù)值，例如在Cu-RDL結(jié)構(gòu)10下方的阻擋層14與設置在金屬化層10上的(例如，Ni基)包覆層20接觸處的三相點TP(參見圖1)處。

在一個或多個實施例中，至少一個過孔16(也即鈍化層12和電介質(zhì)層22中通孔)可以設置在位于下方金屬層24上的金屬化層10下方。

在一個或多個實施例中，過孔16可以包括“虛設”過孔，也即不具有至任何有源器件的電連接的過孔。

在如圖1中所示的一個或多個實施例中，金屬化層10可以延伸進入過孔16中。

在如圖1中所示的一個或多個實施例中，用作金屬化層10下方的阻擋層的阻擋層14(例如，TiW、Ta、TaN)可以形成為過孔16加襯的襯墊層。

在一個或多個實施例中，過孔16可以例如是再布線層(RDL)過孔，位于再布線層(RDL)過孔上的當前稱作Metal n-1(下方金屬層24)。

在一個或多個實施例中，過孔16可以被布置為盡可能靠近角部10b。

在一個或多個實施例中這可以包括提供過孔16，為該目的，可以距聯(lián)合限定了金屬化層10的角部部分10b的每個匯聚側(cè)邊10a在近似1微米(10^-6m)和近似10微米(10^-5m)之間的距離d’、d”通過任何已知手段來提供過孔16。

在一個或多個實施例中，發(fā)現(xiàn)該措施通過僅作用于金屬化層的布圖規(guī)則而改進了鈍化魯棒性，無需工藝修改，也即并未對最終產(chǎn)品性能產(chǎn)生顯著影響。

本申請人公司執(zhí)行的試驗已經(jīng)證明過孔16的該布置展現(xiàn)了與鈍化故障發(fā)生的相關(guān)性，在提供了過孔16的那些位置處故障的數(shù)目減少(并且理論上為零)。

因此，可以得出結(jié)論，過孔的存在可以有效地降低鈍化層應力。

在損害以下原理的情況下，細節(jié)和實施例可以相對于純粹借由示例方式公開的內(nèi)容而改變、甚至顯著改變，而并未脫離保護范圍。

如上所述的各個實施例可以組合以提供其他實施例。可以在以上詳述的說明書的教導下對實施例做出這些和其他改變。通常，在以下權(quán)利要求中，使用的術(shù)語不應解釋為將權(quán)利要求限定于說明書和權(quán)利要求中所公開的具體實施例，而是應該解釋為包括所有可能的實施例以及這些權(quán)利要求被賦予的等價形式的全部范圍。因此，權(quán)利要求不由本公開限制。