本發(fā)明涉及集成電路測試技術(shù)領(lǐng)域，尤其涉及一種測試結(jié)構(gòu)及利用該測試結(jié)構(gòu)監(jiān)測探針針痕偏移的方法。

背景技術(shù)：

隨著對(duì)集成電路低單位面積成本的追求和特殊功能結(jié)構(gòu)的需要，逐漸出現(xiàn)了CUP(circuit under pad，即在焊盤下放置電路)結(jié)構(gòu)設(shè)計(jì)。該結(jié)構(gòu)設(shè)計(jì)是將MOS晶體管等有源器件放置于焊盤(bond pad)下以達(dá)到節(jié)省面積的目的，常見的做法例如將ESD電路(即靜電防護(hù)電路)放置于IO pad(即輸入輸出墊)下以提高芯片集成度。對(duì)于這種結(jié)構(gòu)，由于測試時(shí)扎針或者鍵合產(chǎn)生的應(yīng)力，很容易引起CUP的電性參數(shù)(如閾值電壓、飽和漏電流)漂移，故會(huì)導(dǎo)致測試穩(wěn)定性變差。

對(duì)于WAT(晶圓可接收測試)，為了精確測量MOS晶體管的電性參數(shù)，需要盡量避免CUP結(jié)構(gòu)帶來的不可預(yù)知的誤差。其中最重要的一點(diǎn)，是需要監(jiān)測WAT扎針針痕位置，避免針痕偏移而引起的測試問題。

目前還沒有實(shí)時(shí)監(jiān)測WAT針痕偏移的相關(guān)設(shè)計(jì)。所有的針痕位置的檢查均由人工操作完成，存在人為判斷差異，沒有系統(tǒng)管控，不能及時(shí)發(fā)現(xiàn)問題。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述技術(shù)問題，本發(fā)明提出一種測試結(jié)構(gòu)及利用該測試結(jié)構(gòu)監(jiān)測探針針痕偏移的方法，用來實(shí)時(shí)監(jiān)測WAT過程中探針針腳偏移情況，降低人工管控所存在的風(fēng)險(xiǎn)。

本發(fā)明解決上述技術(shù)問題的主要技術(shù)方案為：

一種測試結(jié)構(gòu)，應(yīng)用于晶圓可接收測試，所述測試結(jié)構(gòu)設(shè)置于晶圓中，所述晶圓包括多層金屬層，所述測試結(jié)構(gòu)包括多個(gè)金屬焊盤和多個(gè)有源器件，每個(gè)所述金屬焊盤下方對(duì)應(yīng)設(shè)置一個(gè)所述有源器件，以形成CUP結(jié)構(gòu)；其中，

所有的所述CUP結(jié)構(gòu)中所述有源器件的柵極通過第一連接線路并聯(lián)接入一第一焊盤，源極通過第二連接線路并聯(lián)接入一第二焊盤，漏極通過第三連接線路并聯(lián)接入一第三焊盤，襯底通過第四連接線路并聯(lián)接入一第四焊盤。

優(yōu)選的，上述的測試結(jié)構(gòu)，其中，所述金屬焊盤的個(gè)數(shù)大于等于四，以使形成的所述CUP結(jié)構(gòu)的個(gè)數(shù)大于等于四。

優(yōu)選的，上述的測試結(jié)構(gòu)，其中，所述有源器件為MOS晶體管。

優(yōu)選的，上述的測試結(jié)構(gòu)，其中，所有的所述CUP結(jié)構(gòu)的金屬布線設(shè)置于所述晶圓的同一金屬層中；或者

所有的所述CUP結(jié)構(gòu)的金屬布線分散設(shè)置于所述晶圓的兩層或兩層以上不同的金屬層中。

優(yōu)選的，上述的測試結(jié)構(gòu)，其中，所述第一焊盤至所述第四焊盤設(shè)置于所述晶圓的頂層金屬層上，所述第一連接線路至所述第四連接線路通過所述CUP結(jié)構(gòu)的金屬布線與所述晶圓的各金屬層連接形成。

優(yōu)選的，上述的測試結(jié)構(gòu)，其中，所述金屬焊盤的材質(zhì)為鋁；和/或

所述第一焊盤至所述第四焊盤的材質(zhì)為鋁。

本發(fā)明還提供一種監(jiān)測探針針痕偏移的方法，其中，基于上述的測試結(jié)構(gòu)，所述方法包括：

提供一探針卡，所述探針卡上設(shè)置有多個(gè)探針；

將所述探針與所述第一至第四焊盤接觸，以量測并聯(lián)的所述有源器件的飽和電流；

將一監(jiān)測統(tǒng)計(jì)單元與所述多個(gè)探針連接，當(dāng)所述監(jiān)測統(tǒng)計(jì)單元接收到的所述飽和電流小于閾值時(shí)，判斷所述探針發(fā)生偏移。

優(yōu)選的，上述的方法，其中，所述閾值為并聯(lián)的所述有源器件的飽和電流閾值。

優(yōu)選的，上述的方法，其中，所述探針的個(gè)數(shù)與所述金屬焊盤的個(gè)數(shù)相同。

優(yōu)選的，上述的方法，其中，所述監(jiān)測統(tǒng)計(jì)單元為統(tǒng)計(jì)過程控制系統(tǒng)。

上述技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果：

本發(fā)明的測試結(jié)構(gòu)是在常規(guī)的WAT(晶圓可接受測試)中引入一條新的測試結(jié)構(gòu)，其結(jié)構(gòu)和制程工藝均與現(xiàn)行晶圓產(chǎn)品一致，無需額外的工序；本發(fā)明的監(jiān)測方法可以對(duì)WAT過程中探針針腳偏移量進(jìn)行量化，降低人工目檢的誤差，實(shí)現(xiàn)實(shí)時(shí)監(jiān)測探針針腳的偏移情況，且該方法簡單易行，成本較低。

附圖說明

參考所附附圖，以更加充分地描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。

圖1是實(shí)施例一的測試結(jié)構(gòu)中一個(gè)CUP結(jié)構(gòu)的俯視圖；

圖2是圖1的CUP結(jié)構(gòu)的放大示意圖；

圖3是圖2沿A-A線的剖視圖；

圖4是實(shí)施例二中監(jiān)測到的飽和電流示意圖；

圖5是實(shí)施例二中NMOS在不同針壓下的ID-VG曲線圖；

圖6是實(shí)施例二中NMOS在不同針痕下的ID-VG曲線圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明，但不作為本發(fā)明的限定。

需要說明的是，在不沖突的前提下，以下描述的技術(shù)方案和技術(shù)方案中的技術(shù)特征可以相互組合。

實(shí)施例一

本實(shí)施例提供一種測試結(jié)構(gòu)，應(yīng)用于晶圓可接收測試(Wafer Acceptance Test，簡稱WAT)，該測試結(jié)構(gòu)設(shè)置于晶圓中，晶圓包括多層金屬層，該測試結(jié)構(gòu)包括多個(gè)金屬焊盤和多個(gè)有源器件，一個(gè)金屬焊盤下方設(shè)置一個(gè)有源器件，以形成一個(gè)CUP(Circuit Under Pad，即在焊盤下方放置電路)結(jié)構(gòu)；

其中，所有的CUP結(jié)構(gòu)中的有源器件的柵極通過第一連接線路并聯(lián)接入一第一焊盤，源極通過第二連接線路并聯(lián)接入一第二焊盤，漏極通過第三連接線路并聯(lián)接入一第三焊盤，襯底通過第四連接線路并聯(lián)接入一第四焊盤。

具體的，參照?qǐng)D1一個(gè)CUP結(jié)構(gòu)的俯視圖和圖2的放大示意圖所示，焊盤1下方設(shè)置有一個(gè)有源器件2以形成CUP結(jié)構(gòu)，該有源器件可以為MOS晶體管，例如以NMOS管為例進(jìn)行說明。該NMOS管2包括柵極21及設(shè)置在柵極21上用于將柵極21引出的柵極接觸孔210、源極22及設(shè)置在源極22上用于將源極22引出的源極接觸孔220、漏極23及設(shè)置在漏極23上用于將漏極23引出的漏極接觸孔230以及襯底24。因本實(shí)施例示例為NMOS管，因此襯底24為形成在P-阱區(qū)(P-well)中的P+阱區(qū)，源極22和漏極23分別為形成在P-阱區(qū)(P-well)中的N+阱區(qū)。

進(jìn)一步的，作為一個(gè)優(yōu)選的實(shí)施方式，CUP結(jié)構(gòu)的金屬布線可設(shè)置于晶圓的任意一層金屬層中。如圖3所示，該CUP結(jié)構(gòu)的金屬布線設(shè)置于晶圓的第一金屬層M1中(圖中僅標(biāo)示出第一金屬層M1，因在圖3中CUP結(jié)構(gòu)的金屬布線與第一金屬層M1重疊，該第一金屬層M1也可視為該CUP結(jié)構(gòu)的金屬布線層)，柵極21通過柵極接觸孔210引出，并通過該CUP結(jié)構(gòu)的金屬布線層(以圖3為例即第一金屬層M1)與晶圓的各金屬層實(shí)現(xiàn)連接。具體的，在第一金屬層M1與頂層金屬層TM之間包括第二金屬層M2、第三金屬層M3、第四金屬層M4和第五金屬層M5，在每兩層金屬層之間還設(shè)置有用于連接的通孔層(以圖3為例即第一通孔層V1、第二通孔層V2、第三通孔層V3、第四通孔層V4和頂層通孔層TV)。在圖3所示的結(jié)構(gòu)中，柵極21與第一焊盤21’之間的的第一連接線路即為第一金屬層M1-第一通孔層V1-第二金屬層M2-第二通孔層V2-…-頂層通孔層TV-頂層金屬層TM組成的連接線路。需要注意的是，圖3中以6層金屬層(M1、M2、M3、M4、M5、TM)以及與6層金屬層配合對(duì)應(yīng)的5層通孔層(V1、V2、V3、V4、TV)為例進(jìn)行展示，其不應(yīng)視為對(duì)本發(fā)明的限制。

類似的，在該CUP結(jié)構(gòu)中，源極22通過源極接觸孔220引出，并通過該CUP結(jié)構(gòu)的金屬布線層(以圖3為例即第一金屬層M1)與晶圓的各金屬層實(shí)現(xiàn)連接。在圖3所示的結(jié)構(gòu)中，源極22與第二焊盤22’之間的第二連接線路即為第一金屬層M1-第一通孔層V1-第二金屬層M2-第二通孔層V2-…-頂層通孔層TV-頂層金屬層TM組成的連接線路。

類似的，在該CUP結(jié)構(gòu)中，漏極23通過源極接觸孔230引出，并通過該CUP結(jié)構(gòu)的金屬布線層(以圖3為例即第一金屬層M1)與晶圓的各金屬層實(shí)現(xiàn)連接。同樣的，襯底24通過襯底接觸孔240引出，并通過該CUP結(jié)構(gòu)的金屬布線層(以圖3為例即第一金屬層M1)與晶圓的各金屬層實(shí)現(xiàn)連接，其具體制程工藝與現(xiàn)有工藝一致，因此不再贅述。

進(jìn)一步的，在本實(shí)施例的測試結(jié)構(gòu)中，其余的CUP結(jié)構(gòu)中的柵極、源極、漏極、襯底均可通過與上述的CUP結(jié)構(gòu)同樣的方式接入第一焊盤21’至第四焊盤24’。這樣既可實(shí)現(xiàn)所有的CUP結(jié)構(gòu)中有源器件(本實(shí)施例以NMOS管為例進(jìn)行的說明)的柵極21并聯(lián)接入第一焊盤21’，源極22并聯(lián)接入第二焊盤22’，漏極23并聯(lián)接入第三焊盤23’，襯底24并聯(lián)接入第四焊盤24’。

需要注意的是，因圖3所示的CUP結(jié)構(gòu)的金屬布線設(shè)置于晶圓的第一金屬層M1中，因此上述的第一連接線路至第四連接線路即為由第一金屬層M1(即該CUP結(jié)構(gòu)的金屬布線層)-第一通孔層V1-第二金屬層M2-第二通孔層V2-…-頂層通孔層TV-頂層金屬層TM組成的連接線路；在實(shí)際生產(chǎn)中，該CUP結(jié)構(gòu)的金屬布線可設(shè)置于晶圓的任意一層金屬層中，例如設(shè)置在圖3所示的第三金屬層M3中(則第三金屬層M3即可視為CUP結(jié)構(gòu)的金屬布線層)，此時(shí)，第一連接線路至第四連接線路即為由第一金屬層M1-第一通孔層V1-第二金屬層M2-第二通孔層V2-第三金屬層M3(即該CUP結(jié)構(gòu)的金屬布線層)-第三通孔層V3-第四金屬層M4-第四通孔層V4-…-頂層金屬層TM組成的連接線路。另外，不同的CUP結(jié)構(gòu)的金屬布線可統(tǒng)一設(shè)置于晶圓的同一金屬層中，或者也可分散地設(shè)置于晶圓的不同金屬層中，均采用上述的連接方式通過各自的第一至第四連接線路并聯(lián)接入第一焊盤21’至第四焊盤24’。

進(jìn)一步的，在圖3所示的結(jié)構(gòu)中，上面一個(gè)虛線框框出的結(jié)構(gòu)即為晶圓上堆疊的金屬層(M1～TM)和通孔層(V1～TV)，下面一個(gè)虛線框框出的結(jié)構(gòu)即為一個(gè)CUP結(jié)構(gòu)，但并未標(biāo)示出CUP結(jié)構(gòu)中的金屬焊盤，重點(diǎn)在于標(biāo)示CUP結(jié)構(gòu)中有源器件(NMOS)的各區(qū)域(柵極21、源極22、漏極23、襯底24)與第一至第四焊盤(第一焊盤21’、第二焊盤22’、第三焊盤23’、第四焊盤24’)的連接關(guān)系。

基于上述的技術(shù)方案，作為一個(gè)優(yōu)選的實(shí)施方式，本實(shí)施例中測試結(jié)構(gòu)的金屬焊盤的數(shù)量大于等于四個(gè)，也即形成的CUP結(jié)構(gòu)的個(gè)數(shù)大于等于四個(gè)，例如為四個(gè)，五個(gè)，六個(gè)，七個(gè)。其中，金屬焊盤以及第一至第四焊盤均可采用鋁制焊盤。

本實(shí)施例的測試結(jié)構(gòu)是在常規(guī)的晶圓可接受測試(WAT)中引入的一條新的測試結(jié)構(gòu)，其與晶圓可接收測試中的產(chǎn)品結(jié)構(gòu)一致，無需額外的工序。

實(shí)施例二

本實(shí)施例提供一種包括上述測試機(jī)構(gòu)的監(jiān)測探針針痕偏移的系統(tǒng)以及方法，該系統(tǒng)還包括：

多個(gè)探針，分別與第一至第四焊盤接觸，用以量測并聯(lián)的有源器件的飽和電流；

監(jiān)測統(tǒng)計(jì)單元，與該多個(gè)探針連接，用以接收并根據(jù)飽和電流判斷探針的針痕偏移情況。

作為一個(gè)優(yōu)選的實(shí)施方式，在本實(shí)施例中同樣以NMOS管為例進(jìn)行說明。該監(jiān)測統(tǒng)計(jì)單元為統(tǒng)計(jì)過程控制系統(tǒng)(SPC系統(tǒng))。通過該SPC系統(tǒng)，可以實(shí)時(shí)監(jiān)測并聯(lián)的有源器件的飽和電流(IDS)，通過監(jiān)測到的飽和電流實(shí)時(shí)地判斷探針的針痕偏移情況。

基于上述的技術(shù)方案，本實(shí)施例的監(jiān)測探針針痕偏移的方法具體包括：

提供一探針卡，探針卡上設(shè)置有多個(gè)探針；

將該多個(gè)探針分別與第一焊盤至第四焊盤接觸，用以量測并聯(lián)的有源器件的飽和電流；

將一監(jiān)測統(tǒng)計(jì)單元與多個(gè)探針連接，當(dāng)監(jiān)測統(tǒng)計(jì)單元接收到的飽和電流小于閾值時(shí)，判斷探針發(fā)生偏移。

如圖4所示，為利用SPC系統(tǒng)監(jiān)測到的飽和電流示意圖。當(dāng)探針針痕沒有發(fā)生偏移的時(shí)候，飽和電流在閾值(即圖中間的水平線)上下輕微浮動(dòng)，此時(shí)即表示探針扎針準(zhǔn)確，可以用來進(jìn)行WAT測試，即實(shí)現(xiàn)精確測試CUP結(jié)構(gòu)的有源器件的電性參數(shù)；而當(dāng)監(jiān)測到的飽和電流出現(xiàn)偏差(例如大于或小于實(shí)際閾值)時(shí)，可以判斷此時(shí)探針扎針出現(xiàn)失誤(該失誤可能是因?yàn)樵樣昧^度，也可能是因?yàn)樵樜恢貌粶?zhǔn)確，或者其他失誤情況，在下文中將詳細(xì)闡述)，導(dǎo)致針痕偏移，此時(shí)可重新進(jìn)行扎針，直到飽和電流回復(fù)正常值，再進(jìn)行WAT測試。

本實(shí)施例通過SPC系統(tǒng)的管控監(jiān)測，通過量測NMOS的飽和電流(IDS)來掌握探針的針痕位置，從而監(jiān)控探針卡針腳水平度，保證測試數(shù)據(jù)穩(wěn)定性。

在本實(shí)施例中，對(duì)于CUP結(jié)構(gòu)中的有源器件，其電性參數(shù)受扎針應(yīng)力影響而發(fā)生漂移。當(dāng)針痕位于不同位置，使用不同的針壓，都會(huì)導(dǎo)致溝道載流子遷移率變化，從而引起飽和電流的變化。

例如參照?qǐng)D5所示，有源器件(以NMOS為例)在不同針壓下的電流-電壓(ID-VG)曲線。在同一個(gè)方位(焊盤的中心位置)的不同針壓下，源漏極電流(ID)隨著針壓增大而變大越大，下壓距離為45μm和55μm的兩條曲線幾乎重疊，但下壓距離為55μm時(shí)源漏極電流在數(shù)值上略大一些，在圖上表現(xiàn)為上面一條曲線；而下壓距離為35μm時(shí)源漏極電流在數(shù)值上稍小一些，在圖上表現(xiàn)為下面一條曲線，這些細(xì)微的變化通過SPC系統(tǒng)可以精確地體現(xiàn)出現(xiàn)，從而監(jiān)測到偏移情況。

如圖6所示，為NMOS在不同針痕下的ID-VG曲線。在相同下壓距離下，針痕的偏移對(duì)源漏極電流產(chǎn)生的影響。針痕在焊盤的中心位置時(shí)源漏極電流(ID)曲線在圖中表現(xiàn)為上面一條曲線，而當(dāng)針痕發(fā)生偏移(不管是向上偏移、向下偏移或者向其他方向偏移)，監(jiān)測到的源漏極電流都會(huì)偏小，表現(xiàn)為下面一條曲線。結(jié)合SPC系統(tǒng)的管控監(jiān)測，即可清晰地獲知探針針痕的偏移情況。

本實(shí)施例的監(jiān)測探針針痕偏移的方法，通過量測每個(gè)方位的有源器件的飽和電流(IDS)可以掌握探針卡的針痕位置，從而監(jiān)控探針卡針腳水平度，保證測試數(shù)據(jù)穩(wěn)定性。

綜上所述，本發(fā)明的測試結(jié)構(gòu)及利用該測試結(jié)構(gòu)監(jiān)測探針針痕偏移的方法，應(yīng)用于晶圓可接收測試(WAT)，具體是用作WAT過程中的探針針痕偏移監(jiān)測，因此該測試結(jié)構(gòu)是在常規(guī)的WAT(晶圓可接受測試)中引入的一條新的測試結(jié)構(gòu)，其焊盤數(shù)目N(N>＝4)與要監(jiān)測的探針卡針腳數(shù)目一致(具體的N>＝4)，通過在每個(gè)焊盤下面放置一個(gè)有源器件，將N個(gè)有源器件的柵極、源極、漏極和襯底并聯(lián)起來分別接入4個(gè)不同的焊盤(第一焊盤至第四焊盤)，后續(xù)通過量測焊盤下面不同位置的有源器件的飽和電流，即可實(shí)現(xiàn)實(shí)時(shí)監(jiān)測探針針腳的偏移情況，從而實(shí)時(shí)排除扎針位置的影響，最終實(shí)現(xiàn)精確測量有源器件的電性參數(shù)。

以上所述僅為本發(fā)明較佳的實(shí)施例，并非因此限制本發(fā)明的實(shí)施方式及保護(hù)范圍，對(duì)于本領(lǐng)域技術(shù)人員而言，應(yīng)當(dāng)能夠意識(shí)到凡運(yùn)用本發(fā)明說明書及圖示內(nèi)容所作出的等同替換和顯而易見的變化所得到的方案，均應(yīng)當(dāng)包含在本發(fā)明的保護(hù)范圍內(nèi)。