技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有包括晶體管等半導(dǎo)體元件的電路的半導(dǎo)體裝置的制造方法。例如，本發(fā)明涉及安裝在電源電路中的功率器件；包括存儲器、閘流晶體管、轉(zhuǎn)換器、圖像傳感器等在內(nèi)的半導(dǎo)體集成電路；以及安裝有以液晶顯示面板為代表的電光學(xué)裝置和具有發(fā)光元件的發(fā)光顯示裝置等以作為部件的電子設(shè)備。在本說明書中，半導(dǎo)體裝置指的是能夠通過利用半導(dǎo)體特性而工作的所有裝置，因此電光學(xué)裝置、發(fā)光顯示裝置、半導(dǎo)體電路以及電子設(shè)備都是半導(dǎo)體裝置。
背景技術(shù)：
：如以液晶顯示裝置為代表那樣，形成在玻璃襯底等上的晶體管大多由非晶硅、多晶硅等構(gòu)成。使用非晶硅的晶體管雖然其場效應(yīng)遷移率低，但是可以應(yīng)對玻璃襯底的大面積化。此外，雖然使用多晶硅的晶體管具有高場效應(yīng)遷移率，但是其具有不能應(yīng)對玻璃襯底的大面積化的缺點。近年來，除了使用硅的晶體管之外，還使用氧化物半導(dǎo)體來制造晶體管，并將其應(yīng)用于電子器件和光器件，這一技術(shù)正受到關(guān)注。例如，專利文獻1及專利文獻2公開了作為氧化物半導(dǎo)體使用氧化鋅、In-Ga-Zn-O類氧化物來制造晶體管，并將該晶體管用于顯示裝置的像素的開關(guān)元件等的技術(shù)。[專利文獻1]日本專利申請公開2007-123861號公報[專利文獻2]日本專利申請公開2007-96055號公報技術(shù)實現(xiàn)要素：本發(fā)明的課題之一是提供使用氧化物半導(dǎo)體膜的截止電流極小的晶體管。此外，本發(fā)明的課題之一是通過應(yīng)用該晶體管從而提供耗電量極小的半導(dǎo)體裝置。本發(fā)明的一個方式包括如下步驟。在襯底上形成基底絕緣膜；在該基底絕緣膜上形成第一氧化物半導(dǎo)體膜之后，進行加熱處理。接著，在第一氧化物半導(dǎo)體膜上形成導(dǎo)電膜；對該導(dǎo)電膜進行加工來形成源電極及漏電極。接著，在對第一氧化物半導(dǎo)體膜進行加工來形成第二氧化物半導(dǎo)體膜之后，不進行其他工序而形成覆蓋源電極、漏電極及第二氧化物半導(dǎo)體膜的柵極絕緣膜；在柵極絕緣膜上形成柵電極?；蛘?，本發(fā)明的一個方式包括如下步驟。在襯底上形成通過加熱處理釋放氧的基底絕緣膜；在該基底絕緣膜上形成第一氧化物半導(dǎo)體膜；在第一氧化物半導(dǎo)體膜上形成導(dǎo)電膜之后，進行加熱處理。接著，對導(dǎo)電膜進行加工來形成源電極及漏電極。接著，在對第一氧化物半導(dǎo)體膜進行加工來形成第二氧化物半導(dǎo)體膜之后，不進行其他工序而形成覆蓋源電極、漏電極及第二氧化物半導(dǎo)體膜的柵極絕緣膜；在柵極絕緣膜上形成柵電極。本發(fā)明的技術(shù)思想之一如下：在形成第二氧化物半導(dǎo)體膜之后，不進行其他工序而使用柵極絕緣膜覆蓋該第二氧化物半導(dǎo)體膜的側(cè)面。在此，與晶體管的截止電流的減少相關(guān)聯(lián)地，說明經(jīng)由氧化物半導(dǎo)體膜的側(cè)面流過的電流。若通過蝕刻處理等對氧化物半導(dǎo)體膜進行加工，則氧化物半導(dǎo)體膜的側(cè)面成為活性。如果氧化物半導(dǎo)體膜的側(cè)面是活性，則在減壓氣氛下或還原氣氛下氧化物半導(dǎo)體膜中的氧被抽出而在其側(cè)面上產(chǎn)生氧缺陷。特別是，在高溫下容易產(chǎn)生氧缺陷。此外，在對氧化物半導(dǎo)體膜進行蝕刻處理時，例如當(dāng)在干蝕刻中氧化物半導(dǎo)體膜的側(cè)面暴露于包含氯自由基、氟自由基等的等離子體時，在氧化物半導(dǎo)體膜的側(cè)面露出的金屬原子和氯自由基或氟自由基等鍵合。此時被認為因為金屬原子和氯原子及氟原子鍵合并脫離，所以在氧化物半導(dǎo)體膜中與該金屬原子鍵合的氧原子成為活性。成為活性的氧原子容易起反應(yīng)而脫離。因此，因干蝕刻等的等離子體處理而在氧化物半導(dǎo)體膜的側(cè)面容易產(chǎn)生氧缺陷。在氧化物半導(dǎo)體膜中，氧缺陷成為施主而產(chǎn)生載流子。換言之，因產(chǎn)生氧缺陷從而氧化物半導(dǎo)體膜的側(cè)面n型化，而成為晶體管中的泄漏源。此外，在氧化物半導(dǎo)體膜的側(cè)面流過的電流不僅使截止電流的增加，而且有時還會形成以氧化物半導(dǎo)體膜的側(cè)面為溝道形成區(qū)的閾值電壓不同的晶體管(寄生晶體管)。因此，通過在形成第二氧化物半導(dǎo)體膜之后，不進行其他工序而使用柵極絕緣膜覆蓋該第二氧化物半導(dǎo)體膜，從而可以減少在氧化物半導(dǎo)體膜的側(cè)面流過的電流，并抑制寄生晶體管的形成。此外，因為電流容易在氧化物半導(dǎo)體膜的側(cè)面流過，所以優(yōu)選采用不使源電極及漏電極的主表面(頂面或底面)與氧化物半導(dǎo)體膜的側(cè)面接觸的結(jié)構(gòu)。例如，通過在氧化物半導(dǎo)體膜上將源電極及漏電極設(shè)置在該氧化物半導(dǎo)體膜內(nèi)側(cè)，從而可以使得源電極及漏電極的主表面與氧化物半導(dǎo)體膜的側(cè)面不會直接接觸。此外，將氧化物半導(dǎo)體膜的基底的絕緣膜形成為通過加熱處理釋放氧的絕緣膜，在對氧化物半導(dǎo)體膜進行加工之前從該絕緣膜釋放氧，并對氧化物半導(dǎo)體膜供給氧。當(dāng)對氧化物半導(dǎo)體膜進行加工時，從絕緣膜釋放的氧發(fā)生從不被氧化物半導(dǎo)體膜覆蓋的區(qū)域的外擴散。為了抑制該現(xiàn)象且高效地對氧化物半導(dǎo)體膜供給氧，優(yōu)選在對氧化物半導(dǎo)體膜進行加工之前使氧從絕緣膜釋放。通過高效地減少氧化物半導(dǎo)體膜的氧缺陷，從而可以抑制因氧缺陷所導(dǎo)致的截止電流的增加。此外，將包括c軸取向的結(jié)晶的氧化物半導(dǎo)體膜用于晶體管的溝道形成區(qū)，在該c軸取向的結(jié)晶中具有從ab面、表面或界面的方向來看成為三角形或六角形的原子排列，且ab面上的a軸或b軸的方向不同。上述氧化物半導(dǎo)體膜也可以包含鋅。通過包含鋅，從而容易形成包括c軸取向的結(jié)晶的氧化物半導(dǎo)體膜，在該c軸取向的結(jié)晶中具有從ab面、表面或界面的方向來看成為三角形或六角形的原子排列，且ab面上的a軸或b軸的方向不同。上述氧化物半導(dǎo)體膜可以通過層疊組分不同的兩種膜來形成或在層疊之后進行熱處理而晶化來形成。上述氧化物半導(dǎo)體膜由包含選自銦、鎵、鋅、錫、鈦及鋁中的兩種以上的元素的材料構(gòu)成。上述氧化物半導(dǎo)體膜的能隙為2.5eV以上，優(yōu)選為3.0eV以上。上述氧化物半導(dǎo)體膜是減少氫、堿金屬及堿土金屬等的雜質(zhì)濃度極低的氧化物半導(dǎo)體膜。由此，在上述氧化物半導(dǎo)體膜中不容易發(fā)生雜質(zhì)所導(dǎo)致的載流子生成。氧化物半導(dǎo)體膜中的氫濃度低于5×1018/cm3，優(yōu)選為1×1018/cm3以下，更優(yōu)選為5×1017/cm3以下，進一步優(yōu)選為1×1016/cm3以下。因為堿金屬不是構(gòu)成氧化物半導(dǎo)體的元素，所以是雜質(zhì)。堿土金屬也在它不是構(gòu)成氧化物半導(dǎo)體的元素的情況下成為雜質(zhì)。尤其是，堿金屬中的Na在與氧化物半導(dǎo)體膜接觸的絕緣膜中作為Na+擴散，并且在氧化物半導(dǎo)體膜中，Na斷開構(gòu)成氧化物半導(dǎo)體的金屬與氧的鍵或擠進該鍵之中。其結(jié)果是，導(dǎo)致晶體管特性的劣化，例如因閾值電壓遷移到負方向而產(chǎn)生的常開啟化、場效應(yīng)遷移率的降低等。再者，還產(chǎn)生特性的不均勻。在氧化物半導(dǎo)體膜中的氫濃度充分低的情況下顯著地出現(xiàn)雜質(zhì)所導(dǎo)致的晶體管的上述特性劣化及特性不均勻。因此，當(dāng)氧化物半導(dǎo)體膜中的氫濃度為1×1018/cm3以下，尤其是1×1017/cm3以下時，優(yōu)選降低上述雜質(zhì)的濃度。具體而言，利用二次離子質(zhì)譜分析法測量的Na濃度的測定值優(yōu)選為5×1016/cm3以下，更優(yōu)選為1×1016/cm3以下，進一步優(yōu)選為1×1015/cm3以下。同樣地，Li濃度的測定值優(yōu)選為5×1015/cm3以下，更優(yōu)選為1×1015/cm3以下。同樣地，K濃度的測定值優(yōu)選為5×1015/cm3以下，更優(yōu)選為1×1015/cm3以下。通過將以上所示的氧化物半導(dǎo)體膜用于晶體管的溝道形成區(qū)，可以減小晶體管的截止電流。優(yōu)選不與源電極及漏電極重疊地形成柵電極。通過不使柵電極與源電極及漏電極重疊，從而可以減少寄生電容，并實現(xiàn)晶體管的高速工作。優(yōu)選通過以源電極、漏電極及柵電極為掩模對氧化物半導(dǎo)體膜添加離子，從而在源電極、漏電極及柵電極不重疊的區(qū)域中設(shè)置用作LDD(LightlyDopedDrain：輕摻雜漏極)區(qū)的區(qū)域。通過設(shè)置LDD區(qū)，可以抑制熱載流子劣化等。此外，通過不使LDD區(qū)和柵電極、源電極及漏電極重疊，從而可以減少寄生電容，并實現(xiàn)晶體管的高速工作?？梢岳秒x子注入裝置或離子摻雜裝置等進行離子添加。因為很少發(fā)生氫等雜質(zhì)的混入，所以優(yōu)選利用離子注入裝置。作為添加的離子，使用由氮、磷、砷及稀有氣體中至少任一種以上的元素構(gòu)成的離子。本發(fā)明可以提供截止電流極小的使用氧化物半導(dǎo)體膜的晶體管。此外，通過應(yīng)用該晶體管，從而可以提供耗電量極小的半導(dǎo)體裝置。附圖說明圖1A至1H是示出本發(fā)明的一個方式的半導(dǎo)體裝置的制造方法的一例的截面圖；圖2A至2C是示出本發(fā)明的一個方式的半導(dǎo)體裝置的一例的俯視圖及截面圖；圖3A及3B是示出本發(fā)明的一個方式的電路圖的一例；圖4是示出本發(fā)明的一個方式的電路圖的一例；圖5A及5B是示出本發(fā)明的一個方式的電路圖的一例；圖6A及6B是示出本發(fā)明的一個方式的電路圖的一例；圖7A至7C是示出CPU的具體例子的框圖及其一部分的電路圖；圖8A及8B是示出表示本發(fā)明的一個方式的顯示裝置的一例的俯視圖及截面圖；圖9A及9B是示出表示本發(fā)明的一個方式的保護電路的一例的電路圖及俯視圖；圖10A1、10A2、10B1、10B2、10C1及10C2是示出表示本發(fā)明的一個方式的液晶的工作模式的一例的截面圖；圖11A1、11A2、11B1及11B2是示出表示本發(fā)明的一個方式的液晶的工作模式的一例的截面圖；圖12A1、12A2、12B1及12B2是示出表示本發(fā)明的一個方式的液晶的工作模式的一例的截面圖；圖13A及13B是示出表示本發(fā)明的一個方式的液晶的工作模式的一例的俯視圖及截面圖；圖14A至14C是示出表示本發(fā)明的一個方式的液晶的工作模式的一例的俯視圖；圖15A至15C是示出表示本發(fā)明的一個方式的液晶的工作模式的一例的俯視圖；圖16A至16C是示出使用本發(fā)明的一個方式的半導(dǎo)體裝置的電子設(shè)備的例子的立體圖；圖17是用來說明本發(fā)明的一個方式的結(jié)晶的模型；圖18A至18C是用來說明本發(fā)明的一個方式的結(jié)晶的模型。具體實施方式以下參照附圖詳細地說明本發(fā)明的實施方式。但是，本發(fā)明不局限于下述說明，所屬
技術(shù)領(lǐng)域：
的普通技術(shù)人員可以很容易地理解一個事實，就是其方式和詳細內(nèi)容可以被變換為各種各樣的形式。此外，本發(fā)明不應(yīng)該被解釋為僅限定在以下所示的實施方式所記載的內(nèi)容中。注意，當(dāng)利用附圖說明發(fā)明結(jié)構(gòu)時，表示相同對象的附圖標(biāo)記在不同的附圖中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加標(biāo)記。以下說明本發(fā)明，對在本說明書中使用的用詞進行簡單的說明。首先，在本說明書中，當(dāng)將晶體管的源極和漏極中的一方叫做漏極時，以另一方為源極。就是說，不根據(jù)電位的高低區(qū)別源極和漏極。從而，本說明書中，也可以將稱作源極的部分改稱為漏極。另外，電壓大多指某個電位和基準(zhǔn)電位(例如，接地電位)之間的電位差。由此，可以將電壓改稱為電位。在本說明書中，即使當(dāng)描述為“連接”時，在實際的電路中，有時也沒有物理連接的部分，而只是布線延伸的情況。注意，為方便起見，附加了第一、第二等序數(shù)詞，而其并不表示工序順序或?qū)盈B順序。此外，本說明書中的序數(shù)并不作為用于確定發(fā)明的事項而表示固有名稱。實施方式1在本實施方式中，參照俯視圖及截面圖說明本發(fā)明的一個方式的半導(dǎo)體裝置及其制造方法。圖2A至2C是本發(fā)明的一個方式的半導(dǎo)體裝置。圖2A是半導(dǎo)體裝置的俯視圖。圖2B及2C分別是沿著圖2A的點劃線A-B及點劃線C-D的截面圖。為了簡化起見，在圖2A中省略膜的一部分。在圖2A中，源電極及漏電極118和氧化物半導(dǎo)體膜126中，一部分的俯視形狀大致一致。換言之，源電極及漏電極118的整個區(qū)域與氧化物半導(dǎo)體膜126重疊。“俯視形狀大致一致”是指在層疊的膜與膜之間至少一部分的輪廓彼此重疊來形成直線或曲線的情況。但是，有時還包括如下情況：輪廓不重疊，上層的膜形成在下層的膜的內(nèi)側(cè)；或者上層的膜形成在下層的膜的外側(cè)。將這種情況也稱作“俯視形狀大致一致”。說明圖2B。圖2B示出如下結(jié)構(gòu)，其中包括：襯底100；襯底100上的基底絕緣膜102；基底絕緣膜102上的包括第一區(qū)136及第二區(qū)146的氧化物半導(dǎo)體膜126；氧化物半導(dǎo)體膜126上的源電極及漏電極118；源電極及漏電極118以及氧化物半導(dǎo)體膜126上的柵極絕緣膜112；柵極絕緣膜112上的柵電極104；以及柵極絕緣膜112及柵電極104上的層間絕緣膜122。接著，說明圖2C。圖2C示出如下結(jié)構(gòu)，其中包括：襯底100；襯底100上的基底絕緣膜102；基底絕緣膜102上的氧化物半導(dǎo)體膜126的第一區(qū)136；覆蓋基底絕緣膜102及氧化物半導(dǎo)體膜126的柵極絕緣膜112；柵極絕緣膜112上的柵電極104；以及柵電極104上的層間絕緣膜122。接著，參照圖1A至1H說明圖2A至2C所示的半導(dǎo)體裝置的制造方法。首先，在襯底100上依次形成基底絕緣膜102及第一氧化物半導(dǎo)體膜106(參照圖1A)。雖然對于襯底100沒有很大的限制，但是襯底100至少需要具有能夠承受之后的熱處理的程度的耐熱性。例如，作為襯底100，可以使用玻璃襯底、陶瓷襯底、石英襯底、藍寶石襯底等。此外，可以應(yīng)用硅或碳化硅等的單晶半導(dǎo)體襯底、多晶半導(dǎo)體襯底、硅鍺等的化合物半導(dǎo)體襯底、SOI(SiliconOnInsulator：絕緣體上硅)襯底等，并且還可以將在這些襯底上設(shè)置有半導(dǎo)體元件的襯底用作襯底100。此外，作為襯底100，也可以使用柔性襯底。當(dāng)使用柔性襯底時，直接在柔性襯底上制造晶體管。另外，作為在柔性襯底上設(shè)置晶體管的方法，可以舉出如下方法：作為襯底100使用非柔性的襯底，在其上形成晶體管之后，將晶體管剝離并將該晶體管轉(zhuǎn)置到柔性襯底上。在這種情況下，可以在襯底100與晶體管之間設(shè)置剝離層。例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化鋁、氧化鉿、氧化釔或氧化鋯并以層疊或單層結(jié)構(gòu)設(shè)置基底絕緣膜102。例如，可利用熱氧化法、CVD法、濺射法形成基底絕緣膜102。作為基底絕緣膜102，還可以使用通過加熱處理釋放氧的膜。通過使用通過加熱處理釋放氧的膜，從而可以修復(fù)在第一氧化物半導(dǎo)體膜106中產(chǎn)生的缺陷，而可以提高晶體管的電特性。這里，氧氮化硅是指包括硅、氧及氮且其含氧量多于含氮量的物質(zhì)。另外，氮氧化硅是指包括硅、氧及氮且其含氮量多于含氧量的物質(zhì)。設(shè)置基底絕緣膜102以用于防止給晶體管特性帶來不良影響的元素從襯底100擴散到第一氧化物半導(dǎo)體膜106。因此，作為基底絕緣膜102可使用上述元素的擴散系數(shù)小的絕緣膜。這一點與下面所示的柵極絕緣膜112及層間絕緣膜122也相同?！巴ㄟ^加熱處理釋放氧”是指當(dāng)利用TDS(ThermalDesorptionSpectroscopy：熱脫附譜法)分析時，換算為氧原子的氧釋放量為1.0×1018atoms/cm3以上或3.0×1020atoms/cm3以上。在此，下面說明利用TDS分析的氧釋放量的測量方法。進行TDS分析時的氣體的全釋放量與釋放氣體的離子強度的積分值成正比。而且，根據(jù)該積分值與標(biāo)準(zhǔn)樣品的比較，可以算出氣體的全釋放量。例如，根據(jù)對作為標(biāo)準(zhǔn)樣品的包含預(yù)定密度的氫的硅片進行TDS分析而得到的結(jié)果及對絕緣膜進行TDS分析而得到的結(jié)果，絕緣膜的氧分子的釋放量(NO2)可以由數(shù)學(xué)式1算出。這里，假定以通過TDS分析得到的質(zhì)量數(shù)32檢測出的氣體都來源于氧分子。作為質(zhì)量數(shù)32的物質(zhì)，還有CH3OH，但是CH3OH存在的可能性較低，所以這里不考慮。此外，包含作為氧原子的同位素的質(zhì)量數(shù)17的氧原子及質(zhì)量數(shù)18的氧原子的氧分子在自然界中的存在比率極微量，所以也不考慮。[數(shù)學(xué)式1]NO2＝NH2/SH2×SO2×α(數(shù)學(xué)式1)NH2是將從標(biāo)準(zhǔn)樣品脫離的氫分子換算為密度的值。SH2是對標(biāo)準(zhǔn)樣品進行TDS分析而得到的離子強度的積分值。這里，標(biāo)準(zhǔn)樣品的基準(zhǔn)值是NH2/SH2。SO2是對絕緣膜進行TDS分析而得到的離子強度的積分值。α是在TDS分析中影響到離子強度的系數(shù)。關(guān)于數(shù)學(xué)式1的詳細說明，參照日本專利公開平6-275697號公報。另外，通過使用電子科學(xué)株式會社制造的熱脫附分析裝置EMD-WA1000S/W，并且作為標(biāo)準(zhǔn)樣品使用包含1×1016atoms/cm3的氫原子的硅片來測量上述絕緣膜的氧的釋放量。此外，在TDS分析中，氧的一部分作為氧原子被檢測出。氧分子與氧原子的比率可以從氧分子的離子化率算出。另外，因為上述的α包括氧分子的離子化率，所以通過對氧分子的釋放量進行評價，還能夠估計氧原子的釋放量。另外，NO2是氧分子的釋放量。換算為氧原子時的釋放量是氧分子的釋放量的兩倍。在上述結(jié)構(gòu)中，通過加熱處理釋放氧的膜也可以是氧過剩的氧化硅(SiOx(X＞2))。氧過剩的氧化硅(SiOx(X＞2))是指每單位體積包含的氧原子數(shù)多于硅原子數(shù)的兩倍的氧化硅。每單位體積的硅原子數(shù)及氧原子數(shù)是通過盧瑟福背散射譜法測定的值。通過將氧從基底絕緣膜102供給到第一氧化物半導(dǎo)體膜106中，從而可以降低第一氧化物半導(dǎo)體膜106和基底絕緣膜102之間的界面態(tài)。其結(jié)果，可以抑制由于晶體管的工作等而在第一氧化物半導(dǎo)體膜106和基底絕緣膜102之間的界面俘獲載流子的情況，從而可以提高晶體管的電特性。再者，有時因氧化物半導(dǎo)體膜的氧缺陷而產(chǎn)生電荷。一般來說，氧化物半導(dǎo)體膜中的氧缺陷的一部分成為施主，而釋放作為載流子的電子。其結(jié)果，晶體管的閾值電壓遷移到負方向。通過從基底絕緣膜102向第一氧化物半導(dǎo)體膜106供給充分的氧，從而可以減少作為閾值電壓遷移到負方向的主要原因的氧化物半導(dǎo)體膜中的氧缺陷。換言之，通過在基底絕緣膜102設(shè)置通過加熱處理釋放氧的膜，從而可以減少第一氧化物半導(dǎo)體膜106和基底絕緣膜102之間的界面上的界面態(tài)及第一氧化物半導(dǎo)體膜106的氧缺陷，并減小第一氧化物半導(dǎo)體膜106和基底絕緣膜102之間的界面上的載流子俘獲的影響。上面示出了基底絕緣膜102所起到的效果，也可以適當(dāng)?shù)貙⒒捉^緣膜102置換為柵極絕緣膜112及層間絕緣膜122。在此情況下，按照起到效果的工序，將第一氧化物半導(dǎo)體膜106置換為第二氧化物半導(dǎo)體膜116或氧化物半導(dǎo)體膜126，即可。作為第一氧化物半導(dǎo)體膜106，優(yōu)選使用CAAC氧化物半導(dǎo)體(也稱為CAxisAlignedCrystallineOxideSemiconductor：c軸取向結(jié)晶氧化物半導(dǎo)體)。但是，第一氧化物半導(dǎo)體膜106不局限于CAAC氧化物半導(dǎo)體，也可以使用非晶氧化物半導(dǎo)體膜。CAAC氧化物半導(dǎo)體是指包括如下結(jié)晶的氧化物半導(dǎo)體：該結(jié)晶中進行c軸取向，并且在從ab面、表面或界面的方向看時具有三角形狀或六角形狀的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，而在ab面(或者表面或界面)上a軸或b軸的方向不同(以c軸為中心旋轉(zhuǎn))。從更廣義來理解，CAAC氧化物半導(dǎo)體是指非單晶，并是指包括如下相的材料，該相中在從垂直于其ab面的方向看時具有三角形、六角形、正三角形或正六角形的原子排列，并且從垂直于c軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。雖然CAAC氧化物半導(dǎo)體不是單晶，但是也不只由非晶形成。另外，雖然CAAC氧化物半導(dǎo)體包括晶化部分(結(jié)晶部分)，但是有時不能明確辨別一個結(jié)晶部分與其他結(jié)晶部分的邊界。構(gòu)成CAAC氧化物半導(dǎo)體的氧的一部分也可以用氮來取代。另外，構(gòu)成CAAC氧化物半導(dǎo)體的各結(jié)晶部分的c軸也可以在一定的方向上(例如，垂直于支撐CAAC氧化物半導(dǎo)體的襯底面、CAAC氧化物半導(dǎo)體的表面的方向)一致?；蛘?，構(gòu)成CAAC氧化物半導(dǎo)體的各結(jié)晶部分的ab面的法線也可以朝向一定的方向(例如，垂直于支撐CAAC氧化物半導(dǎo)體的襯底面或CAAC氧化物半導(dǎo)體的表面的方向)。CAAC氧化物半導(dǎo)體可根據(jù)其組分等而成為導(dǎo)體或絕緣體。另外，CAAC氧化物半導(dǎo)體根據(jù)其組分等而對可見光透明，或者對可見光不透明。接著，說明CAAC氧化物半導(dǎo)體的形成方法。首先，通過濺射法、分子束外延法、原子層堆積法或脈沖激光蒸鍍法等形成氧化物半導(dǎo)體膜。另外，通過在形成氧化物半導(dǎo)體膜時對襯底進行加熱處理，從而可以形成結(jié)晶區(qū)的比例高的氧化物半導(dǎo)體膜。例如，可將襯底溫度設(shè)定為150℃以上且450℃以下，優(yōu)選設(shè)定為200℃以上且350℃以下。接著，也可以進行第一加熱處理。通過進行第一加熱處理，從而可以形成結(jié)晶區(qū)的比例更高的氧化物半導(dǎo)體膜。例如可在200℃以上且低于襯底的應(yīng)變點的溫度下進行第一加熱處理。優(yōu)選在250℃以上且450℃以下進行第一加熱處理。雖然對于氣氛沒有限制，但是在氧化氣氛下、惰性氣氛下或減壓氣氛下進行第一加熱處理。處理時間是3分鐘至24小時。處理時間越長，可以形成結(jié)晶區(qū)的比例越高的氧化物半導(dǎo)體膜，然而超過24小時的熱處理導(dǎo)致生產(chǎn)率的降低，所以不是優(yōu)選的。氧化氣氛是包含氧化氣體的氣氛。氧化氣體是氧、臭氧、或一氧化二氮等，優(yōu)選的是，氧化氣體不含水、氫等。例如，引入熱處理裝置的氧、臭氧或一氧化二氮的純度設(shè)為8N(99.999999％)以上，優(yōu)選設(shè)定為9N(99.9999999％)以上(雜質(zhì)濃度為10ppb以下，優(yōu)選小于0.1ppb)。作為氧化氣氛，可混合氧化氣體和惰性氣體以供使用。在這種情況下，采用至少包含10ppm以上的氧化氣體的氣氛。在此，惰性氣氛是指以氮、稀有氣體(氦、氖、氬、氪或氙)等的惰性氣體作為主要成分的氣氛。具體而言，諸如氧化氣體等的反應(yīng)氣體小于10ppm的氣氛。第一加熱處理可以使用RTA(RapidThermalAnneal：快速熱退火)裝置。通過利用RTA，從而能夠在短時間內(nèi)，在襯底的應(yīng)變點以上的溫度下進行熱處理。因此，可以縮短用來形成結(jié)晶區(qū)的比例比非晶區(qū)高的氧化物半導(dǎo)體膜的時間。作為氧化物半導(dǎo)體膜，也可以使用如下材料：四元類金屬氧化物的In-Sn-Ga-Zn-O類的材料；三元類金屬氧化物的In-Ga-Zn-O類的材料、In-Sn-Zn-O類的材料、In-Al-Zn-O類的材料、Sn-Ga-Zn-O類的材料、Al-Ga-Zn-O類的材料、Sn-Al-Zn-O類的材料；二元類金屬氧化物的In-Zn-O類的材料、Sn-Zn-O類的材料、Al-Zn-O類的材料、Zn-Mg-O類的材料、Sn-Mg-O類的材料、In-Mg-O類的材料、In-Ga-O類的材料；In-O類的材料；Sn-O類的材料；或Zn-O類的材料等。此外，也可以使上述材料包含氧化硅。在此，例如In-Ga-Zn-O類的材料是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，并且對于其組分比沒有特別的限制。此外，也可以包含In、Ga及Zn之外的元素。此時，優(yōu)選的是，與氧化物半導(dǎo)體膜的化學(xué)計量比相比使氧化物半導(dǎo)體包含過剩的O。通過使氧化物半導(dǎo)體包含過剩的O，可以抑制氧化物半導(dǎo)體膜的氧缺陷所導(dǎo)致的載流子的生成。另外，作為一例，當(dāng)作為氧化物半導(dǎo)體使用In-Zn-O類的材料時，將原子數(shù)比設(shè)定為In/Zn＝0.5至50，優(yōu)選設(shè)定為In/Zn＝1至20，更優(yōu)選設(shè)定為In/Zn＝3至15。通過將Zn的原子數(shù)比設(shè)定為上述范圍內(nèi)，可以提高晶體管的場效應(yīng)遷移率。在此，當(dāng)化合物的原子數(shù)比為In：Zn：O＝X：Y：Z時，滿足Z＞1.5X+Y的關(guān)系。作為氧化物半導(dǎo)體，可以使用由化學(xué)式InMO3(ZnO)m(m>0)表示的材料。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，也可以使用Ga、Ga及Al、Ga及Mn或Ga及Co等。此外，包含1×1017atoms/cm3以上且5×1019atoms/cm3以下(優(yōu)選為5×1018atoms/cm3以下)的氮的In-Ga-Zn-O類材料成為包括c軸取向的六方晶的結(jié)晶結(jié)構(gòu)的氧化物，且在In-O的結(jié)晶面(包含銦及氧的結(jié)晶面)和In-O的結(jié)晶面(包含銦及氧的結(jié)晶面)之間具備一個具有Ga及Zn的層?；蛘?，也可以在包含上述范圍內(nèi)的氮的In-Ga-Zn-O類氧化物半導(dǎo)體膜中的相鄰的In-O的結(jié)晶面和In-O的結(jié)晶面之間具備多個具有Ga及Zn的層。接著，也可以在氧化物半導(dǎo)體膜上形成第二層的氧化物半導(dǎo)體膜，來形成氧化物半導(dǎo)體膜的層疊體?？梢酝ㄟ^同樣的方法形成第一層的氧化物半導(dǎo)體膜及第二層的氧化物半導(dǎo)體膜。當(dāng)形成第二層的氧化物半導(dǎo)體膜時，通過在對襯底進行加熱處理的狀態(tài)下形成氧化物半導(dǎo)體膜，從而可以以第一層的氧化物半導(dǎo)體膜為晶種使第二層的氧化物半導(dǎo)體膜晶化。此時，也可采用第一層的氧化物半導(dǎo)體膜及第二層的氧化物半導(dǎo)體膜由同一元素構(gòu)成的同質(zhì)生長(homo-growth)?；蛘咭部刹捎玫谝粚拥难趸锇雽?dǎo)體膜及第二層的氧化物半導(dǎo)體膜由至少一種以上的不同元素構(gòu)成的異質(zhì)生長(hetero-growth)。另外，也可以在形成第二層的氧化物半導(dǎo)體膜之后進行第二加熱處理。第二加熱處理可通過與第一加熱處理相同的方法進行。通過進行第二加熱處理，從而可以形成結(jié)晶區(qū)的比例比非晶區(qū)高的層疊結(jié)構(gòu)?；蛘?，通過進行第二加熱處理，從而可以以第一層的氧化物半導(dǎo)體膜為晶種使第二層的氧化物半導(dǎo)體膜晶化。此時，也可采用第一層的氧化物半導(dǎo)體膜及第二層的氧化物半導(dǎo)體膜由同一元素構(gòu)成的同質(zhì)生長?；蛘撸部刹捎玫谝粚拥难趸锇雽?dǎo)體膜及第二層的氧化物半導(dǎo)體膜由至少一種以上的不同元素構(gòu)成的異質(zhì)生長。可以通過如上方法形成CAAC氧化物半導(dǎo)體。在此，也可以通過形成CAAC氧化物半導(dǎo)體的過程的第一加熱處理及第二加熱處理，從基底絕緣膜102向第一氧化物半導(dǎo)體膜106供給氧。也可以在形成第一氧化物半導(dǎo)體膜106之后進行第三加熱處理。在150℃以上且低于襯底的應(yīng)變點的溫度下，優(yōu)選在250℃以上且450℃以下的溫度下，更優(yōu)選在300℃以上且450℃以下的溫度下進行第三加熱處理。通過進行第三加熱處理，從而可以從基底絕緣膜102向第一氧化物半導(dǎo)體膜106供給氧。在減壓氣氛下、惰性氣氛下或氧化氣氛下進行第三加熱處理。接著，在第一氧化物半導(dǎo)體膜106上形成導(dǎo)電膜108(參照圖1B)。導(dǎo)電膜108可采用單層結(jié)構(gòu)或?qū)盈B結(jié)構(gòu)，并使用選自Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta、W及這些元素的氮化物、氧化物以及合金中的1個以上的材料。因為氧化物導(dǎo)電膜的電阻比金屬膜高，所以優(yōu)選與薄層電阻為10Ω/sq以下的低電阻膜進行層疊以減少導(dǎo)電膜108的電阻。也可以在形成導(dǎo)電膜108之后進行第四加熱處理。第四加熱處理可通過與第三加熱處理相同的方法進行。通過第四加熱處理，可以從基底絕緣膜102向第一氧化物半導(dǎo)體膜106供給氧。接著，在導(dǎo)電膜108上涂敷抗蝕劑，并通過光刻法形成抗蝕劑掩模。使用該抗蝕劑掩模對導(dǎo)電膜108進行加工來形成源電極及漏電極118(參照圖1C)。接著，在第一氧化物半導(dǎo)體膜106上涂敷抗蝕劑，并通過光刻法形成抗蝕劑掩模。使用該抗蝕劑掩模對第一氧化物半導(dǎo)體膜106進行加工來形成第二氧化物半導(dǎo)體膜116(參照圖1D)。由此，可以防止源電極及漏電極118的底面與第二氧化物半導(dǎo)體膜116的側(cè)面接觸?；蛘撸部梢允褂糜啥嗉壔叶妊谀Ｐ纬傻目刮g劑掩模對導(dǎo)電膜108及第一氧化物半導(dǎo)體膜106進行加工。在此情況下，使用多級灰度掩模形成具有其厚度彼此不同的第一抗蝕劑區(qū)及第二抗蝕劑區(qū)的第一抗蝕劑掩模。在此，在第一抗蝕劑掩模中，第二抗蝕劑區(qū)的厚度比第一抗蝕劑區(qū)的厚度大。首先，使用第一抗蝕劑掩模將導(dǎo)電膜108加工成組合第一抗蝕劑區(qū)和第二抗蝕劑區(qū)后的區(qū)域的形狀，來形成源電極及漏電極118。接著，通過利用灰化等的等離子體處理使第一抗蝕劑掩?？s退從而去除第一抗蝕劑區(qū)，來形成只使第二抗蝕劑區(qū)殘留的第二抗蝕劑掩模。接著，通過使用第二抗蝕劑掩模對第一氧化物半導(dǎo)體膜106進行加工，得到圖1D所示的形狀。在此，也可以通過灰化等的等離子體處理進行抗蝕劑掩模的剝離工序。通過進行灰化來剝離抗蝕劑掩模，從而與使用剝離液的情況相比不容易在第二氧化物半導(dǎo)體膜116的側(cè)面產(chǎn)生氧缺陷，所以是優(yōu)選的。通過采用上述工序加工導(dǎo)電膜108及第一氧化物半導(dǎo)體膜106，從而第二氧化物半導(dǎo)體膜116的一部分殘留在被加工的導(dǎo)電膜108之下。換言之，被加工的導(dǎo)電膜108的整個區(qū)域與第二氧化物半導(dǎo)體膜116的一部分重疊。在此，當(dāng)被加工的導(dǎo)電膜108兼作布線時，可以減少積累在該布線和其他布線的交叉部中的電荷。因此起到抑制信號延遲等的效果。接著，形成覆蓋源電極及漏電極118以及第二氧化物半導(dǎo)體膜116的柵極絕緣膜112(參照圖1E)。優(yōu)選在形成第二氧化物半導(dǎo)體膜116之后立即形成柵極絕緣膜112。這是由于利用柵極絕緣膜112減少產(chǎn)生在第二氧化物半導(dǎo)體膜116的側(cè)面的氧缺陷的緣故。在此，說明使用一個模型進行計算來對氧化物半導(dǎo)體膜的頂面及側(cè)面中的氧缺陷的容易性進行驗證而得的結(jié)果。注意，由于CAAC氧化物半導(dǎo)體的一個側(cè)面具有多個結(jié)晶面因而計算很復(fù)雜。因此，這里使用c軸取向的纖鋅礦結(jié)晶的ZnO單晶進行計算。如圖17所示，作為結(jié)晶的模型，分別沿著平行于c軸的面及垂直于c軸的面進行截斷，來制造(001)表面、(100)表面及(110)表面。在制造表面結(jié)構(gòu)之后，如圖18A至18C所示那樣進行氧從(100)表面、(110)表面及(001)表面脫離時的情況的計算，并且對各表面的脫離的容易性進行比較。以使(001)面成為表面的方式截斷晶格來制造模型。但是，由于使用三維周期結(jié)構(gòu)進行計算，所以制造了具有兩個(001)表面的真空區(qū)為1nm的平板模型。同樣地，由于側(cè)面被設(shè)想為垂直于(001)表面，所以制造了如下平板模型，其中作為側(cè)面的一例，(100)面及(110)面出現(xiàn)在表面上。通過對上述兩個表面進行計算，可以觀察到垂直于(001)表面的面上的氧脫離的容易性的趨勢。在此情況下的真空區(qū)也是1nm。(100)表面模型、(110)表面模型及(001)表面模型的原子數(shù)分別是64、108、108原子。此外，制造了從上述三個結(jié)構(gòu)的表面抽出一個氧原子的結(jié)構(gòu)。進行計算時使用密度泛函法的程序的CASTEP。作為密度泛函法使用平面波基底贗勢法，作為泛函使用GGAPBE。首先，在纖鋅礦結(jié)構(gòu)的4原子的單元晶胞中進行包括晶格常數(shù)的結(jié)構(gòu)優(yōu)化。接著，根據(jù)優(yōu)化的結(jié)構(gòu)制造了表面結(jié)構(gòu)。然后，在所制造的表面結(jié)構(gòu)有氧缺陷的結(jié)構(gòu)中及在所制造的表面結(jié)構(gòu)沒有氧缺陷的結(jié)構(gòu)中，進行使晶格常數(shù)固定的結(jié)構(gòu)優(yōu)化。使用進行結(jié)構(gòu)優(yōu)化之后的能量。在單元晶胞的計算中使用380eV的截止能量，而在表面結(jié)構(gòu)的計算中使用300eV的截止能量。作為k點，在單元晶胞的計算中使用9×9×6的網(wǎng)格，在(100)表面模型中使用3×2×1的網(wǎng)格數(shù)量，在(110)表面模型的計算中使用1×2×2的網(wǎng)格，在(001)表面模型的計算中使用2×2×1的網(wǎng)格。對從上述表面結(jié)構(gòu)加上有氧缺陷的結(jié)構(gòu)的能量及氧分子的能量的一半而得到的值減去沒有氧缺陷的結(jié)構(gòu)的能量后得到的能量差(在此稱為束縛能量)進行計算。可以認為氧在束縛能量小的表面上容易脫離。[數(shù)學(xué)式2](束縛能量)＝(有氧缺陷的結(jié)構(gòu)的能量)+(氧分子的能量的一半)-(沒有氧缺陷的結(jié)構(gòu)的能量)表1中示出根據(jù)數(shù)學(xué)式2得到的各表面的束縛能量。[表1]束縛能量(100)表面模型2.89(110)表面模型2.64(001)表面模型3.38根據(jù)表1所示的結(jié)果可以認為，(100)表面及(110)表面的束縛能量比(001)表面小，所以氧較容易脫離。換言之，可知的是：在垂直于頂面的方向上具有c軸，并沿該c軸取向的ZnO膜中，與頂面相比，氧較容易從側(cè)面脫離。在CAAC氧化物半導(dǎo)體的ZnO中各種結(jié)晶面混在一起，但是在側(cè)面具有與ZnO單晶相同種類的結(jié)晶面。因此，可以認為存在與ZnO單晶中的氧脫離的容易性相同的趨勢。因此，作為柵極絕緣膜112，優(yōu)選使用通過加熱處理釋放氧的絕緣膜。例如，使用與基底絕緣膜102相同的材料形成柵極絕緣膜112，即可。接著，在柵極絕緣膜112上形成柵電極104(參照圖1F)。以不與源電極及漏電極118重疊的方式設(shè)置柵電極104。通過不使柵電極和源電極及漏電極重疊，從而可以減少寄生電容并進行晶體管的高速工作?？杉庸び糜趯?dǎo)電膜108的材料來形成柵電極104?；蛘?，作為柵電極104也可以使用包含Al、Si、Ti、Ni、Cu、Zn、Ga、Ge、In、Sn及W中的一種以上的氧化物膜。該氧化物膜也可以包含5×1019atoms/cm3以上且20atomic％以下的氮，優(yōu)選包含1×1020atoms/cm3以上且7atomic％以下的氮。例如，作為包含In、Ga及Zn的氧化物膜，優(yōu)選使用包含1×1020atoms/cm3以上且7atomic％以下的氮的膜。當(dāng)使用上述氧化物膜時，柵電極104優(yōu)選采用與金屬膜的層疊結(jié)構(gòu)。此時，以與柵極絕緣膜112接觸的方式設(shè)置上述氧化物膜。因為上述氧化物膜可取的功函數(shù)的范圍比金屬膜大，所以晶體管的閾值電壓的控制性提高。接著，優(yōu)選的是，以源電極及漏電極118以及柵電極104為掩模經(jīng)過柵極絕緣膜112對第二氧化物半導(dǎo)體膜116添加離子，來形成包括未添加離子的第一區(qū)136及添加有離子的第二區(qū)146的氧化物半導(dǎo)體膜126(參照圖1G)。對第二區(qū)以5×1018atoms/cm3以上且1×1022atoms/cm3以下的濃度，優(yōu)選以5×1018atoms/cm3以上且5×1019atoms/cm3以下的濃度添加選自氮、磷、砷及稀有氣體中的一種以上的元素。但是，添加的離子不局限于上述離子，而可采用由能夠使第二氧化物半導(dǎo)體膜116低電阻化的元素構(gòu)成的離子。此時，由于通過經(jīng)過柵極絕緣膜112添加離子，從而第二氧化物半導(dǎo)體膜116不會直接暴露于等離子體，因此第二氧化物半導(dǎo)體膜116不容易受到損壞，并且可以進一步防止第二氧化物半導(dǎo)體膜116的厚度減小。接著，形成層間絕緣膜122(參照圖1H)?？墒褂门c基底絕緣膜102相同的材料形成層間絕緣膜122。接著，也可以進行第五加熱處理。在150℃以上且450℃以下，優(yōu)選在250℃以上且325℃以下進行第五加熱處理?；蛘咭部梢允箿囟仍?50℃到325℃的范圍內(nèi)逐漸地提高。通過進行第五加熱處理，從而也可從層間絕緣膜122向氧化物半導(dǎo)體膜126供給氧。通過上述工序，可以制造截止電流極小的晶體管。此外，通過采用使用本實施方式所示的氧化物半導(dǎo)體膜的晶體管，即使使用如母玻璃等大襯底，也可以提供可靠性高且能夠進行批量生產(chǎn)的半導(dǎo)體裝置。實施方式2圖3A示出構(gòu)成半導(dǎo)體裝置的存儲元件(以下也稱為存儲單元)的電路圖的一例。存儲單元由將氧化物半導(dǎo)體以外的材料(例如，硅、鍺、碳化硅、砷化鎵、氮化鎵、有機化合物等)用于溝道形成區(qū)的晶體管1160及將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管1162構(gòu)成。將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管1162可以根據(jù)實施方式1制造。如圖3A所示，晶體管1160的柵電極與晶體管1162的源電極和漏電極中的一方電連接。另外，第一布線SL(1stLine：也稱為源極線)與晶體管1160的源電極電連接，第二布線BL(2ndLine：也稱為位線)與晶體管1160的漏電極電連接。另外，第三布線S1(3rdLine：也稱為第一信號線)與晶體管1162的源電極和漏電極中的另一方電連接，第四布線S2(4thLine：也稱為第二信號線)與晶體管1162的柵電極電連接。由于將氧化物半導(dǎo)體以外的材料例如單晶硅用于溝道形成區(qū)的晶體管1160可以進行充分的高速工作，所以通過使用晶體管1160可以高速地進行存儲內(nèi)容的讀出等。此外，將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管1162具有其截止電流比晶體管1160小的特征。因此，通過使晶體管1162成為截止?fàn)顟B(tài)，可以在極長時間保持晶體管1160的柵電極的電位。通過有效地利用能夠保持柵電極的電位這一特征，可以如下所述那樣進行信息的寫入、保持以及讀出。首先，對信息的寫入及保持進行說明。首先，通過將第四布線S2的電位設(shè)定為使晶體管1162成為導(dǎo)通狀態(tài)的電位，使晶體管1162成為導(dǎo)通狀態(tài)。由此，將第三布線S1的電位施加到晶體管1160的柵電極(寫入)。然后，通過將第四布線S2的電位設(shè)定為使晶體管1162成為截止?fàn)顟B(tài)的電位，使晶體管1162成為截止?fàn)顟B(tài)，從而保持晶體管1160的柵電極的電位(保持)。因為晶體管1162的截止電流極小，所以在長時間保持晶體管1160的柵電極的電位。例如，若晶體管1160的柵電極的電位為使晶體管1160成為導(dǎo)通狀態(tài)的電位，則在長時間保持晶體管1160的導(dǎo)通狀態(tài)。另外，若晶體管1160的柵電極的電位為使晶體管1160成為截止?fàn)顟B(tài)的電位，則在長時間保持晶體管1160的截止?fàn)顟B(tài)。接著，對信息的讀出進行說明。如上所述，當(dāng)在保持晶體管1160的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)的狀態(tài)下將預(yù)定的電位(恒定電位)施加到第一布線SL時，第二布線BL的電位根據(jù)晶體管1160的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)而取不同的值。例如，在晶體管1160處于導(dǎo)通狀態(tài)的情況下，第二布線BL的電位靠近于第一布線SL的電位。另外，在晶體管1160處于截止?fàn)顟B(tài)的情況下，第二布線BL的電位不變化。如上所述，通過在保持信息的狀態(tài)下對第二布線BL的電位和預(yù)定的電位進行比較，從而可以讀出信息。接著，對信息的改寫進行說明。信息的改寫與上述信息的寫入和保持同樣進行。換言之，將第四布線S2的電位設(shè)定為使晶體管1162成為導(dǎo)通狀態(tài)的電位，使晶體管1162成為導(dǎo)通狀態(tài)。由此，對晶體管1160的柵電極施加第三布線S1的電位(有關(guān)新的信息的電位)。然后，通過將第四布線S2的電位設(shè)定為使晶體管1162成為截止?fàn)顟B(tài)的電位，使晶體管1162成為截止?fàn)顟B(tài)，從而處于保持新的信息的狀態(tài)。如上所述，根據(jù)所公開的發(fā)明的存儲單元可以通過再次進行信息的寫入從而直接改寫信息。因此，不需要閃存器等所需要的擦除工作，并且，可以抑制起因于擦除工作的工作速度的降低。也就是說，可以實現(xiàn)具有存儲單元的半導(dǎo)體裝置的高速工作。此外，圖3B中示出使圖3A的存儲單元發(fā)展后的存儲單元的電路圖的一例。圖3B所示的存儲單元1100包括第一布線SL(源極線)、第二布線BL(位線)、第三布線S1(第一信號線)、第四布線S2(第二信號線)、第五布線WL(字線)、晶體管1164(第一晶體管)、晶體管1161(第二晶體管)以及晶體管1163(第三晶體管)。在晶體管1164及晶體管1163中，將氧化物半導(dǎo)體以外的材料用于溝道形成區(qū)，在晶體管1161中，將氧化物半導(dǎo)體用于溝道形成區(qū)。在此，晶體管1164的柵電極與晶體管1161的源電極和漏電極中的一方電連接。另外，第一布線SL與晶體管1164的源電極電連接，并且晶體管1164的漏電極與晶體管1163的源電極電連接。另外，第二布線BL與晶體管1163的漏電極電連接，第三布線S1與晶體管1161的源電極和漏電極中的另一方電連接，第四布線S2與晶體管1161的柵電極電連接，并且第五布線WL與晶體管1163的柵電極電連接。接著，說明電路工作的具體例子。另外，也可以適當(dāng)?shù)馗淖兿旅嫠镜碾娢?、電壓等的?shù)值。在將數(shù)據(jù)寫入到存儲單元1100時，將第一布線SL設(shè)定為0V，將第五布線WL設(shè)定為0V，將第二布線BL設(shè)定為0V，并且將第四布線S2設(shè)定為2V。在寫入數(shù)據(jù)“1”時，將第三布線S1設(shè)定為2V，而在寫入數(shù)據(jù)“0”時，將第三布線S1設(shè)定為0V。此時，晶體管1163處于截止?fàn)顟B(tài)，晶體管1161處于導(dǎo)通狀態(tài)。另外，在寫入結(jié)束時，在使第三布線S1的電位變化之前，將第四布線S2設(shè)定為0V，而使晶體管1161處于截止?fàn)顟B(tài)。其結(jié)果是，在寫入數(shù)據(jù)“1”之后，與晶體管1164的柵電極連接的節(jié)點(以下，稱為節(jié)點A)的電位成為2V左右，而在寫入數(shù)據(jù)“0”之后，節(jié)點A的電位成為0V左右。在節(jié)點A中積累與第三布線S1的電位相對應(yīng)的電荷，如上所述，晶體管1161的截止電流極小，從而在長時間保持晶體管1164的柵電極的電位。接著，在從存儲單元讀出數(shù)據(jù)時，將第一布線SL設(shè)定為0V，將第五布線WL設(shè)定為2V，將第四布線S2設(shè)定為0V，并且將第三布線S1設(shè)定為0V，使與第二布線BL連接的讀出電路處于工作狀態(tài)。此時，晶體管1163處于導(dǎo)通狀態(tài)，晶體管1161處于截止?fàn)顟B(tài)。若數(shù)據(jù)為“0”，即節(jié)點A處于0V左右的狀態(tài)，則晶體管1164處于截止?fàn)顟B(tài)，因此第二布線BL與第一布線SL之間的電阻處于高電阻狀態(tài)。另一方面，若數(shù)據(jù)為“1”，即節(jié)點A處于2V左右的狀態(tài)，則晶體管1164處于導(dǎo)通狀態(tài)，因此第二布線BL與第一布線SL之間的電阻處于低電阻狀態(tài)。在讀出電路中可以根據(jù)存儲單元的電阻狀態(tài)的不同而讀出數(shù)據(jù)“0”或“1”。另外，雖然在寫入時將第二布線BL設(shè)定為0V，但是也可以使第二布線BL處于浮動狀態(tài)或充電到0V以上的電位。雖然在讀出時將第三布線S1設(shè)定為0V，但是也可以使第三布線S1處于浮動狀態(tài)或充電到0V以上的電位。注意，數(shù)據(jù)“1”和數(shù)據(jù)“0”是為了方便起見被定義的，也可以彼此交換。另外，上述工作電壓只是一例。只要以在數(shù)據(jù)為“0”時使晶體管1164處于截止?fàn)顟B(tài)且在數(shù)據(jù)為“1”時使晶體管1164處于導(dǎo)通狀態(tài)的方式、在寫入時使晶體管1161處于導(dǎo)通狀態(tài)且在寫入時以外使晶體管1161處于截止?fàn)顟B(tài)的方式以及在讀出時晶體管1163處于導(dǎo)通狀態(tài)的方式選擇工作電壓，即可。尤其是，也可以使用外圍邏輯電路的電源電位VDD以代替2V。在本實施方式中，為了清楚地理解而說明了最小存儲單位(1位)的存儲單元，但是存儲裝置的結(jié)構(gòu)不局限于此。也可以通過適當(dāng)?shù)剡B接多個存儲單元而構(gòu)成更復(fù)雜的半導(dǎo)體裝置。例如，可以使用多個上述存儲單元而構(gòu)成NAND型或NOR型的半導(dǎo)體裝置。布線的結(jié)構(gòu)也不局限于圖3A或圖3B，而可以適當(dāng)?shù)剡M行改變。圖4示出具有m×n位的存儲容量的根據(jù)本發(fā)明的一個方式的半導(dǎo)體裝置的框電路圖。圖4所示的半導(dǎo)體裝置包括：m條第五布線WL(1)至WL(m)及m條第四布線S2(1)至S2(m)；n條第二布線BL(1)至BL(m)及n條第三布線S1(1)至S1(m)；將多個存儲單元1100(1，1)至1100(m，n)配置為縱m個(行)×橫n個(列)(m、n為自然數(shù))的矩陣狀的存儲單元陣列1110；以及外圍電路如使第二布線BL及第三布線S1驅(qū)動的驅(qū)動電路1111、使第四布線S2及第五布線WL驅(qū)動的驅(qū)動電路1113以及讀出電路1112。作為其他外圍電路，也可以設(shè)置有刷新電路等。作為各存儲單元的代表，以存儲單元1100(i，j)為典型例進行考慮。在此，存儲單元1100(i，j)(i為1以上且m以下的整數(shù)，j為1以上且n以下的整數(shù))分別與第二布線BL(j)、第三布線S1(j)、第五布線WL(i)、第四布線S2(i)以及第一布線SL連接。將電位Vs施加到第一布線SL。另外，第二布線BL(1)至BL(n)及第三布線S1(1)至S1(n)與驅(qū)動電路1111及讀出電路1112連接，而第五布線WL(1)至WL(m)及第四布線S2(1)至S2(m)與驅(qū)動電路1113連接。說明圖4所示的半導(dǎo)體裝置的工作。在本結(jié)構(gòu)中，按每個行進行寫入及讀出。在對第i行的存儲單元1100(i，1)至1100(i，n)進行寫入時，將第一布線SL的電位Vs設(shè)定為0V，將第五布線WL(i)設(shè)定為0V，將第二布線BL(1)至BL(n)設(shè)定為0V，并且將第四布線S2(i)設(shè)定為2V。此時，晶體管1161成為導(dǎo)通狀態(tài)。在寫入數(shù)據(jù)“1”的列中將第三布線S1(1)至S1(n)設(shè)定為2V，而在寫入數(shù)據(jù)“0”的列中將第三布線S1(1)至S1(n)設(shè)定為0V。另外，在數(shù)據(jù)寫入結(jié)束時，在使第三布線S1(1)至S1(n)的電位變化之前將第四布線S2(i)設(shè)定為0V，而使晶體管1161處于截止?fàn)顟B(tài)。另外，將第五布線WL(i)之外的第五布線WL設(shè)定為0V，并且將第四布線S2(i)之外的第四布線S2設(shè)定為0V。其結(jié)果是，在對數(shù)據(jù)“1”進行寫入的存儲單元中，與晶體管1164的柵電極連接的節(jié)點(以下稱為節(jié)點A)的電位成為2V左右，而在對數(shù)據(jù)“0”進行寫入的存儲單元中，節(jié)點A的電位成為0V左右。另外，未選擇的存儲單元的節(jié)點A的電位不變。在進行第i行的存儲單元1100(i，1)至1100(i，n)的讀出時，將第一布線SL的電位Vs設(shè)定為0V，將第五布線WL(i)設(shè)定為2V，將第四布線S2(i)設(shè)定為0V，將第三布線S1(1)至S1(n)設(shè)定為0V，并使與第二布線BL(1)至BL(n)連接的讀出電路處于工作狀態(tài)。在讀出電路中例如可以根據(jù)存儲單元的電阻狀態(tài)的不同而讀出數(shù)據(jù)“0”或“1”。另外，將第五布線WL(i)之外的第五布線WL設(shè)定為0V，并且將第四布線S2(i)之外的第四布線S2設(shè)定為0V。另外，雖然在寫入時將第二布線BL設(shè)定為0V，但是也可以使第二布線BL處于浮動狀態(tài)或充電到0V以上的電位。雖然在讀出時將第三布線S1設(shè)定為0V，但是也可以使第三布線S1處于浮動狀態(tài)或充電到0V以上的電位。由于根據(jù)本實施方式可以在極長的時間保持與將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管連接的節(jié)點的電位，因此可以制造能夠以低耗電量進行信息的寫入、保持、讀出的存儲元件。可以將本實施方式所示的結(jié)構(gòu)、方法等與其他實施方式所示的結(jié)構(gòu)、方法等適當(dāng)?shù)亟M合而實施。實施方式3在本實施方式中示出具有電容元件的存儲單元的電路圖的一例。圖5A所示的存儲單元1170包括第一布線SL、第二布線BL、第三布線S1、第四布線S2、第五布線WL、晶體管1171(第一晶體管)、晶體管1172(第二晶體管)以及電容元件1173。在晶體管1171中將氧化物半導(dǎo)體以外的材料用于溝道形成區(qū)，而在晶體管1172中，將氧化物半導(dǎo)體用于溝道形成區(qū)?？梢愿鶕?jù)實施方式1制造將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管1172。在此，晶體管1171的柵電極、晶體管1172的源電極和漏電極中的一方以及電容元件1173的一方的電極電連接。另外，第一布線SL與晶體管1171的源電極電連接，第二布線BL與晶體管1171的漏電極電連接，第三布線S1與晶體管1172的源電極和漏電極中的另一方電連接，第四布線S2與晶體管1172的柵電極電連接，并且第五布線WL與電容元件1173的另一方電極電連接。以下，說明電路工作的具體例子。另外，也可以適當(dāng)?shù)馗淖兿旅嫠镜碾娢弧㈦妷旱鹊臄?shù)值。在將數(shù)據(jù)寫入到存儲單元1170時，將第一布線SL設(shè)定為0V，將第五布線WL設(shè)定為0V，將第二布線BL設(shè)定為0V，并且將第四布線S2設(shè)定為2V。在寫入數(shù)據(jù)“1”時，將第三布線S1設(shè)定為2V，在寫入數(shù)據(jù)“0”時，將第三布線S1設(shè)定為0V。此時，晶體管1172成為導(dǎo)通狀態(tài)。另外，在寫入結(jié)束時，在使第三布線S1的電位變化之前，將第四布線S2設(shè)定為0V，而使晶體管1172處于截止?fàn)顟B(tài)。其結(jié)果是，在寫入數(shù)據(jù)“1”之后，連接到晶體管1171的柵電極的節(jié)點(以下，稱為節(jié)點A)的電位成為2V左右，而在寫入數(shù)據(jù)“0”之后，節(jié)點A的電位成為0V左右。在從存儲單元1170讀出數(shù)據(jù)時，將第一布線SL設(shè)定為0V，將第五布線WL設(shè)定為2V，將第四布線S2設(shè)定為0V，并且將第三布線S1設(shè)定為0V，使連接于第二布線BL的讀出電路處于工作狀態(tài)。此時，晶體管1172處于截止?fàn)顟B(tài)。下面說明將第五布線WL設(shè)定為2V時的晶體管1171的狀態(tài)。用來決定晶體管1171的狀態(tài)的節(jié)點A的電位取決于第五布線WL與節(jié)點A之間的電容C1和晶體管1171的柵電極與源電極及漏電極之間的電容C2。另外，雖然在讀出時將第三布線S1設(shè)定為0V，但是也可以使第三布線S1處于浮動狀態(tài)或充電到0V以上的電位的狀態(tài)。數(shù)據(jù)“1”和數(shù)據(jù)“0”是為了方便起見被定義的，也可以相反。關(guān)于寫入時的第三布線S1的電位，只要在寫入后晶體管1172處于截止?fàn)顟B(tài)且在第五布線WL的電位為0V時晶體管1171處于截止?fàn)顟B(tài)的范圍分別選擇數(shù)據(jù)“1”或數(shù)據(jù)“0”的電位即可。關(guān)于讀出時的第五布線WL的電位，只要以在數(shù)據(jù)“0”時晶體管1171處于截止?fàn)顟B(tài)而在數(shù)據(jù)“1”時晶體管1171處于導(dǎo)通狀態(tài)的方式選擇電位即可。例如，將上述第五布線WL的電位設(shè)定為晶體管1171的閾值電壓即可。只要在不改變上述晶體管1171的狀態(tài)的范圍，就可以采用任何閾值電壓。此外，參照圖5B說明使用存儲單元的NOR型半導(dǎo)體存儲裝置的例子，該存儲單元包括具有第一柵電極及第二柵電極的選擇晶體管以及電容元件。圖5B所示的存儲單元陣列具有：排列為i行(i為3以上的自然數(shù))和j列(j為3以上的自然數(shù))的矩陣狀的多個存儲單元1180；i條字線WL(字線WL_1至WL_i)；i條電容線CL(電容線CL_1至CL_i)；i條柵極線BGL(柵極線BGL_1至BGL_i)；j條位線BL(位線BL_1至BL_j)；以及源極線SL。另外，在本實施方式中說明具備i條柵極線BGL(柵極線BGL_1至BGL_i)的存儲單元陣列，但是不局限于此。例如，也可以在存儲單元陣列中不設(shè)置柵極線BGL。為了方便，在此的i及j為3以上的自然數(shù)，但是本實施方式所示的存儲單元陣列的行數(shù)及列數(shù)都不局限于3以上。既可以采用一行或一列的存儲單元陣列，又可以采用兩行或兩列的存儲單元陣列。再者，多個存儲單元1180的每一個(也稱為存儲單元1180(M，N)(其中，N為1以上且j以下的自然數(shù)，M為1以上且i以下的自然數(shù)。))具備晶體管1181(M，N)、電容元件1183(M，N)以及晶體管1182(M，N)。此外，在半導(dǎo)體存儲裝置中，電容元件由第一電容電極、第二電容電極以及重疊于第一電容電極及第二電容電極的介電層構(gòu)成。在電容元件中根據(jù)施加到第一電容電極與第二電容電極之間的電壓積累電荷。晶體管1181(M，N)為n溝道型晶體管，并具有源電極、漏電極、第一柵電極以及第二柵電極。此外，在本實施方式的半導(dǎo)體存儲裝置中，晶體管1181不一定需要為n溝道型晶體管。晶體管1181(M，N)的源電極和漏電極中的一方與位線BL_N連接，晶體管1181(M，N)的第一柵電極與字線WL_M連接，晶體管1181(M，N)的第二柵電極與柵極線BGL_M連接。通過采用晶體管1181(M，N)的源電極和漏電極中的一方與位線BL_N連接的結(jié)構(gòu)，可以在每個存儲單元中選擇性地讀出數(shù)據(jù)。晶體管1181(M，N)在存儲單元1180(M，N)中具有選擇晶體管的功能。作為晶體管1181(M，N)，可以使用將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管。晶體管1182(M，N)為p溝道型晶體管。此外，在本實施方式的半導(dǎo)體存儲裝置中，晶體管1182不一定需要為p溝道型晶體管。晶體管1182(M，N)的源電極和漏電極中的一方與源極線SL連接，晶體管1182(M，N)的源電極和漏電極中的另一方與位線BL_N連接，晶體管1182(M，N)的柵電極與晶體管1181(M，N)的源電極和漏電極中的另一方連接。晶體管1182(M，N)在存儲單元1180(M，N)中具有輸出晶體管的功能。作為晶體管1182(M，N)，例如可以使用將單晶硅用于溝道形成區(qū)的晶體管。電容元件1183(M，N)的第一電容電極與電容線CL_M連接，電容元件1183(M，N)的第二電容電極與晶體管1181(M，N)的源電極和漏電極中的另一方連接。另外，電容元件1183(M，N)具有保持電容的功能。字線WL_1至WL_i的每個電壓例如由使用譯碼器的驅(qū)動電路控制。位線BL_1至BL_j的每個電壓例如由使用譯碼器的驅(qū)動電路控制。電容線CL_1至CL_i的每個電壓例如由使用譯碼器的驅(qū)動電路控制。柵極線BGL_1至BGL_i的每個電壓例如使用柵極線驅(qū)動電路控制。柵極線驅(qū)動電路例如由具備二極管及第一電容電極與二極管的陽極及柵極線BGL電連接的電容元件的電路構(gòu)成。通過調(diào)節(jié)晶體管1181的第二柵電極的電壓，可以調(diào)節(jié)晶體管1181的閾值電壓。從而，可以調(diào)節(jié)用作選擇晶體管的晶體管1181的閾值電壓，而可以使流在截止?fàn)顟B(tài)下的晶體管1181的源電極和漏電極之間的電流為極小。因此，可以延長存儲電路中的數(shù)據(jù)保持期間。此外，由于可以使寫入及讀出數(shù)據(jù)時需要的電壓比現(xiàn)有的半導(dǎo)體裝置低，所以可以降低耗電量。由于根據(jù)本實施方式可以在極長的時間保持與將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管連接的節(jié)點的電位，因此可以制造能夠以低耗電量進行信息的寫入、保持、讀出的存儲元件。本實施方式所示的結(jié)構(gòu)及方法等可以與其他實施方式所示的結(jié)構(gòu)及方法等適當(dāng)?shù)亟M合而使用。實施方式4在本實施方式中，參照圖6A及6B說明使用實施方式1所示的晶體管的半導(dǎo)體裝置的例子。圖6A示出具有相當(dāng)于所謂DRAM(DynamicRandomAccessMemory)的結(jié)構(gòu)的半導(dǎo)體裝置的一例。圖6A所示的存儲單元陣列1120具有將多個存儲單元1130排列為矩陣狀的結(jié)構(gòu)。另外，存儲單元陣列1120具有m條第一布線BL以及n條第二布線WL。注意，在本實施方式中將第一布線BL稱為位線BL，將第二布線WL稱為字線WL。存儲單元1130包括晶體管1131和電容元件1132。晶體管1131的柵電極與第二布線WL連接。另外，晶體管1131的源電極和漏電極中的一方與第一布線BL連接，晶體管1131的源電極和漏電極中的另一方與電容元件的一方的電極連接。另外，電容元件的另一方的電極與電容線CL連接，并施加有一定的電壓。作為晶體管1131使用上述實施方式1所示的晶體管。與將單晶硅用于溝道形成區(qū)的晶體管相比，實施方式1所示的將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管的截止電流較小。因此，如果將實施方式1所示的晶體管用于被認為所謂DRAM的圖6A所示的半導(dǎo)體裝置，則可以得到實質(zhì)上的非易失性存儲器。圖6B示出具有相當(dāng)于所謂SRAM(StaticRandomAccessMemory：靜態(tài)隨機存取存儲器)的結(jié)構(gòu)的半導(dǎo)體裝置的一例。圖6B所示的存儲單元陣列1140可以采用將多個存儲單元1150排列為矩陣狀的結(jié)構(gòu)。此外，存儲單元陣列1140具有第一布線BL、第二布線WL以及第三布線(反相位線(invertedbitline)/BL)。存儲單元1150具有第一晶體管1151、第二晶體管1152、第三晶體管1153、第四晶體管1154、第五晶體管1155以及第六晶體管1156。第一晶體管1151和第二晶體管1152用作選擇晶體管。另外，第三晶體管1153和第四晶體管1154中，一方為n溝道型晶體管(在此為第四晶體管1154)，另一方為p溝道型晶體管(在此為第三晶體管1153)。換言之，由第三晶體管1153和第四晶體管1154構(gòu)成CMOS電路。同樣地，由第五晶體管1155和第六晶體管1156構(gòu)成CMOS電路。第一晶體管1151、第二晶體管1152、第四晶體管1154、第六晶體管1156為n溝道型晶體管，作為這些晶體管使用實施方式1所示的晶體管即可。第三晶體管1153和第五晶體管1155為p溝道型晶體管，將氧化物半導(dǎo)體以外的材料用于這些晶體管的溝道形成區(qū)即可。但是，既可以對上述第一至第六晶體管1151至1156中的p型晶體管應(yīng)用實施方式1所示的晶體管，又可以對上述第一至第六晶體管1151至1156中的n型晶體管應(yīng)用將氧化物半導(dǎo)體之外的材料用于溝道形成區(qū)的晶體管。本實施方式所示的結(jié)構(gòu)、方法等可以與其他實施方式所示的結(jié)構(gòu)、方法等適當(dāng)?shù)亟M合而使用。實施方式5可以至少其一部分使用將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管來構(gòu)成CPU(CentralProcessingUnit:中央處理單元)。圖7A是示出CPU的具體結(jié)構(gòu)的框圖。圖7A所示的CPU在其襯底1190上具有：運算邏輯單元(ALU:Arithmeticlogicunit)1191、ALU控制器1192、指令譯碼器1193、中斷控制器1194、定時控制器1195、寄存器1196、寄存器控制器1197、總線接口(總線I/F)1198、能夠改寫的ROM1199以及ROM接口(ROMI/F)1189。作為襯底1190使用半導(dǎo)體襯底、SOI襯底、玻璃襯底等。ROM1199及ROM接口1189也可以設(shè)置在不同的芯片上。當(dāng)然，圖7A所示的CPU只是簡化其結(jié)構(gòu)而所示的一例，所以實際的CPU根據(jù)其用途具有各種各樣的結(jié)構(gòu)。通過總線接口1198輸入到CPU的指令在輸入到指令譯碼器1193并被譯碼之后，輸入到ALU控制器1192、中斷控制器1194、寄存器控制器1197、定時控制器1195。ALU控制器1192、中斷控制器1194、寄存器控制器1197、定時控制器1195根據(jù)被譯碼的指令而進行各種控制。具體而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在進行CPU的程序時，根據(jù)其優(yōu)先度或掩模的狀態(tài)來判斷來自外部的輸入/輸出裝置或外圍電路的中斷要求而進行處理該要求。寄存器控制器1197生成寄存器1196的地址，并對應(yīng)于CPU的狀態(tài)來進行寄存器1196的讀出或?qū)懭?。另外，定時控制器1195生成用來控制ALU1191、ALU控制器1192、指令譯碼器1193、中斷控制器1194以及寄存器控制器1197的工作定時的信號。例如，定時控制器1195具有根據(jù)基準(zhǔn)時鐘信號CLK1來生成內(nèi)部時鐘信號CLK2的內(nèi)部時鐘產(chǎn)生部，并將該時鐘信號CLK2供應(yīng)到上述各種電路。在圖7A所示的CPU中，在寄存器1196中設(shè)置有存儲元件。作為寄存器1196的存儲元件可以使用實施方式2所示的存儲元件。在圖7A所示的CPU中，寄存器控制器1197根據(jù)來自ALU1191的指令來選擇寄存器1196中的保持工作。換言之，寄存器控制器1197選擇寄存器1196所具有的存儲元件中的工作：由倒相元件(phase-inversionelement)保持數(shù)據(jù)；或者由電容元件保持數(shù)據(jù)。在選擇由倒相元件保持數(shù)據(jù)的情況下，對寄存器1196中的存儲元件供應(yīng)電源電壓。在選擇由電容元件保持數(shù)據(jù)的情況下，對電容元件進行數(shù)據(jù)的改寫，而可以停止對寄存器1196中的存儲元件供應(yīng)電源電壓。如圖7B或7C所示，電源的停止可以通過在存儲元件群和施加有電源電位VDD或電源電位VSS的節(jié)點之間設(shè)置開關(guān)元件來進行。以下對圖7B及7C的電路進行說明。圖7B及7C示出作為用來控制對存儲元件供應(yīng)電源電位的開關(guān)元件，使用包括晶體管的存儲電路的結(jié)構(gòu)的一例，在該晶體管中將氧化物半導(dǎo)體用于溝道形成區(qū)。圖7B所示的存儲裝置包括開關(guān)元件1141以及具有多個存儲元件1142的存儲元件群1143。具體而言，作為各存儲元件1142可以使用實施方式2所示的存儲元件。存儲元件群1143所具有的各存儲元件1142通過開關(guān)元件1141施加有高電平的電源電位VDD。并且，存儲元件群1143所具有的各存儲元件1142施加有信號IN的電位和低電平的電源電位VSS。在圖7B中，作為開關(guān)元件1141使用將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管，并且該晶體管由施加到其柵電極的信號SigA來控制其開關(guān)。另外，雖然圖7B中示出開關(guān)元件1141只具有一個晶體管的結(jié)構(gòu)，但是不限于此，也可以具有多個晶體管。當(dāng)開關(guān)元件1141具有多個用作開關(guān)元件的晶體管時，既可以將上述多個晶體管并聯(lián)，又可以將上述多個晶體管串聯(lián)，還可以組合并聯(lián)和串聯(lián)。另外，在圖7B中，雖然由開關(guān)元件1141控制對存儲元件群1143所具有的各存儲元件1142供應(yīng)高電平的電源電位VDD，但是也可以由開關(guān)元件1141控制供應(yīng)低電平的電源電位VSS。另外，圖7C示出存儲單元的一例，其中通過開關(guān)元件1141對存儲元件群1143所具有的各存儲元件1142供應(yīng)低電平的電源電位VSS。可以由開關(guān)元件1141控制對存儲元件群1143所具有的各存儲元件1142供應(yīng)低電平的電源電位VSS。即使在存儲元件群和施加有電源電位VDD或電源電位VSS的節(jié)點之間設(shè)置開關(guān)元件，來暫時停止CPU的動作而停止供應(yīng)電源電壓，也能夠保持數(shù)據(jù)，而可以降低耗電量。具體而言，例如即使個人計算機的使用者停止向鍵盤等輸入裝置輸入信息，也可以停止CPU的工作，因此可以降低耗電量。在此，雖然以CPU為例子來說明，但是也可以應(yīng)用于DSP(DigitalSignalProcessor：數(shù)字信號處理器)、定制LSI、FPGA(FieldProgrammableGateArray：現(xiàn)場可編程門陣列)等的LSI。本實施方式可以與上述實施方式適當(dāng)?shù)亟M合而實施。實施方式6在本實施方式中示出使用將氧化物半導(dǎo)體用于溝道形成區(qū)的晶體管來形成的顯示裝置的例子。作為設(shè)置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發(fā)光元件(也稱為發(fā)光顯示元件)。在發(fā)光元件的范疇內(nèi)包括其亮度由電流或電壓控制的元件，具體而言，包括無機EL(ElectroLuminescence：電致發(fā)光)、有機EL等。此外，也可以采用電子墨水等由于電作用而改變對比度的顯示媒體作為顯示元件。在本實施方式中，參照圖8A及8B說明液晶顯示裝置作為顯示裝置的一例。此外，本實施方式中的顯示裝置包括處于密封有顯示元件的狀態(tài)的面板及在該面板中安裝有包括控制器的IC等的模塊。另外，本實施方式中的顯示裝置是指圖像顯示器件、顯示器件或光源(包括照明裝置)。此外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模塊；在TAB膠帶或TCP的端部上設(shè)置有印刷線路板的模塊；或者通過COG方式將IC(集成電路)直接安裝到顯示元件的模塊。在圖8A中，以圍繞設(shè)置在第一襯底201上的像素部202及掃描線驅(qū)動電路204的方式設(shè)置有密封劑205。此外，在像素部202及掃描線驅(qū)動電路204上設(shè)置有第二襯底206。因此，像素部202及掃描線驅(qū)動電路204與液晶元件等的顯示元件一起被第一襯底201、密封劑205以及第二襯底206密封。在圖8A中，在第一襯底201上的與由密封劑205圍繞的區(qū)域不同的區(qū)域中安裝有使用單晶半導(dǎo)體膜或多晶半導(dǎo)體膜形成在另行準(zhǔn)備的襯底上的信號線驅(qū)動電路203。在圖8A中，供給到信號線驅(qū)動電路203、掃描線驅(qū)動電路204以及像素部202的各種信號及電位通過FPC(Flexibleprintedcircuit：柔性印刷電路)的FPC218供給。此外，圖8A示出在第一襯底201上設(shè)置掃描線驅(qū)動電路204，并另行設(shè)置信號線驅(qū)動電路203且將該信號線驅(qū)動電路203安裝到第一襯底201的例子，但是不局限于該結(jié)構(gòu)。也可以另行設(shè)置掃描線驅(qū)動電路并進行安裝，并且也可以另行僅設(shè)置信號線驅(qū)動電路的一部分或者掃描線驅(qū)動電路的一部分并進行安裝。另外，對另行設(shè)置的驅(qū)動電路的連接方法沒有特別的限制，而可以采用COG(ChipOnGlass：玻璃覆晶封裝)法、引線鍵合法或TAB(TapeAutomatedBonding：卷帶式自動接合)法等。圖8A是通過COG法安裝信號線驅(qū)動電路203的例子。設(shè)置在第一襯底上的像素部及掃描線驅(qū)動電路包括多個晶體管，并且，可以采用在實施方式1中所示的晶體管。圖8B相當(dāng)于沿著圖8A的M-N的截面圖。設(shè)置在第一襯底201上的像素部202及掃描線驅(qū)動電路204包括多個晶體管，并且，在圖8B中示出像素部202所包括的晶體管210以及掃描線驅(qū)動電路204所包括的晶體管211。在本實施方式中，作為晶體管210及晶體管211，可以采用在實施方式1中所示的晶體管。因此，作為圖8B所示的本實施方式的半導(dǎo)體裝置可以提供可靠性高的半導(dǎo)體裝置。設(shè)置在像素部202中的晶體管210電連接到顯示元件而構(gòu)成顯示面板。作為顯示元件的液晶元件213包括第一電極230、第二電極231以及液晶層208。另外，以夾持液晶層208的方式設(shè)置有用作取向膜的絕緣膜232及絕緣膜233。第二電極231設(shè)置在第二襯底206一側(cè)，并且，第一電極230和第二電極231夾著液晶層208層疊。此外，間隔物235為通過選擇性地蝕刻絕緣膜而獲得的柱狀間隔物，并且是為控制液晶層208的厚度(單元間隙)而設(shè)置的。另外，還可以使用球狀間隔物。當(dāng)作為顯示元件使用液晶元件時，使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據(jù)條件而呈現(xiàn)膽甾相、近晶相、立方相、手性向列相、各向同性相等。此外，液晶材料的固有電阻率為1×109Ω·cm以上，優(yōu)選為1×1011Ω·cm以上，更優(yōu)選為1×1012Ω·cm以上。注意，本說明書中的固有電阻率的值為在20℃下進行測量的值?？紤]到設(shè)置在像素部中的晶體管的泄漏電流等，以能夠在預(yù)定期間中保持電荷的方式設(shè)定設(shè)置在液晶顯示裝置的保持電容。通過使用具有氧化物半導(dǎo)體膜的晶體管，設(shè)置具有各像素中的液晶電容的1/3以下或1/5以下的電容的大小的保持電容就足夠了。如圖8B所示，半導(dǎo)體裝置包括連接端子電極215及端子電極216，并且，連接端子電極215及端子電極216通過各向異性導(dǎo)電膜219電連接到FPC218所包括的端子。另外，在端子電極216之下殘留氧化物半導(dǎo)體膜217。連接端子電極215由與第一電極230相同的導(dǎo)電膜形成，并且，端子電極216由與晶體管210、晶體管211的源電極及漏電極相同的導(dǎo)電膜形成。在本實施方式中使用的采用氧化物半導(dǎo)體膜的晶體管可以減少截止電流。因此，可以使圖像信號等的電信號的保持時間延長，并也可以在電源導(dǎo)通狀態(tài)下使寫入間隔設(shè)定得長。從而，可以減少刷新工作的頻度，所以發(fā)揮抑制耗電量的效果。此外，在本實施方式中使用的采用氧化物半導(dǎo)體膜的晶體管由于可以得到較高的電場效應(yīng)遷移率，所以可以進行高速驅(qū)動。因此，通過將上述晶體管用于液晶顯示裝置的像素部，可以提供高圖像質(zhì)量的圖像。此外，由于可以將上述晶體管分別設(shè)置在同一襯底上的驅(qū)動電路部及像素部中，所以可以削減液晶顯示裝置的零部件數(shù)。作為液晶顯示裝置的液晶的驅(qū)動方法，有與襯底垂直地施加電壓的垂直電場方式以及與襯底平行地施加電壓的水平電場方式。下面舉例說明液晶的工作模式。首先，圖10A1及10A2示出說明TN模式的液晶顯示裝置的像素結(jié)構(gòu)的截面模式圖。在互相相對地配置的第一襯底3101和第二襯底3102之間夾有具有顯示元件的層3100。此外，在第一襯底3101一側(cè)形成有第一偏振片3103，在第二襯底3102一側(cè)形成有第二偏振片3104。配置有成為交叉尼克耳狀態(tài)的第一偏振片3103的吸收軸和第二偏振片3104的吸收軸。雖然在附圖中未示出，但是可以在第二偏振片3104的外側(cè)上設(shè)置背光燈等。在第一襯底3101和第二襯底3102上分別設(shè)置有第一電極3108和第二電極3109。而且，至少將與背光燈相反一側(cè)，即在可見一側(cè)上的第一電極3108形成為具有透光性。在具有這種結(jié)構(gòu)的液晶顯示裝置具有常白模式的情況下，當(dāng)對第一電極3108及第二電極3109施加電壓(稱為垂直電場方式)時，如圖10A1所示，液晶分子3105成為在縱向方向上排列的狀態(tài)。于是，來自背光燈的光不能穿過第一偏振片3103，成為黑色顯示。并且，如圖10A2所示，當(dāng)不對第一電極3108和第二電極3109之間施加電壓時，液晶分子3105在橫向方向上排列而成為在平面內(nèi)扭曲的狀態(tài)。其結(jié)果是，來自背光燈的光可以穿過第一偏振片3103，成為白色顯示。此外，通過調(diào)節(jié)對第一電極3108及第二電極3109施加的電壓，可以表示灰度。像這樣，可以進行預(yù)定的圖像顯示。此時，通過設(shè)置濾色片可以進行全彩色顯示?？梢栽诘谝灰r底3101一側(cè)或第二襯底3102一側(cè)設(shè)置濾色片。作為用于TN模式的液晶材料，使用公知的材料即可。圖10B1及B2示出說明VA模式的液晶顯示裝置的像素結(jié)構(gòu)的截面模式圖。VA模式為當(dāng)沒有電場時液晶分子3105與襯底垂直地被取向的模式。與圖10A1及A2同樣，在第一襯底3101及第二襯底3102上分別設(shè)置有第一電極3108及第二電極3109。而且，至少將與背光燈相反一側(cè)，即在可見一側(cè)上的電極的第一電極3108形成為具有透光性。并且，在第一襯底3101一側(cè)形成有第一偏振片3103，而在第二襯底3102一側(cè)形成有第二偏振片3104。此外，配置有成為交叉尼克耳狀態(tài)的第一偏振片3103的吸收軸和第二偏振片3104的吸收軸。在具有這種結(jié)構(gòu)的液晶顯示裝置中，當(dāng)對第一電極3108及第二電極3109施加電壓(垂直電場方式)時，如圖10B1所示，液晶分子3105成為在橫向方向上排列的狀態(tài)。于是，來自背光燈的光可以穿過第一偏振片3103，成為白色顯示。而且，如圖10B2所示，當(dāng)不對第一電極3108及第二電極3109施加電壓時，液晶分子3105成為在縱向方向上排列的狀態(tài)。其結(jié)果是，由第二偏振片3104偏振的來自背光燈的光不受到液晶分子3105的雙折射的影響地穿過單元中。于是，被偏振的來自背光燈的光不能穿過第一偏振片3103，成為黑色顯示。此外，通過調(diào)節(jié)對第一電極3108及第二電極3109施加的電壓，可以表示灰度。像這樣，可以進行預(yù)定的圖像顯示。此時，通過設(shè)置濾色片可以進行全彩色顯示?？梢栽诘谝灰r底3101一側(cè)或第二襯底3102一側(cè)設(shè)置濾色片。圖10C1及C2示出說明MVA模式的液晶顯示裝置的像素結(jié)構(gòu)的截面模式圖。MVA模式是一種方法，其中一個像素被分割為多個部分，且使各部分的取向方向為彼此不同而相互補償視角依賴性。如圖10C1所示，在MVA模式中在第一電極3108及第二電極3109上設(shè)置有用來控制取向的其截面為三角的突起物3158及3159。另外，其他結(jié)構(gòu)與VA模式同樣。當(dāng)對第一電極3108及第二電極3109施加電壓(垂直電場方式)時，如圖10C1所示，液晶分子3105以其長軸大致垂直于突起物3158及3519的面的方式取向。于是，來自背光燈的光可以穿過第一偏振片3103，成為白色顯示。而且，如圖10C2所示，當(dāng)不對第一電極3108及第二電極3109施加電壓時，液晶分子3105成為在縱向方向上排列的狀態(tài)。其結(jié)果是，來自背光燈的光不能穿過第一偏振片3103，成為黑色顯示。此外，通過調(diào)節(jié)對第一電極3108及第二電極3109施加的電壓，可以表示灰度。像這樣，可以進行預(yù)定的圖像顯示。此時，通過設(shè)置濾色片，可以進行全彩色顯示?？梢栽诘谝灰r底3101一側(cè)或第二襯底3102一側(cè)設(shè)置濾色片。圖13A及13B示出MVA模式的另一例子的俯視圖和截面圖。如圖13A所示，第二電極3109a、第二電極3109b及第二電極3109c形成為“<”型地彎曲的圖案。如圖13B所示，在第二電極3109a、3109b及3109c上以及第一電極3108上分別形成有取向膜的絕緣膜3162及絕緣膜3163。在第一電極3108上第二電極3109b重疊地形成有突起物3158。圖11A1及11A2是說明OCB模式的液晶顯示裝置的像素結(jié)構(gòu)的截面模式圖。在OCB模式中，液晶分子3105在液晶層內(nèi)以補償視角依賴性的方式取向。這種取向被稱為彎曲取向。如圖10A1、10A2、10B1、10B2、10C1、10C2同樣，在第一襯底3101及第二襯底3102上分別設(shè)置有第一電極3108及第二電極3109。然后，至少將與背光燈相反一側(cè)，即在可見一側(cè)上的電極的第一電極3108形成為具有透光性。并且，在第一襯底3101一側(cè)形成有第一偏振片3103，而在第二襯底3102一側(cè)形成有第二偏振片3104。此外，配置有成為交叉尼克耳狀態(tài)的第一偏振片3103的吸收軸和第二偏振片3104的吸收軸。在具有這種結(jié)構(gòu)的液晶顯示裝置中，當(dāng)對第一電極3108及第二電極3109施加電壓(垂直電場方式)時進行黑色顯示。此時，如圖11A1所示，液晶分子3105成為在縱向方向上排列的狀態(tài)。于是，來自背光燈的光不能穿過第一偏振片3103，成為黑色顯示。并且，如圖11A2所示，當(dāng)在第一電極3108和第二電極3109之間不施加電壓時，液晶分子3105成為彎曲取向狀態(tài)。其結(jié)果是，來自背光燈的光可以穿過第一偏振片3103，成為白色顯示。此外，通過調(diào)節(jié)對第一電極3108及第二電極3109施加的電壓，可以表示灰度。像這樣，可以進行預(yù)定的圖像顯示。此時，通過設(shè)置濾色片可以進行全彩色顯示。也可以在第一襯底3101一側(cè)或第二襯底3102一側(cè)設(shè)置濾色片。在這種OCB模式中，可以利用液晶層內(nèi)的液晶分子3105的排列來補償視角依賴性。并且，可以利用包括一對層疊的偏振器的層來提高對比度。圖11B1及11B2示出說明FLC模式及AFLC模式的液晶顯示裝置的像素結(jié)構(gòu)的截面模式圖。如圖10A1、10A2、10B1、10B2、10C1、10C2同樣，在第一襯底3101及第二襯底3102上分別設(shè)置有第一電極3108及第二電極3109。然后，將與背光燈相反一側(cè)，即在可見一側(cè)上的電極的第一電極3108形成為具有透光性。并且，在第一襯底3101一側(cè)形成有第一偏振片3103，而在第二襯底3102一側(cè)形成有第二偏振片3104。此外，配置有成為交叉尼克耳狀態(tài)的第一偏振片3103的吸收軸和第二偏振片3104的吸收軸。在具有這種結(jié)構(gòu)的液晶顯示裝置中，當(dāng)對第一電極3108及第二電極3109施加電壓(稱為垂直電場方式)時，液晶分子3105成為沿偏離研磨方向的橫向方向排列的狀態(tài)。其結(jié)果是，來自背光燈的光可以穿過第一偏振片3103，成為白色顯示。而且，如圖11B2所示，當(dāng)對第一電極3108和第二電極3109之間未施加電壓時，液晶分子3105成為沿研磨方向的橫向方向排列的狀態(tài)。于是，來自背光燈的光不能穿過第一偏振片3103，成為黑色顯示。此外，通過調(diào)節(jié)對第一電極3108及第二電極3109施加的電壓，可以表示灰度。像這樣，可以進行預(yù)定的圖像顯示。此時，通過設(shè)置濾色片可以進行全彩色顯示。也可以在第一襯底3101一側(cè)或第二襯底3102一側(cè)設(shè)置濾色片。作為用于FLC模式及AFLC模式的液晶材料，使用公知的材料即可。圖12A1及12A2示出說明IPS模式的液晶顯示裝置的像素結(jié)構(gòu)的截面模式圖。IPS模式為利用只設(shè)置在一方的襯底一側(cè)的電極的水平電場來使液晶分子3105相對于襯底在平面內(nèi)旋轉(zhuǎn)的模式。IPS模式的特征在于利用設(shè)置在一方襯底的一對電極控制液晶。因此，在第二襯底3102上設(shè)置有一對電極3150、3151。一對電極3150、3151優(yōu)選分別具有透光性。而且，在第一襯底3101一側(cè)形成有第一偏振片3103，而在第二襯底3102一側(cè)形成有第二偏振片3104。此外，配置有成為交叉尼克耳狀態(tài)的第一偏振片3103的吸收軸和第二偏振片3104的吸收軸。在具有這種結(jié)構(gòu)的液晶顯示裝置中，當(dāng)對一對電極3150、3151施加電壓時，如圖12A1所示，液晶分子3105沿偏離研磨方向的電力線取向。于是，來自背光燈的光可以穿過第一偏振片3103，成為白色顯示。并且，如圖12A2所示，不對一對電極3150和3151之間施加電壓時，液晶分子3105成為沿偏離研磨方向的橫向方向排列的狀態(tài)。其結(jié)果是，來自背光燈的光不能穿過第一偏振片3103，成為黑色顯示。此外，通過調(diào)節(jié)對一對電極3150和3151之間施加的電壓，可以表示灰度。像這樣，可以進行預(yù)定的圖像顯示。此時，通過設(shè)置濾色片可以進行全彩色顯示?？梢栽诘谝灰r底3101一側(cè)或第二襯底3102一側(cè)設(shè)置濾色片。圖14A至14C示出可以用于IPS模式的一對電極3150和3151的例子。如圖14A至14C的俯視圖所示，一對電極3150和3151互相交替地形成，在圖14A中電極3150a和電極3150b為具有起伏的波浪形狀，在圖14B中電極3150b和電極3151c為梳齒狀且其一部分為彼此層疊的形狀，在圖14C中電極3150c及電極3151c為梳齒狀且為電極彼此嚙合的形狀。圖12B1及12B2示出說明FFS模式的液晶顯示裝置的像素結(jié)構(gòu)的截面模式圖。FFS模式是與IPS模式相同的水平電場方式，但是其中如圖12B1及12B2所示，在電極3150上隔著絕緣膜形成電極3151。一對電極3150及3151分別具有透光性。并且，在第一襯底3101一側(cè)形成有第一偏振片3103，而第二襯底3102一側(cè)形成有第二偏振片3104。此外，配置有成為交叉尼克耳狀態(tài)的第一偏振片3103的吸收軸和第二偏振片3104的吸收軸。在具有這種結(jié)構(gòu)的液晶顯示裝置中，當(dāng)對一對電極3150、3151施加電壓時，如圖12B1所示，液晶分子3105沿偏離研磨方向的電力線取向。于是，來自背光燈的光可以穿過第一偏振片3103，成為白色顯示。而且，如圖12B2所示，當(dāng)對一對電極3150和3151之間施加電壓時，液晶分子3105成為沿研磨方向在橫向方向上排列的狀態(tài)。其結(jié)果是，來自背光燈的光不能穿過第一偏振片3103，成為黑色顯示。此外，通過調(diào)節(jié)對一對電極3150和3151之間施加的電壓，可以表示灰度。像這樣，可以進行預(yù)定的圖像顯示。此時，通過設(shè)置濾色片可以進行全彩色顯示?？梢栽诘谝灰r底3101一側(cè)或第二襯底3102一側(cè)設(shè)置濾色片。圖15A至15C示出可以用于FFS模式的一對電極3150和3151的例子。如圖15A至15C的俯視圖所示，在一對電極3150上形成有形成為各種圖案的電極3151，在圖15A中電極3150a上的電極3151a為具有彎曲的“<”型形狀，在圖15B中電極3150b上的電極3151b為梳齒狀且為電極彼此嚙合的形狀，在圖15C中電極3150c上的電極3151c為梳齒狀。作為用于IPS模式及FFS模式的液晶材料，使用公知的材料即可?；蛘?，也可以使用呈現(xiàn)藍相的液晶。此外，除了上述模式之外，還可以應(yīng)用PVA模式、ASM模式、TBA模式等的工作模式。在顯示裝置中，適當(dāng)?shù)卦O(shè)置黑矩陣(遮光層)、偏振構(gòu)件、相位差構(gòu)件、抗反射構(gòu)件等的光學(xué)構(gòu)件(光學(xué)襯底)等。例如，也可以使用利用偏振襯底以及相位差襯底的圓偏振。另外，作為光源，也可以使用背光燈、側(cè)光燈等。此外，也可以利用多個發(fā)光二極管(LED)作為背光燈來進行分時顯示方式(場序制驅(qū)動方式)。通過應(yīng)用場序制驅(qū)動方式，可以不使用濾色片地進行彩色顯示。如上所述，作為像素部中的顯示方式，可以采用逐行掃描方式或隔行掃描方式等。此外，當(dāng)進行彩色顯示時在像素中受到控制的色彩單元不局限于RGB(R表示紅色，G表示綠色，B表示藍色)的三種顏色。例如，也可以采用RGBW(W顯示白色)或者對RGB追加黃色、青色、品紅色等中的一種以上的顏色。另外，每個色彩單元的點中的顯示區(qū)的大小也可以彼此不同。但是，本發(fā)明不局限于彩色顯示的顯示裝置，而也可以應(yīng)用于單色顯示的顯示裝置。此外，作為顯示裝置所包括的顯示元件，也可以應(yīng)用利用電致發(fā)光的發(fā)光元件。利用電致發(fā)光的發(fā)光元件根據(jù)其發(fā)光材料為有機化合物還是無機化合物進行區(qū)分，一般來說，將前者稱為有機EL元件而將后者稱為無機EL元件。在有機EL元件中，通過對發(fā)光元件施加電壓，電子及空穴分別從一對電極注入到包括具有發(fā)光性的有機化合物的層，以使電流流過。并且，這些載流子(電子及空穴)復(fù)合來發(fā)光。根據(jù)這種機理，發(fā)光元件被稱為電流激發(fā)型發(fā)光元件。無機EL元件根據(jù)其元件結(jié)構(gòu)而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發(fā)光層，其中發(fā)光材料的微粒分散在粘合劑中，并且其發(fā)光機理是利用施主能級和受主能級的施主-受主復(fù)合型發(fā)光。薄膜型無機EL元件具有一種結(jié)構(gòu)，其中，發(fā)光層夾在介電層之間，并且該夾著發(fā)光層的介電層由電極夾住，其發(fā)光機理是利用金屬離子的內(nèi)殼層電子躍遷的定域類型發(fā)光。注意，這里使用有機EL元件作為發(fā)光元件進行說明。為了取出發(fā)光，使發(fā)光元件的一對電極中的至少一個為透明即可。并且，在襯底上制造晶體管及發(fā)光元件，作為發(fā)光元件，有從與襯底相反一側(cè)的表面取出光的頂部發(fā)射；從襯底一側(cè)的表面取出光的底部發(fā)射；從襯底一側(cè)及與襯底相反一側(cè)的表面取出光的雙面發(fā)射結(jié)構(gòu)的發(fā)光元件，可以應(yīng)用上述任一種發(fā)射結(jié)構(gòu)的發(fā)光元件。在圖8B中，作為第一襯底201、第二襯底206，也可以使用具有柔性的襯底，例如使用具有透光性的塑料襯底等。作為塑料襯底，使用FRP(Fiberglass-ReinforcedPlastics；纖維增強塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結(jié)構(gòu)的片材。圖8B的顯示裝置通過使來自光源的光透過而進行顯示。因此，設(shè)置在光透過的像素部中的襯底、絕緣膜、導(dǎo)電膜等的薄膜全都具有對可見光的透光性。作為第一電極230、第二電極231，使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(以下顯示為ITO)、氧化銦鋅、添加有氧化硅的氧化銦錫等具有透光性的導(dǎo)電材料。此外，作為第一電極230、第二電極231，使用包括導(dǎo)電高分子(也稱為導(dǎo)電聚合體)的導(dǎo)電組成物。作為導(dǎo)電高分子，也可以使用所謂的π電子共軛類導(dǎo)電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者包含苯胺、吡咯及噻吩中的兩種以上的共聚物或其衍生物等。此外，只要具有對可見光的透光性，第一電極230、第二電極231就可以使用與導(dǎo)電膜108同樣的導(dǎo)電膜。此外，只要具有對可見光的透光性，就可以使用與晶體管210的柵電極同一層及同一材料。此外，由于晶體管容易被靜電等損壞，所以優(yōu)選設(shè)置驅(qū)動電路保護用的保護電路。保護電路優(yōu)選使用非線性元件構(gòu)成。圖9A示出可以應(yīng)用于保護電路的電路的一例。保護電路997由n溝道型晶體管970a及晶體管970b構(gòu)成，并且在晶體管970a及晶體管970b中，柵極端子呈現(xiàn)與二極管同樣的特性地分別連接到漏極端子。另外，作為晶體管970a及晶體管970b，也可以使用實施方式1所示的晶體管。晶體管970a的第一端子(柵極)及第三端子(漏極)與第一布線945連接，第二端子(源極)與第二布線960連接。此外，晶體管970b的第一端子(柵極)及第三端子(漏極)與第二布線960連接，第二端子(源極)與第一布線945連接。也就是說，圖9A所示的保護電路具備兩個晶體管分別使整流方向彼此相反來連接第一布線945和第二布線960的結(jié)構(gòu)。換言之，采用如下結(jié)構(gòu)：在第一布線945和第二布線960之間包括其整流方向從第一布線945向第二布線960的晶體管和其整流方向從第二布線960向第一布線945的晶體管。在上述的保護電路中，當(dāng)?shù)诙季€960因靜電等而帶正電或負電時，電流向消除其電荷的方向流過。例如，當(dāng)?shù)诙季€960帶正電時，電流向?qū)⑵湔姾舍尫诺降谝徊季€945的方向流過。通過該工作，可以防止連接到帶電的第二布線960的電路或元件的靜電損壞或錯誤工作。此外，可以防止在帶電的第二布線960和其他布線隔著絕緣膜交叉結(jié)構(gòu)中發(fā)生的該絕緣膜的絕緣擊穿。另外，保護電路不局限于上述結(jié)構(gòu)。例如，也可以是具有整流方向為從第一布線945向第二布線960的多個晶體管及整流方向為從第二布線960向第一布線945的多個晶體管的結(jié)構(gòu)。此外，也可以使用奇數(shù)個晶體管構(gòu)成保護電路。圖9A所例示的保護電路可以應(yīng)用于各種用途。例如，將第一布線945用作顯示裝置的共同布線，將第二布線960用作多個信號線中之一，并可以在兩者之間應(yīng)用上述保護電路。設(shè)置有保護電路的連接到信號線的像素晶體管被保護以避免受到布線的帶電所導(dǎo)致的靜電損壞或閾值電壓的轉(zhuǎn)移等的不良。該保護電路當(dāng)然可以應(yīng)用于顯示裝置的其他部分，還可以用于其他用途，例如半導(dǎo)體存儲裝置、CPU等。接著，說明在襯底上構(gòu)成保護電路997的例子。圖9B示出保護電路997的俯視圖的一例。晶體管970a具有柵電極911a，柵電極911a與第一布線945連接。晶體管970a的源電極與第二布線960連接，漏電極通過第一電極915a與第一布線945連接。此外，晶體管970a在源電極和漏電極之間具備與柵電極911a重疊的半導(dǎo)體膜913。晶體管970b具有柵電極911b，柵電極911b通過接觸孔925b與第二布線960連接。在晶體管970b中漏電極與第二布線960連接，源電極通過第一電極915a及接觸孔925a與第一布線945連接。此外，晶體管970b在源電極和漏電極之間具備與柵電極911b重疊的半導(dǎo)體膜914。如上所述，通過應(yīng)用實施方式1所例示的晶體管，可以提供耗電量小且可靠性高的半導(dǎo)體裝置。另外，實施方式1所例示的晶體管不僅應(yīng)用于具有上述顯示功能的半導(dǎo)體裝置，而且還可以應(yīng)用于具有各種功能的半導(dǎo)體裝置，諸如安裝在電源電路的功率器件、LSI等的半導(dǎo)體集成電路或具有讀取對象物的信息的圖像傳感器功能的半導(dǎo)體裝置等。此外，因為可以抑制通過晶體管的電荷釋放，所以在運動少的圖像(包括靜態(tài)圖像)中可以減少顯示的改寫頻率，來可以進一步減少顯示裝置的耗電量。如上所述，根據(jù)本發(fā)明的一個方式可以得到顯示質(zhì)量及可靠性高且耗電量小的液晶顯示裝置。本實施方式可以與其他實施方式適當(dāng)?shù)亟M合而實施。實施方式7在本實施方式中說明應(yīng)用實施方式1的電子設(shè)備的例子。圖16A是便攜式信息終端。該便攜式信息終端包括框體300、按鈕301、麥克風(fēng)302、顯示部303、揚聲器304以及照相機305，并具有作為便攜式電話機的功能。本發(fā)明的一個方式可以應(yīng)用于顯示部303及照相機305。此外，雖然未圖示，本發(fā)明的一個方式也可以應(yīng)用于位于主體內(nèi)部的CPU、無線電路或存儲電路。圖16B是顯示器。該顯示器包括框體310以及顯示部311。本發(fā)明的一個方式可以應(yīng)用于顯示部311。通過使用本發(fā)明的一個方式，當(dāng)增大顯示部311的尺寸時也可以實現(xiàn)顯示質(zhì)量高的顯示器。圖16C是數(shù)字靜態(tài)照相機。該數(shù)字靜態(tài)照相機包括框體320、按鈕321、麥克風(fēng)322以及顯示部323。本發(fā)明的一個方式可以應(yīng)用于顯示部323。此外，雖然未圖示，本發(fā)明的一個方式也可以應(yīng)用于設(shè)置在主體內(nèi)部的存儲電路或圖像傳感器。通過使用本發(fā)明的一個方式，可以降低電子設(shè)備的成本。此外，可以得到顯示質(zhì)量高的顯示裝置。本實施方式可以與其他實施方式適當(dāng)?shù)亟M合而實施。標(biāo)號說明100襯底102基底絕緣膜104柵電極106第一氧化物半導(dǎo)體膜108導(dǎo)電膜112柵極絕緣膜116第二氧化物半導(dǎo)體膜118漏電極122層間絕緣膜126氧化物半導(dǎo)體膜136第一區(qū)146第二區(qū)201第一襯底202像素部203信號線驅(qū)動電路204掃描線驅(qū)動電路205密封劑206第二襯底208液晶層210晶體管211晶體管213液晶元件215連接端子電極216端子電極217氧化物半導(dǎo)體膜218FPC219各向異性導(dǎo)電膜230第一電極231第二電極232絕緣膜233絕緣膜235間隔物300框體301按鈕302麥克風(fēng)303顯示部304揚聲器305照相機310框體311顯示部320框體321按鈕322麥克風(fēng)323顯示部911a柵電極911b柵電極913半導(dǎo)體膜914半導(dǎo)體膜915a第一電極925a接觸孔925b接觸孔945布線960布線970a晶體管970b晶體管997保護電路1100存儲單元1110存儲單元陣列1111驅(qū)動電路1112電路1113驅(qū)動電路1120存儲單元陣列1130存儲單元1131晶體管1132電容元件1140存儲單元陣列1141開關(guān)元件1142存儲元件1143存儲元件群1150存儲單元1151晶體管1152晶體管1153晶體管1154晶體管1155晶體管1156晶體管1160晶體管1161晶體管1162晶體管1163晶體管1164晶體管1170存儲單元1171晶體管1172晶體管1173電容元件1180存儲單元1181晶體管1182晶體管1183電容元件1189ROM接口1190襯底1191ALU1192ALU控制器1193指令譯碼器1194中斷控制器1195定時控制器1196寄存器1197寄存器控制器1198總線接口1199ROM3100具有顯示元件的層3101第一襯底3102第二襯底3103第一偏振片3104第二偏振片3105液晶分子3108第一電極3109第二電極3109a第二電極3109b第二電極3109c第二電極3150電極3150a電極3150b電極3150c電極3151a電極3151b電極3151c電極3151電極3158突起物3162絕緣膜當(dāng)前第1頁1 2 3