本發(fā)明涉及納米電子器件技術領域，特別涉及一種用ps微球單層膜模板組裝金納米顆粒陣列制備單電子晶體管的方法。所述ps即聚苯乙烯。所述金顆粒為納米金顆粒。

背景技術：

1985年，原蘇聯(lián)國立莫斯科大學的likharev等首次提出單電子學的概念。他們預測人們將可能控制單個電子進出庫侖島的運動，而且隨著庫侖島尺寸的減小，這種現(xiàn)象將不斷增強，為制造具有潛在應用的單電子器件提供了物理基礎。在當前主要的單電子器件中，單電子晶體管由于小尺寸、高開關速度和低功耗等優(yōu)點而備受關注。

單電子晶體管的研究國外開展較早，1951年，gorter就報道了庫侖阻塞現(xiàn)象。最早采用納米加工技術來進行單電子晶體管研究的是貝爾實驗室的fulton等人，1987年，他們采用掩膜技術制備了尺寸約30nm的鋁量子點為庫侖島，在1.7k的超低溫下觀察到了單電子效應。1989年，mit的scott-thomas等采用x射線光刻的方法，在硅反型層上用狹縫電極做了一個窄的電子通道，寬約30nm、長為1～10μm，在400mk下發(fā)現(xiàn)通道的電導隨電極電壓呈現(xiàn)周期性的振蕩。采用微電子工藝，很多研究小組制備了低溫下工作的單電子晶體管。工作溫度一直是困擾單電子晶體管走向應用的一個關鍵問題，因此室溫單電子效應的研究成為目前納電子學研究領域的熱點。要提高單電子晶體管的工作溫度從本質(zhì)上講就是設法提高電子隧穿進出庫侖島的電容的充放電能量，使其遠遠高于工作溫度下的熱能，一般通過減小庫侖島的尺寸。也就是說，在同樣的情況下，庫侖島的尺寸越小，其工作溫度就越高。隨著微電子工藝的進步，單電子晶體管能夠正常工作的溫度也逐漸提高。首次室溫下觀察單電子效應是由等在1992年用掃描隧道顯微鏡完成的。2003年，saitoh等用濕法刻蝕和輕微熱氧化法制成極窄量子線上的多島單電子晶體管，在室溫下得到了明顯的單電子效應。

上面的微電子工藝實際上屬于一種自上而下的單電子晶體管制備方法，另一種進行單電子晶體管制備的途徑是自下而上——自組織生長法。人們很早就通過物理或化學的方法制備尺寸只有幾個納米的粒子，將這些納米粒子作為單電子晶體管的庫侖島。1995年，chen等制備了尺寸2～3nm的aupd納米粒子，以此構(gòu)建的單電子晶體管在77k溫度下表現(xiàn)出顯著的庫侖阻塞效應。1996年，klein等采用尺寸約5.8nm的au納米粒子和cdse納米粒子，在溫度77k下觀察到了清晰的庫侖臺階曲線。2001年，荷蘭delft理工大學dekker等通過彎曲金屬性的碳納米管，在室溫下觀察到了單電子效應。2008年，ray等利用小尺寸的au納米粒子制備了室溫下工作的單電子晶體管，其工藝與cmos工藝兼容；英國manchester大學的ponomarenko等則采用石墨烯作為單電子晶體管的隧穿結(jié)構(gòu)，在室溫下獲得了庫侖臺階和庫侖振蕩曲線。2009年，bernand-mantel等以磁性電極為柵極，對單個納米粒子的單電子效應進行了研究。2010年，defranceschi研究組利用分子束外延自組裝出sige納米晶以及gan/aln異質(zhì)結(jié)構(gòu)，在低溫下觀察到了明顯的庫侖阻塞效應。

上個世紀90年代，國內(nèi)開始對單電子現(xiàn)象予以關注，中科院半導體所夏建白院士就曾經(jīng)指出單電子晶體管將是未來大容量存儲器的最好選擇，并認為單電子現(xiàn)象的研究將開辟一門新的“人造原子物理學”。北京大學吳全德院士領導的研究組曾經(jīng)聯(lián)合中科院物理所、上海交大、南京大學、吉林大學等多家單位開展納米電子學基礎研究，取得了很多原創(chuàng)性的成果。中科院微電子所劉明教授研究組、湖南大學王太宏教授研究組在微納器件研究方面進行了大量工作，也開展了一系列的單電子晶體管的研究工作。

然而，當前現(xiàn)有單電子晶體管制備普遍存在三個關鍵技術問題：小尺寸庫侖島的可控制備；庫侖島的可控定位組裝；庫侖島與電極之間隧穿勢壘大小的精確控制。這關系到器件的工作溫度及其性能的一致性。因此，研究人員長久以來一直渴望發(fā)展一種可以精確控制庫侖島尺寸及定位，并控制庫侖島與電極之間勢壘大小的制備方法，以大幅推動單電子晶體管的發(fā)展和應用。據(jù)此，我們提出一種基于聚苯乙烯微球單層膜模板組裝金納米顆粒陣列來制備單電子晶體管的方法。

技術實現(xiàn)要素：

本發(fā)明的目的在于提出一種ps微球模板組裝金顆粒制備單電子晶體管的方法，以克服現(xiàn)有制備方法中，庫侖島與電極間勢壘大小以及庫侖島組裝定位無法精確控制等不足，顯著降低單電子晶體管制備的難度，改善批量制備單電子晶體管性能的一致性。

本發(fā)明采用的技術方案是：一種ps微球模板組裝金顆粒制備單電子晶體管的方法，首先通過熱氧化處理硅基片，使硅基片表面形成二氧化硅襯底，庫侖島和電極集成設置在二氧化硅襯底上，在二氧化硅襯底上制備出均勻緊密排布的ps微球單層膜模板，利用電子束蒸發(fā)鍍膜的方法在ps微球單層膜模板表面鍍金薄膜，再利用化學腐蝕方法和后處理得到金納米顆粒陣列；然后采用原子層沉積在金納米顆粒陣列之上形成氧化鋁勢壘層，采用電子束曝光、電子束蒸發(fā)鍍膜和/或剝離的方法制備電極，最后采用原子層沉積在電極和氧化鋁勢壘層上制備氧化鋁保護層。

上述技術方案中，所述ps微球模板組裝金顆粒制備單電子晶體管的方法，包括如下步驟：

(1)熱氧化處理清洗后的硅基片，使硅基片表面形成二氧化硅襯底；

(2)在二氧化硅襯底上制備出ps微球單層膜；

(3)利用電子束蒸發(fā)鍍膜的方法在ps微球單層膜表面鍍金薄膜；

(4)采用化學腐蝕的方法去除ps微球單層膜模板；

(5)采用化學腐蝕的方法調(diào)整納米金陣列的尺寸大?。?/p>

(6)采用特定氣氛下的高溫退火的方法形成良好結(jié)晶的金納米顆粒陣列；

(7)采用原子層沉積的方法在金納米顆粒陣列上生長一層氧化鋁薄膜作為勢壘層；

(8)采用電子束曝光、電子束蒸發(fā)鍍膜和剝離的方法制備源極、漏極和柵極；

(9)采用原子層沉積的方法在電極和勢壘層表面生長一層氧化鋁薄膜作為保護層。

上述技術方案中，所述二氧化硅襯底厚度為200～500nm，作為源極、漏極、柵極和金納米顆粒與硅基底的絕緣層。

上述技術方案中，所述源極、漏極和柵極采用ti為金屬粘附層，粘附層厚度為2～3nm，采用au為沉積材料，沉積材料厚度為5～25nm。

上述技術方案中，所述源極和漏極位于二氧化硅襯底上，中間是特定排列的金納米顆粒陣列，源極和漏極的間距根據(jù)金納米顆粒尺寸及陣列形式不同而不同。

上述技術方案中，所述金納米顆粒陣列的特定排列為1×1，1×2，1×3，2×1，2×2等。

上述技術方案中，所述步驟(2)所使用的ps微球是通過種子乳液聚合法制備的，通過改變單體濃度、穩(wěn)定劑濃度及種類、引發(fā)劑濃度及種類、溫度、攪拌速度、反應時間和氣氛等實驗條件制備特定粒徑的ps微球乳液。

上述技術方案中，所述步驟(2)在制備ps微球單層膜之前，要利用硫酸或硝酸進行二氧化硅襯底的親水處理。

上述技術方案中，所述步驟(2)在二氧化硅襯底上制備出ps微球單層膜采用浸漬提拉法或者旋涂法、氣液界面組裝法制備。

上述技術方案中，所述步驟(4)采用化學腐蝕的方法去除ps微球單層膜是將基片置于無水乙醇和三氯甲烷混合溶液中超聲清洗若干分鐘來去除ps微球單層膜模板，得到金納米陣列。

上述技術方案中，所述步驟(5)采用化學腐蝕的方法調(diào)整納米金陣列尺寸大小是采用一定溫度的王水，通過控制反應時間，刻蝕得到特定尺寸的金納米陣列。

上述技術方案中，所述步驟(6)采用特定氣氛下高溫退火的方法是在真空條件下對基片進行600℃高溫退火一小時，金納米顆粒釋放應力重新聚集，形成結(jié)晶度良好的球狀顆粒。

上述技術方案中，所述步驟(7)采用原子層沉積的方法在金納米顆粒陣列表面生長一層氧化鋁薄膜，作為金納米顆粒之間以及金納米顆粒與源極或者漏極之間的介質(zhì)填充層，形成隧穿勢壘，并還作為鈍化層保護器件表面不受雜質(zhì)影響。

上述技術方案中，所述步驟(8)中源極、漏極和柵極的位置根據(jù)庫侖島的排列形式確定，源極和漏極與庫侖島之間通過隧道結(jié)的形式耦合，柵極與庫侖島間隔相對較遠，通過理想電容的形式耦合。

上述技術方案中，所述步驟(9)中的氧化鋁薄膜，作為金納米顆粒與柵極之間的介質(zhì)填充層，增強柵極的調(diào)控能力。

上述技術方案中，所述步驟(9)或者采用紫外光刻與原子層沉積相結(jié)合的方法，在庫侖島與電極耦合的核心區(qū)域生長一層氧化鋁薄膜作為保護層，以滿足源極、漏極和柵欄在器件封裝中進行鍵合的需要。

本發(fā)明的技術要點：

(1)制備特定粒徑的ps微球乳液，在具有二氧化硅絕緣層的硅基片上制備ps微球單層膜模板；

(2)通過電子束蒸發(fā)鍍膜和濕法刻蝕的方法獲得金納米陣列，通過濕法刻蝕和退火處理來控制納米金顆粒的尺寸，改善其形貌和結(jié)晶度；

(3)通過原子層沉積的方法獲得厚度精確可控的勢壘層，然后采用電子束光刻和蒸發(fā)鍍膜的方法制備源漏柵電極，最后通過原子層沉積的方法生長保護層。

其中，所述ps微球的粒徑根據(jù)所需庫侖島的大小而定；所述氧化鋁勢壘層的厚度根據(jù)庫侖島的大小而定，對于直徑10nm的庫侖島，勢壘層厚度在5～20nm；所述源漏柵電極可采用電子束曝光及蒸鍍法制備，采用ti作為金屬粘附層，粘附層厚度為2～3nm，采用au作為沉積材料，沉積材料厚度為5～25nm；所述源漏柵電極的間距根據(jù)庫侖島的個數(shù)和排列形式適當調(diào)整；所述氧化鋁保護層利用原子層沉積法生長，厚度100nm。

上述技術方案中，所采用的ps微球種子乳液聚合法、ps微球單層膜制備方法、電子束曝光、紫外光刻、電子束蒸發(fā)鍍膜、原子層沉積、熱氧化、退火等均為本領域公知的成熟技術。使用上述方法所需的設備均可市購：電子束曝光系統(tǒng)可以采用德國raith的elineplus電子束曝光機；紫外光刻系統(tǒng)可以采用德國sussmicrotec公司的sussma/ba6光刻機；電子束蒸發(fā)鍍膜系統(tǒng)可以采用美國kurtj.lesker公司的pvd75蒸發(fā)鍍膜系統(tǒng)；原子層沉積系統(tǒng)可以采用美國angstrom公司的angstromdepii熱型原子層沉積系統(tǒng)(t-ald)。

在本發(fā)明中，通過熱氧化處理硅基片，使硅基片表面形成作為襯底的二氧化硅絕緣層，庫侖島和電極集成設置在二氧化硅襯底上。其特點是，所述單電子晶體管的庫侖島，是利用ps微球單層膜組裝納米金顆粒來制備，其尺寸具有可控性且為陣列，實現(xiàn)了庫侖島尺寸的精確可控，方便進行集成批量制備。所述單電子晶體管采用原子層沉積能精確控制庫侖島與電極間勢壘的大小，利用電子束光刻能精確控制庫侖島的位置、個數(shù)和排布方式。所述單電子晶體管采用原子層沉積保護層，使庫侖島與柵極之間填充高k介質(zhì)，能提高柵控能力。與現(xiàn)有技術相比，本發(fā)明的有益效果在于：解決單電子晶體管制備過程中，勢壘大小和庫侖島定位組裝不可控的問題，可顯著降低單電子晶體管制備的難度，改善批量制備單電子晶體管性能的一致性。

附圖說明

圖1為制備ps微球的分散聚合反應裝置(a)示意圖和(b)實物圖；

圖1中，7—機械攪拌裝置，8—回流裝置，9—水浴裝置，10—氮氣氣路；

圖2為用圖1所示裝置制備的單分散的ps微球樣品的sem圖像；

圖2中，(a)和(b)分別為放大倍率為10k×和20k×的sem圖像；

圖3為提拉法制備ps微球單層膜的裝置；

圖4為采用圖3所示方法制備的ps微球單層膜模板的sem圖像；

圖4中，(a)是和(b)分別為放大倍率為5k×和15k×的sem圖像；

圖5為ps微球單層膜模板的幾何示意圖；

圖5中，根據(jù)幾何關系可知，六角密堆的ps微球間隙中，與ps微球相切的小球半徑r和ps微球半徑r之間滿足關系式因此，當ps微球半徑r≤65nm時，r≤10nm，當r≤32nm時，r≤5nm；

圖6為ps微球模板組裝金納米顆粒陣列的示意圖；

圖6中，(a)硅基片上的ps微球單層膜模板，(b)ps微球單層膜模板組裝的類三角棱臺狀的納米金陣列，(c)類三角棱臺狀的納米金陣列經(jīng)過濕法刻蝕和退火處理后形成球狀的金納米顆粒陣列；

圖7為采用圖6所示方法對納米金陣列進行(a)濕法刻蝕和(b)退火處理的示意圖；

圖8為硅基片上(a)ps微球單層膜模板上鍍金膜以及(b)鍍膜后ps微球單層膜模板被溶液刻蝕后的實物照片；

圖9為以ps微球單層膜為模板鍍金膜后的sem圖像；

圖9中，(a)是和(b)分別為放大倍率為25k×和30k×的sem圖像，(b)中顯示了ps微球單層膜脫落后顯露出來的納米金陣列；

圖10為鍍金膜后ps微球單層膜模板被溶液刻蝕后得到的類三角棱臺的納米金陣列的sem圖像；

圖10中，(a)是和(b)分別為放大倍率為40k×和100k×的sem圖像；

圖11為對類三角棱臺的納米金陣列進行800℃退火1小時后得到的納米金顆粒陣列；

圖11中，(a)是和(b)分別為放大倍率為50k×和100k×的sem圖像；

圖12為退火處理后進行溶液刻蝕得到的球狀納米金顆粒的高分辨透射電鏡顯微照片；

圖12中，(a)標度為1nm，顯示了納米顆粒的晶格，(b)測量了納米顆粒晶格常數(shù)為0.235nm，與au相吻合；

圖13為在納米金顆粒陣列上制備源漏柵電極構(gòu)建單電子晶體管的示意圖；

圖14為單電子晶體管剖面結(jié)構(gòu)示意圖，圖中1為硅基片；2為二氧化硅襯底；3為氧化鋁勢壘層；4為金屬電極；5為金納米顆粒庫侖島；6為氧化鋁保護層。

具體實施方式：

本發(fā)明利用ps微球單層膜組裝金納米顆粒陣列實現(xiàn)對庫侖島尺寸進行精確控制，其陣列排布方便加工時的定位和集成；通過原子層沉積技術對勢壘層厚度進行精確控制；本發(fā)明技術難度低、可行性高，能制備出室溫單電子晶體管。

以下結(jié)合附圖對本發(fā)明技術方案的具體實施作進一步的詳細說明：

如圖14所示，本發(fā)明的單電子晶體管主要由硅基底、源極、漏極、柵極、勢壘層、庫侖島和保護層組成，集成設置在二氧化硅襯底上，該襯底由熱氧化硅基片制備而成。前述庫侖島在源極、漏極和柵極之間、勢壘層之下，并完全獨立于源極、漏極和柵極；同時，前述庫侖島可為多個，排列方式可任意組合，請見圖13；前述單電子晶體管的柵極用于調(diào)控庫侖島能級。

本發(fā)明單電子晶體管的制備過程如下：首先在二氧化硅襯底2上制備出均勻緊密排布的ps微球單層膜模板；然后利用電子束蒸發(fā)鍍膜和濕法刻蝕獲得金納米結(jié)構(gòu)陣列，通過后處理得到金納米顆粒陣列；然后利用原子層沉積，在金納米顆粒陣列之上形成氧化鋁勢壘層3；再利用電子束曝光和電子束蒸鍍制備金屬電極4：源極、漏極和柵極；然后利用原子層沉積在金屬電極4和氧化鋁勢壘層3之上制備氧化鋁保護層6。

更進一步的講，本發(fā)明的采用ps微球單層膜組裝金納米顆粒陣列制備單電子晶體管的工藝包括如下具體步驟：

(1)清洗含有氧化層的硅基片；

(2)采用種子乳液聚合法制備ps微球乳液，通過控制實驗條件制備粒徑為100nm的ps微球；首先用氫氧化鈉洗滌苯乙烯，用無水氯化鈣充分干燥，再在減壓蒸餾裝置中加熱至50～60℃左右蒸餾，完成試劑的提純；然后開始單分散ps微球的制備；水浴加熱三口圓底燒瓶中至70℃恒溫，在打開回流裝置并配有機械攪拌的情況下，將氮氣導入三口圓底燒瓶中；然后加入去離子水和醇，攪拌均勻后迅速加入苯乙烯，反應8h，得到種子乳液；

(3)利用硫酸進行二氧化硅襯底的親水處理；

(4)采用浸漬提拉法在二氧化硅襯底上制備ps微球的均勻密排單層膜；將ps微球混合液滴涂到洗凈干燥后的石英基片上，可以看到白色的混合液體將在基片上均勻散開；然后在培養(yǎng)皿中注入一定量的蒸餾水，將基片緩緩沒入水中；白色的納米球懸濁液將在液面均勻散開，并形成大面積薄膜漂浮在液面上；靜止一段時間后，將2％的十二烷基硫酸鈉溶液滴在液面上，用于改變液面的表面張力；可以看到液面將會以滴入點為中心向四周突然擴散，使薄膜排列更加緊密；靜置待液面穩(wěn)定后，用固定在移動軌道上的干凈基片以一定速度，從空白液面處緩緩向下移動到基片最上端剛好沒入水中；再次滴入少量的十二烷基硫酸鈉溶液，將所選取的薄膜“驅(qū)趕”到基片上面，待液面穩(wěn)定后，以均勻而緩慢的速度提拉，使薄膜轉(zhuǎn)移到基片上，完全干燥后即得到ps微球單層膜模板；

(5)采用電子束蒸發(fā)鍍膜的方法在ps微球單層膜模板上制備15nm厚度的金膜；

(6)在無水乙醇和三氯甲烷混合溶液中超聲清洗若10分鐘去除ps微球單層膜掩模板，即得到金的低維納米陣列結(jié)構(gòu)；

(7)將金納米結(jié)構(gòu)陣列放入0℃的王水中反應5秒鐘，迅速放入去離子水中清洗，吹干；

(8)將刻蝕后的金納米結(jié)構(gòu)陣列放入合肥科晶otf-1200x開啟式真空管式爐中，通入ar/h2混合氣體，流量500/250sccm，800℃高溫退火一小時；

(9)采用原子層沉積法在金納米顆粒陣列表面生長一層10nm厚度的氧化鋁薄膜；

(10)采用電子束曝光及蒸發(fā)鍍膜法在氧化硅襯底上制備出源極、漏極和柵極；采用ti作為金屬粘附層，粘附層厚度約2nm，采用au作為沉積材料，沉積材料厚度約10nm；其中，電極最小線寬約25nm，所述源極和漏極在襯底上的間距約30nm，中間有一個金納米顆粒作為庫侖島；柵極與源極和漏極的垂直距離約為100nm；

(10)通過普通光刻法在襯底上制備出分別與源極、漏極和柵極相連的用于將單電子晶體管電極過渡到宏觀電路的微米級引線電極，電極最小線寬約2μm；

(11)使用引線機進行金絲球焊，將器件封裝在管座上；

(12)采用原子層沉積法在器件表面生長厚度為100nm的氧化鋁保護層，完成該單電子晶體管的制備；

對制備好的單電子晶體管進行i-v特性曲線測試，將得到源漏電流隨源漏電壓變化的庫侖臺階曲線，源漏電流隨柵極電壓變化的庫侖振蕩曲線，以及源漏電流或者源漏電導隨源漏電壓和柵極電壓變化的庫侖菱形三維曲面。

上述實施例僅為說明本發(fā)明的技術構(gòu)思及特點，其目的在于讓熟悉此項技術的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護范圍。凡根據(jù)本發(fā)明精神實質(zhì)所作的等效變化或修飾，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。