本發(fā)明屬于集成電路技術(shù)領(lǐng)域，涉及一種用于SOI工藝的介質(zhì)隔離結(jié)構(gòu)及其方法。

背景技術(shù)：

SOI(Silicon-On-Insulator)技術(shù)作為一種全介質(zhì)隔離技術(shù)，以其獨特的結(jié)構(gòu)有效地克服了體硅材料的不足，充分發(fā)揮了硅集成電路技術(shù)的潛力，正逐漸成為制造高速、低功耗、高集成度和高可靠超大規(guī)模集成電路的主流技術(shù)。SOI技術(shù)采取全介質(zhì)隔離，徹底消除了CMOS器件的寄生閂鎖效應(yīng)，減少單粒子翻轉(zhuǎn)界面，具有極好的抗單粒子和瞬時輻照能力，使得SOI芯片能在最惡劣的宇宙射線環(huán)境下工作，在空間科學(xué)中得到廣泛應(yīng)用。然而，總劑量電離損傷在氧化層中產(chǎn)生的電荷俘獲和界面態(tài)，會引起隔離氧化層附近的硅襯底反型，并在一定的源漏偏壓下形成寄生管漏電。現(xiàn)有的環(huán)柵結(jié)構(gòu)雖然從本質(zhì)上杜絕了源漏之間的泄漏通道，但該結(jié)構(gòu)占據(jù)的版圖面積大、柵電阻大，并且器件之間泄漏通道仍然存在。另外，現(xiàn)有技術(shù)中有對介質(zhì)隔離區(qū)的結(jié)構(gòu)或材質(zhì)作一定的改進，抑制寄生溝道的開啟。但是，無論是哪種方法，一定程度上增加了工藝復(fù)雜度，使得晶體管器件的制造成本增加。隨著半導(dǎo)體器件的尺寸日益減小，淺槽隔離(Shallow-Trench-Isolation，STI)技術(shù)正以其優(yōu)良的器件隔離性能成為集成電路中器件之間電學(xué)隔離的主流技術(shù)。然而，對于厚硅膜的SOI工藝，器件之間的全介質(zhì)隔離工藝難度大、復(fù)雜度高，淺槽隔離技術(shù)無法滿足電路要求。因此，在介質(zhì)隔離技術(shù)的主流制備工藝的基礎(chǔ)上提出一種用于SOI工藝的介質(zhì)隔離結(jié)構(gòu)及其方法。

技術(shù)實現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題是克服上述隔離問題，提供一種用于SOI工藝的介質(zhì)隔離結(jié)構(gòu)及其方法，不僅提高整個集成電路的抗輻射加固能力，同時簡化大線寬工藝條件下厚硅膜SOI全介質(zhì)隔離工藝的復(fù)雜度和難度，突破一次性形成場區(qū)和全介質(zhì)隔離區(qū)。

為了解決上述技術(shù)問題，本發(fā)明提供了如下的技術(shù)方案：

本發(fā)明一種用于SOI工藝的介質(zhì)隔離結(jié)構(gòu)，包括P型襯底、埋氧化層和SOI材料頂層硅，還包括全介質(zhì)隔離槽、部分介質(zhì)隔離槽、線性氧化層和氧化層或氧化絕緣層，全介質(zhì)隔離槽和部分介質(zhì)隔離槽位于SOI材料頂層硅內(nèi)且在埋氧化層的上方；線性氧化層位于全介質(zhì)隔離槽和部分介質(zhì)隔離槽的內(nèi)表面；氧化層或氧化絕緣層被線性氧化層包圍，且位于全介質(zhì)隔離槽和部分介質(zhì)隔離槽的內(nèi)部，線性氧化層位于隔離槽和SOI材料頂層硅之間。

進一步地，線性氧化層的厚度為50nm～100nm。

進一步地，全介質(zhì)隔離槽和部分介質(zhì)隔離槽采用濕法腐蝕工藝同時形成，簡化工藝復(fù)雜度和難度，且根據(jù)腐蝕窗口大小和腐蝕時間控制介質(zhì)隔離槽深度；濕法腐蝕工藝采用的濕法腐蝕液包括但不限于KOH、乙二胺和鄰苯二酚混合液、TMAH。

本發(fā)明一種用于SOI工藝的介質(zhì)隔離方法，包括如下步驟：

(1)采用氧化工藝，在SOI材料頂層硅的表面生長一層薄的阻擋氧化層，并在阻擋氧化層表面淀積光刻膠；

(2)采用光刻腐蝕工藝，在SOI材料頂層硅的表面腐蝕光刻膠和阻擋氧化層，形成全介質(zhì)隔離腐蝕窗口和部分介質(zhì)隔離腐蝕窗口，并漂去阻擋氧化層表面剩余的光刻膠；

(3)采用濕法腐蝕工藝，在SOI材料頂層硅上形成全介質(zhì)隔離槽和部分介質(zhì)隔離槽；

(4)采用氧化工藝，在全介質(zhì)隔離槽和部分介質(zhì)隔離槽的內(nèi)側(cè)壁表面形成線性氧化層；

(5)采用隔離工藝，在全介質(zhì)隔離槽和部分介質(zhì)隔離槽內(nèi)填充介質(zhì)隔離氧化層，漂去SOI材料頂層硅表面的阻擋氧化層。

進一步地，步驟(5)可具體包括：

(1)采用旋涂工藝，多次旋涂在全介質(zhì)隔離槽和部分介質(zhì)隔離槽的內(nèi)填充SOG材料；

(2)采用氧化工藝，將SOG材料轉(zhuǎn)化成氧化層，全介質(zhì)隔離槽和部分介質(zhì)隔離槽被填充氧化層；

(3)采用腐蝕工藝，漂去SOI材料頂層硅表面的阻擋氧化層。

進一步地，步驟(5)可具體包括：

(1)采用直接填充工藝，在全介質(zhì)隔離槽和部分介質(zhì)隔離槽內(nèi)采用氧化絕緣層填充；

(2)采用CMP工藝，漂去SOI材料頂層硅表面多余的氧化絕緣層和阻擋氧化層。

進一步地，阻擋氧化層的厚度為10nm～50nm，線性氧化層的厚度為50nm～100nm。

進一步地，全介質(zhì)隔離槽和部分介質(zhì)隔離槽采用濕法腐蝕工藝同時形成，簡化工藝復(fù)雜度和難度，且根據(jù)腐蝕窗口大小和腐蝕時間控制介質(zhì)隔離槽深度；所述濕法腐蝕工藝采用的濕法腐蝕液包括但不限于KOH、乙二胺和鄰苯二酚混合液、TMAH。

進一步地，隔離工藝在阱注入前完成或在柵氧前完成。

進一步地，介質(zhì)隔離方法應(yīng)用在厚硅膜的SOI工藝中，一次性實現(xiàn)器件之間的全介質(zhì)隔離和局部場隔離，同時解決LOCOS氧化工藝導(dǎo)致硅表面形貌不平坦的問題。

本發(fā)明的有益效果：采用濕法腐蝕工藝，通過控制腐蝕窗口的大小和腐蝕時間可以獲得預(yù)期的介質(zhì)隔離槽深度，從而實現(xiàn)厚硅膜SOI集成電路的全介質(zhì)隔離和部分隔離結(jié)構(gòu)的同時完成，提高集成電路的集成度，減少光刻次數(shù)，工藝簡單可控，損傷??；全介質(zhì)隔離槽和部分介質(zhì)隔離槽采用介質(zhì)隔離氧化層的填充，避免了傳統(tǒng)隔離工藝的長時間高溫退火，減小對總劑量加固雜質(zhì)擴散的影響，提高器件的抗總劑量輻照能力；該隔離工藝對其它工藝過程影響小，可以在器件的阱注入前完成，也可以在柵氧之前完成，而且硅片表面較為平坦。

附圖說明

圖1是本發(fā)明的一種用于SOI工藝的介質(zhì)隔離結(jié)構(gòu)剖面示意圖；

圖2～9是本發(fā)明的一種用于SOI工藝的介質(zhì)隔離方法，其中：

圖2是本發(fā)明采用的SOI材料片結(jié)構(gòu)示意圖；

圖3是本發(fā)明的介質(zhì)隔離方法步驟(1)示意圖；

圖4是本發(fā)明的介質(zhì)隔離方法步驟(2)示意圖；

圖5是本發(fā)明的介質(zhì)隔離方法步驟(3)示意圖；

圖6是本發(fā)明的介質(zhì)隔離方法步驟(4)示意圖；

圖7是本發(fā)明的介質(zhì)隔離方法步驟(5)示意圖；

圖8是本發(fā)明的介質(zhì)隔離方法步驟(6)示意圖；

圖9是本發(fā)明的介質(zhì)隔離方法步驟(7)示意圖；

圖10～圖11是本發(fā)明的一種用于SOI工藝的介質(zhì)隔離方法中步驟(5)、(6)、(7)的另一種實現(xiàn)方法，其中：

圖10是本發(fā)明的介質(zhì)隔離方法步驟(5)、(6)另一種示意圖；

圖11是本發(fā)明的介質(zhì)隔離方法步驟(7)另一種示意圖。

圖中：1、P型襯底；2、埋氧化層；21、阻擋氧化層；22、線性氧化層；23、SOG材料；24、氧化層；25、氧化絕緣層；3、SOI材料頂層硅；41、全介質(zhì)隔離腐蝕窗口；42、全介質(zhì)隔離槽；51、部分介質(zhì)隔離腐蝕窗口；52、部分介質(zhì)隔離槽；6、光刻膠。

具體實施方式

下面結(jié)合附圖和實施例，詳細描述本發(fā)明的技術(shù)方案：

如圖1所示，本發(fā)明的一種用于SOI工藝的介質(zhì)隔離結(jié)構(gòu)，包括P型襯底1、埋氧化層2、SOI材料頂層硅3、全介質(zhì)隔離槽42、部分介質(zhì)隔離槽52、線性氧化層22、氧化層24，全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52位于SOI材料頂層硅3內(nèi)，在埋氧化層2的上方，線性氧化層22位于全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52的內(nèi)表面，氧化層24被線性氧化層22包圍，位于全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52的內(nèi)部，而線性氧化層22位于隔離槽和SOI材料頂層硅3之間。

如圖2所示，一種用于SOI工藝的介質(zhì)隔離方法，在絕緣體上硅材料(SOI材料)上加工制備，絕緣體上硅SOI具有從下往上依次疊置的P型襯底1、絕緣埋層2和SOI材料頂層硅3，該介質(zhì)隔離方法包括如下步驟：

(1)如圖3所示，采用氧化工藝，在SOI材料頂層硅3的表面生長一層薄的阻擋氧化層21，并在阻擋氧化層21表面淀積光刻膠6；

(2)如圖4所示，采用光刻腐蝕工藝，在SOI材料頂層硅3的表面腐蝕光刻膠6和阻擋氧化層21，形成全介質(zhì)隔離腐蝕窗口41和部分介質(zhì)隔離腐蝕窗口51，并漂去阻擋氧化層21表面剩余的光刻膠6；

(3)如圖5所示，采用濕法腐蝕工藝，在SOI材料頂層硅3上形成全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52；

(4)如圖6所示，采用氧化工藝，在全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52的內(nèi)側(cè)壁表面形成線性氧化層22；

(5)如圖7所示，采用旋涂工藝，多次旋涂在全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52的內(nèi)填充SOG材料23；

(6)如圖8所示，采用氧化工藝，將SOG材料23轉(zhuǎn)化成氧化層24，全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52被填充氧化層24；全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52內(nèi)采用SOG材料23，并通過氧化過程，實現(xiàn)氧化層24的填充，避免了傳統(tǒng)隔離工藝的長時間高溫退火。

(7)如圖9所示，采用腐蝕工藝，漂去頂層硅3表面的阻擋氧化層21。

上述隔離工藝步驟可以在阱注入前完成，也可以在柵氧前完成，對于后續(xù)的工藝步驟不會有影響。阻擋氧化層21的厚度10nm～50nm，線性氧化層22的厚度50nm～100nm。全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52采用濕法腐蝕工藝同時形成，工藝制造簡單，器件損傷?。桓g液可以是KOH、EPW(乙二胺和鄰苯二酚)或TMAH，堿性腐蝕液對于不同晶向的硅片腐蝕速率不同，因此可以根據(jù)腐蝕窗口的大小和腐蝕時間來控制介質(zhì)隔離槽的深度，工藝簡單難度小，易兼容，還可以同時實現(xiàn)器件之間的全介質(zhì)隔離和部分介質(zhì)隔離；全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52填充氧化不需要長時間高溫退火，對抗輻射加固注入雜質(zhì)的擴散影響小，器件的抗總劑量輻射性能提高，同時全介質(zhì)隔離保證了電路的抗閂鎖能力。

圖10～圖11是本發(fā)明的一種用于SOI工藝的介質(zhì)隔離方法中步驟(5)、(6)、(7)的另一種實現(xiàn)方法，下面兩次工藝可以替代上述工藝步驟(5)至(7)，其工藝實現(xiàn)步驟如下：

如圖10所示，是本發(fā)明的一種用于SOI工藝的介質(zhì)隔離方法步驟(5)、(6)另一種示意圖。其中，25是絕緣氧化層，采用淀積的方式在SOI材料頂層硅3表面淀積絕緣氧化層25，使得全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52被絕緣氧化層25填充。

如圖11所示，是本發(fā)明的一種用于SOI工藝的介質(zhì)隔離方法步驟(7)另一種示意圖。采用CMP(化學(xué)機械拋光)的工藝方法，可以將SOI材料頂層硅3表面的阻擋氧化層21和多余的絕緣氧化層漂去，絕緣氧化層25只填充在全介質(zhì)隔離槽42和部分介質(zhì)隔離槽52內(nèi)。CMP工藝所得到的硅片表面平坦，便于后續(xù)工藝進行。

本發(fā)明的介質(zhì)隔離方法應(yīng)用于厚硅膜SOI工藝中，采用堿性濕法腐蝕，可以同時實現(xiàn)不同深度介質(zhì)隔離槽，從而實現(xiàn)器件之間的全介質(zhì)隔離和部分介質(zhì)隔離，提高電路的集成度，減少光刻次數(shù)，降低工藝制造成本，同時工藝簡單難度小。本發(fā)明采用的隔離工藝可以避免隔離結(jié)構(gòu)的長時間高溫退火，在抗輻射電路應(yīng)用中，可以減小對總劑量加固雜質(zhì)擴散的影響，提高器件的抗總劑量輻照能力，同時全介質(zhì)隔離消除了CMOS器件的寄生閂鎖效應(yīng)。

本發(fā)明所列舉的實施例，只是用于幫助理解本發(fā)明，不應(yīng)理解為對本發(fā)明保護范圍的限定，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明思想的前提下，還可以對本發(fā)明進行改進和修飾，這些改進和修飾也落入本發(fā)明權(quán)利要求保護的范圍內(nèi)。