本發(fā)明涉及集成電路制造技術(shù)領(lǐng)域，尤其涉及一種雙向高阻等離子體保護(hù)電路及其制造方法。

背景技術(shù)：

集成電路制造的工藝評(píng)估與監(jiān)控需要各種測試結(jié)構(gòu)作為載體。測試結(jié)構(gòu)的輸入輸出端需要連接到金屬墊上，從而可以對(duì)測試結(jié)構(gòu)進(jìn)行信號(hào)輸入輸出。在工藝過程中，金屬墊相對(duì)于測試結(jié)構(gòu)是很大的電荷收集天線，電荷會(huì)通過金屬墊傳導(dǎo)至測試結(jié)構(gòu)上，對(duì)測試結(jié)構(gòu)產(chǎn)生應(yīng)力，導(dǎo)致測試結(jié)構(gòu)退化甚至失效，從而失去功能。所以對(duì)測試結(jié)構(gòu)進(jìn)行保護(hù)，避免工藝過程中的電荷損傷測試結(jié)構(gòu)，才能保證測試結(jié)構(gòu)正常評(píng)估和監(jiān)控制造工藝。

測試結(jié)構(gòu)的保護(hù)在滿足工藝過程中避免電荷損傷的要求外，還要盡量避免干擾測試結(jié)構(gòu)的功能，保證測試結(jié)構(gòu)能夠正常進(jìn)行測試。

目前多采用單個(gè)PN結(jié)二極管和氧化物電容兩種方式進(jìn)行測試結(jié)構(gòu)保護(hù)，將二極管或氧化物電容與測試結(jié)構(gòu)柵極并聯(lián)。工藝過程中，二極管呈導(dǎo)通狀態(tài)，工藝電荷優(yōu)先通過二極管被導(dǎo)走，實(shí)現(xiàn)對(duì)測試結(jié)構(gòu)的保護(hù)；氧化物電容通過與測試結(jié)構(gòu)分擔(dān)電荷的原理將電荷應(yīng)力降到最低。

這種采用單個(gè)PN結(jié)二極管的保護(hù)方式有兩大缺陷，一是二極管的單向?qū)ㄌ匦允箿y試過程中測試結(jié)構(gòu)只能加單向電壓或電流，保證二極管不導(dǎo)通，測試結(jié)構(gòu)才能正常工作這樣會(huì)限制測試結(jié)構(gòu)的測試分析能力，例如交流應(yīng)力測試分析；而采用氧化物電容的保護(hù)方式，需要大面積的電容來分?jǐn)偣に囯姾?，占用芯片面積，不利于測試結(jié)構(gòu)的設(shè)計(jì)。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述技術(shù)問題，本發(fā)明旨在設(shè)計(jì)一種簡單靈活的保護(hù)方式，保護(hù)測試結(jié)構(gòu)避免工藝電荷損傷的同時(shí)，不限制測試結(jié)構(gòu)的加壓方向，提高測試結(jié)構(gòu)的分析能力。

本發(fā)明解決上述技術(shù)問題的主要技術(shù)方案為：

一種雙向高阻等離子體保護(hù)電路，其特征在于，包括：

金屬氧化物半導(dǎo)體場效應(yīng)晶體管；

串聯(lián)的至少兩個(gè)保護(hù)二極管，與所述金屬氧化物半導(dǎo)體場效應(yīng)晶體管連接；并且

所述串聯(lián)的至少兩個(gè)保護(hù)二極管正極對(duì)接或負(fù)極對(duì)接，以使當(dāng)所述金屬氧化物半導(dǎo)體場效應(yīng)晶體管的柵極加壓時(shí)，至少一個(gè)所述保護(hù)二極管反偏截止，以保護(hù)所述金屬氧化物半導(dǎo)體場效應(yīng)晶體管。

優(yōu)選的，上述的雙向高阻等離子體保護(hù)電路，其中，所述金屬氧化物半導(dǎo)體場效應(yīng)晶體管為NMOS管。

優(yōu)選的，上述的雙向高阻等離子體保護(hù)電路，其中，所述串聯(lián)的至少兩個(gè)保護(hù)二極管包括第一至第三保護(hù)二極管；

其中，所述第一保護(hù)二極管的負(fù)極與所述NMOS管的柵極連接，正極與所述第二保護(hù)二極管的正極連接；并且

所述第二保護(hù)二極管的負(fù)極與所述第三保護(hù)二極管的負(fù)極連接，且所述第三保護(hù)二極管的正極與所述NMOS管的N溝道連接。

優(yōu)選的，上述的雙向高阻等離子體保護(hù)電路，其中，所述金屬氧化物半導(dǎo)體場效應(yīng)晶體管為PMOS管。

優(yōu)選的，上述的雙向高阻等離子體保護(hù)電路，其中，所述串聯(lián)的至少兩個(gè)保護(hù)二極管包括第四至第六保護(hù)二極管；

其中，所述第四保護(hù)二極管的正極與所述PMOS管的柵極連接，負(fù)極與所述第五保護(hù)二極管的負(fù)極連接；并且

所述第五保護(hù)二極管的正極與所述第六保護(hù)二極管的正極連接，且所述第六保護(hù)二極管的負(fù)極與所述PMOS管的P溝道連接。

本發(fā)明還提供一種雙向高阻等離子體保護(hù)電路的制造方法，其特征在于，包括：

提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底中摻雜形成阱區(qū)，并在所述阱區(qū)中進(jìn)行源漏摻雜以形成MOS管結(jié)構(gòu)；

臨近所述阱區(qū)，在所述半導(dǎo)體襯底的一側(cè)邊緣摻雜制備若干串聯(lián)的PN結(jié)，以形成用于保護(hù)所述MOS管結(jié)構(gòu)的若干串聯(lián)的保護(hù)二極管。

優(yōu)選的，上述的制造方法，其中，所述阱區(qū)為P型阱區(qū)，于所述P型阱區(qū)中形成的所述MOS管結(jié)構(gòu)為NMOS管。

優(yōu)選的，上述的制造方法，其中，所述摻雜制備若干串聯(lián)的PN結(jié)的步驟包括：

臨近所述P型阱區(qū)，在所述半導(dǎo)體襯底的一側(cè)邊緣注入N型離子，以形成第一N型摻雜區(qū)，且所述第一N型摻雜區(qū)與所述P型阱區(qū)接觸；

在所述第一N型摻雜區(qū)中注入P型離子，以形成P型摻雜區(qū)，且所述第一N型摻雜區(qū)將所述P型摻雜區(qū)包圍；以及

在所述P型摻雜區(qū)中注入N型離子，以形成第二N型摻雜區(qū)，且所述P型摻雜區(qū)將所述第二N型摻雜區(qū)包圍；

其中，所述第二N型摻雜區(qū)與所述P型摻雜區(qū)的接觸界面形成第一PN結(jié)，所述P型摻雜區(qū)與所述第一N型摻雜區(qū)的接觸界面形成第二PN結(jié)，所述第一N型摻雜區(qū)與所述P型阱區(qū)的接觸界面形成第三PN結(jié)。

優(yōu)選的，上述的制造方法，其中，所述第一PN結(jié)的N型區(qū)通過接頭與所述NMOS管的柵極連接。

優(yōu)選的，上述的制造方法，其中，所述阱區(qū)為N型阱區(qū)，于所述N型阱區(qū)中形成的所述MOS管結(jié)構(gòu)為PMOS管。

優(yōu)選的，上述的制造方法，其中，所述摻雜制備若干串聯(lián)的PN結(jié)的步驟包括：

臨近所述N型阱區(qū)，在所述半導(dǎo)體襯底的一側(cè)邊緣注入P型離子，以形成第一P型摻雜區(qū)，且所述第一P型摻雜區(qū)與所述N型阱區(qū)接觸；

臨近所述第一P型摻雜區(qū)，在所述半導(dǎo)體襯底的所述一側(cè)邊緣注入N型離子，以形成N型摻雜區(qū)，且所述N型摻雜區(qū)與所述第一P型摻雜區(qū)接觸；以及

在所述N型摻雜區(qū)中注入P型離子，以形成第二P型摻雜區(qū)，且所述N型摻雜區(qū)將所述第二P型摻雜區(qū)包圍；

其中，所述第二P型摻雜區(qū)與所述N型摻雜區(qū)的接觸界面形成第一PN結(jié)，所述N型摻雜區(qū)與所述第一P型摻雜區(qū)的接觸界面形成第二PN結(jié)，所述第一P型摻雜區(qū)與所述N型阱區(qū)的接觸界面形成第三PN結(jié)。

優(yōu)選的，上述的制造方法，其中，所述第一PN結(jié)的P型區(qū)通過接頭與所述PMOS管的柵極連接。

上述技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果：

本發(fā)明設(shè)計(jì)的雙向高阻等離子體保護(hù)電路，能夠保護(hù)測試結(jié)構(gòu)（例如金屬氧化物半導(dǎo)體場效應(yīng)晶體管）免受工藝電荷損傷，同時(shí)提升測試結(jié)構(gòu)的測試分析功能；本發(fā)明的保護(hù)電路采用多個(gè)二極管串聯(lián)，具有雙向不導(dǎo)通特性，從而使一些雙向加壓測試（如交流應(yīng)力測試）可以順利進(jìn)行，避免了針對(duì)雙向測試單獨(dú)設(shè)計(jì)測試結(jié)構(gòu)，節(jié)省芯片面積；并且，本發(fā)明采用集成電路制造工藝中各種離子注入類型進(jìn)行組合，制造形成多個(gè)串聯(lián)的PN二極管，例如對(duì)于N型和P型金屬氧化物晶體管，通過源漏（Source/Drain）摻雜和阱（Well）摻雜的組合，形成串聯(lián)的極性相反連接的PN結(jié)二極管結(jié)構(gòu)，使其與MOS晶體管柵極并聯(lián)；當(dāng)MOS晶體管柵極加壓時(shí)，由極性相反連接的PN結(jié)二極管構(gòu)成的雙向不導(dǎo)通電路中至少一個(gè)PN結(jié)二極管處于反偏不導(dǎo)通狀態(tài)，從而保證加壓正常。

附圖說明

參考所附附圖，以更加充分地描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。

圖1是本發(fā)明的雙向高阻等離子體保護(hù)電路應(yīng)用于NMOS管的電路圖；

圖2是本發(fā)明的雙向高阻等離子體保護(hù)電路應(yīng)用于NMOS管的結(jié)構(gòu)圖；

圖3是本發(fā)明的雙向高阻等離子體保護(hù)電路應(yīng)用于PMOS管的電路圖；

圖4是本發(fā)明的雙向高阻等離子體保護(hù)電路應(yīng)用于PMOS管的結(jié)構(gòu)圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。當(dāng)然除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

本發(fā)明采用集成電路制造工藝中各種離子注入類型進(jìn)行組合，結(jié)構(gòu)測試結(jié)構(gòu)給出相應(yīng)的串聯(lián)二極管方案。例如對(duì)于N型和P型金屬氧化物晶體管，通過Source/Drain摻雜和Well摻雜的組合，形成串聯(lián)PN結(jié)二極管結(jié)構(gòu)，使其與晶體管柵極并聯(lián)以保護(hù)晶體管。

下面結(jié)合具體的實(shí)施例以及附圖詳細(xì)闡述本發(fā)明的雙向高阻等離子體保護(hù)電路及其制造方法。

實(shí)施例一：

本發(fā)明的串聯(lián)二極管方案可運(yùn)用于任何需要測試保護(hù)的集成電路，本實(shí)施例以串聯(lián)二極管與NMOS管組合形成雙向高阻等離子體保護(hù)電路為例進(jìn)行闡述。

如圖1所示，本實(shí)施例的保護(hù)電路包括：

NMOS管（N-Metal-Oxide-Semiconductor），即N型金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管；

串聯(lián)的至少兩個(gè)保護(hù)二極管（圖中以三個(gè)為例進(jìn)行展示，分別為保護(hù)二極管A、保護(hù)二極管B及保護(hù)二極管C），與該NMOS管連接，且多個(gè)保護(hù)二極管正極對(duì)接或負(fù)極對(duì)接，以使當(dāng)NMOS管的柵極加壓時(shí)，至少一個(gè)保護(hù)二極管反偏截止，以保護(hù)NMOS管。

具體的，三個(gè)保護(hù)二極管與NMOS管之間的連接方式為：第一保護(hù)二極管A的負(fù)極與NMOS管的柵極（圖中標(biāo)示為G）連接，正極與第二保護(hù)二極管B的正極連接，第二保護(hù)二極管B的負(fù)極與第三保護(hù)二極管C的負(fù)極連接，且第三保護(hù)二極管C的正極與NMOS管的N溝道連接。

采用這種二極管正極對(duì)接或負(fù)極對(duì)接的連接方式的有益之處在于：使得整個(gè)保護(hù)電路具有雙向不導(dǎo)通特性，也即雙向高阻特性，當(dāng)NMOS晶體管柵極加壓時(shí)，雙向不導(dǎo)通電路中有至少一個(gè)PN結(jié)二極管處于反偏不導(dǎo)通狀態(tài)，從而保證加壓正常。

具體的，當(dāng)在NMOS管的柵極G加正壓時(shí)，第一保護(hù)二極管A和第三保護(hù)二極管C不導(dǎo)通；當(dāng)在NMOS管的柵極G加負(fù)壓時(shí)，第二保護(hù)二極管B不導(dǎo)通。這種雙向不導(dǎo)通特性，保證NMOS管可以進(jìn)行雙向加壓測試分析。

需要注意的是，本實(shí)施例是以三個(gè)保護(hù)二極管為例進(jìn)行說明，在實(shí)際運(yùn)用時(shí)，可根據(jù)需求同時(shí)串聯(lián)多個(gè)保護(hù)二極管，例如兩個(gè)，三個(gè)，五個(gè)，六個(gè)，以對(duì)晶體管進(jìn)行保護(hù)。

制造本實(shí)施例的保護(hù)電路的方法，是采用源漏摻雜和阱摻雜，形成多個(gè)PN結(jié)，并使得PN結(jié)相反摻雜類型的兩端連接，實(shí)現(xiàn)PN結(jié)串聯(lián)；當(dāng)然不限于源漏摻雜和阱摻雜，只要能形成PN結(jié)即可。并且，將串聯(lián)的PN結(jié)與被保護(hù)結(jié)構(gòu)并聯(lián)，實(shí)現(xiàn)保護(hù)；當(dāng)然也不限于直接并聯(lián)，可以根據(jù)實(shí)際被保護(hù)結(jié)構(gòu)的特征設(shè)計(jì)相應(yīng)的連接方式。

具體的，可參照?qǐng)D2所示，本實(shí)施例的雙向高阻等離子體保護(hù)電路的制造方法，主要包括：

第一步，提供一半導(dǎo)體襯底1，在該半導(dǎo)體襯底1中摻雜形成P型阱區(qū)2，并在P型阱區(qū)2中進(jìn)行N型源漏摻雜以形成NMOS管結(jié)構(gòu)。該NMOS管結(jié)構(gòu)具有柵極（圖中標(biāo)示為G）、源極（圖中標(biāo)示為S）及漏極（圖中標(biāo)示為D）。

第二步，臨近P型阱區(qū)2，在半導(dǎo)體襯底1的一側(cè)邊緣（圖中所示為左側(cè)邊緣）注入N型離子，以形成第一N型摻雜區(qū)3，且該第一N型摻雜區(qū)3與P型阱區(qū)2接觸。

第三步，在第一N型摻雜區(qū)3中注入P型離子，以形成P型摻雜區(qū)4，且該第一N型摻雜區(qū)3將形成的P型摻雜區(qū)4包圍；也即這一步中僅將P型離子注入第一N型摻雜區(qū)3的中間區(qū)域，以使得形成P型摻雜區(qū)4后，第一N型摻雜區(qū)3將該P(yáng)型摻雜區(qū)4與P型阱區(qū)2隔離。

第四步，在P型摻雜區(qū)4中注入N型離子，以形成第二N型摻雜區(qū)5，且該P(yáng)型摻雜區(qū)4將形成的第二N型摻雜區(qū)5包圍；也即這一步中僅將N型離子注入P型摻雜區(qū)4的中間區(qū)域，以使得形成第二N型摻雜區(qū)5后，P型摻雜區(qū)4將該第二N型摻雜區(qū)5與第一N型摻雜區(qū)3隔離。

于是，在第二N型摻雜區(qū)5與P型摻雜區(qū)4的接觸界面形成第一PN結(jié)（圖中虛線框出并標(biāo)示為A），在P型摻雜區(qū)4與第一N型摻雜區(qū)3的接觸界面形成第二PN結(jié)（圖中虛線框出并標(biāo)示為B），以及第一N型摻雜區(qū)3與P型阱區(qū)2的接觸界面形成第三PN結(jié)（圖中虛線框出并標(biāo)示為C）。并且，第一PN結(jié)A的N型區(qū)通過接頭與NMOS管的柵極G連接。

作為一個(gè)優(yōu)選的實(shí)施例，當(dāng)在NMOS管的柵極G加正壓時(shí)，第一PN結(jié)A和第三PN結(jié)C不導(dǎo)通；當(dāng)在NMOS管的柵極G加負(fù)壓時(shí)，第二PN結(jié)B不導(dǎo)通。這種雙向不導(dǎo)通特性，保證NMOS管可以進(jìn)行雙向加壓測試分析。

實(shí)施例二：

本實(shí)施例以串聯(lián)二極管與PMOS管組合形成雙向高阻等離子體保護(hù)電路為例進(jìn)行闡述，其中與上述實(shí)施例一相同的部分不再贅述。

如圖3所示，本實(shí)施例的保護(hù)電路包括：

PMOS管（P-Metal-Oxide-Semiconductor），即P型金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管；

與PMOS管連接的串聯(lián)的三個(gè)保護(hù)二極管（圖中分別標(biāo)示為A、B、C），且該三個(gè)保護(hù)二極管正極對(duì)接或負(fù)極對(duì)接，以使當(dāng)PMOS管的柵極加壓時(shí)，至少一個(gè)保護(hù)二極管反偏截止，以保護(hù)PMOS管。

具體的，三個(gè)保護(hù)二極管與PMOS管之間的連接方式為：第一保護(hù)二極管A的正極與PMOS管的柵極（圖中標(biāo)示為G）連接，負(fù)極與第二保護(hù)二極管B的負(fù)極連接，第二保護(hù)二極管B的正極與第三保護(hù)二極管C的正極連接，且第三保護(hù)二極管C的負(fù)極與PMOS管的P溝道連接。

作為一個(gè)優(yōu)選的實(shí)施例，采用本實(shí)施例的保護(hù)電路，當(dāng)在PMOS管的柵極G加負(fù)壓時(shí)，第一保護(hù)二極管A和第三保護(hù)二極管C不導(dǎo)通；當(dāng)在PMOS管的柵極G加正壓時(shí)，第二保護(hù)二極管B不導(dǎo)通。這種雙向不導(dǎo)通特性，保證PMOS管可以進(jìn)行雙向加壓測試分析。

制造本實(shí)施例的保護(hù)電路的方法，與實(shí)施例一類似，也是采用源漏摻雜和阱摻雜，形成多個(gè)PN結(jié)，并使得PN結(jié)相反摻雜類型的兩端連接，實(shí)現(xiàn)PN結(jié)串聯(lián)；當(dāng)然不限于源漏摻雜和阱摻雜，只要能形成PN結(jié)即可。并且，將串聯(lián)的PN結(jié)與被保護(hù)結(jié)構(gòu)并聯(lián)，實(shí)現(xiàn)保護(hù)；當(dāng)然也不限于直接并聯(lián)，可以根據(jù)實(shí)際被保護(hù)結(jié)構(gòu)的特征設(shè)計(jì)相應(yīng)的連接方式。

具體的，可參照?qǐng)D4所示，本實(shí)施例的雙向高阻等離子體保護(hù)電路的制造方法，主要包括：

第一步，提供一半導(dǎo)體襯底10，在該半導(dǎo)體襯底10中摻雜形成N型阱區(qū)20，并在N型阱區(qū)20中進(jìn)行P型源漏摻雜以形成PMOS管結(jié)構(gòu)。該P(yáng)MOS管結(jié)構(gòu)具有柵極（圖中標(biāo)示為G）、源極（圖中標(biāo)示為S）及漏極（圖中標(biāo)示為D）。

第二步，臨近N型阱區(qū)20，在半導(dǎo)體襯底10的一側(cè)邊緣（同樣為左側(cè)邊緣）注入P型離子，以形成第一P型摻雜區(qū)30，且該第一P型摻雜區(qū)30與N型阱區(qū)20接觸。

第三步，繼續(xù)在第一P型摻雜區(qū)30的左側(cè)邊緣注入N型離子，以形成N型摻雜區(qū)40，且該N型摻雜區(qū)40與第一P型摻雜區(qū)30接觸；也即這一步中形成N型摻雜區(qū)40后，第一P型摻雜區(qū)30將該N型摻雜區(qū)40與N型阱區(qū)20隔離。

第四步，在N型摻雜區(qū)40中注入P型離子，以形成第二P型摻雜區(qū)50，且該N型摻雜區(qū)40將形成的第二P型摻雜區(qū)50包圍；也即這一步中僅將P型離子注入N型摻雜區(qū)40的中間區(qū)域，以使得形成第二P型摻雜區(qū)50后，N型摻雜區(qū)40將該第二P型摻雜區(qū)50與第一P型摻雜區(qū)30隔離。

于是，在第二P型摻雜區(qū)50與N型摻雜區(qū)40的接觸界面形成第一PN結(jié)（圖中虛線框出并標(biāo)示為A），在N型摻雜區(qū)40與第一P型摻雜區(qū)30的接觸界面形成第二PN結(jié)（圖中虛線框出并標(biāo)示為B），以及第一P型摻雜區(qū)30與N型阱區(qū)20的接觸界面形成第三PN結(jié)（圖中虛線框出并標(biāo)示為C）。并且，第一PN結(jié)A的P型區(qū)通過接頭與PMOS管的柵極G連接。

作為一個(gè)優(yōu)選的實(shí)施例，當(dāng)在PMOS管的柵極G加負(fù)壓時(shí)，第一PN結(jié)A和第三PN結(jié)C不導(dǎo)通；當(dāng)在PMOS管的柵極G加正壓時(shí)，第二PN結(jié)B不導(dǎo)通。這種雙向不導(dǎo)通特性，保證PMOS管可以進(jìn)行雙向加壓測試分析。

綜上所述，本發(fā)明設(shè)計(jì)的雙向高阻等離子體保護(hù)電路，能夠保護(hù)測試結(jié)構(gòu)（例如金屬氧化物半導(dǎo)體場效應(yīng)晶體管）免受工藝電荷損傷，同時(shí)提升測試結(jié)構(gòu)的測試分析功能；本發(fā)明的保護(hù)電路采用多個(gè)二極管串聯(lián)，具有雙向不導(dǎo)通特性，從而使一些雙向加壓測試（如交流應(yīng)力測試）可以順利進(jìn)行，避免了針對(duì)雙向測試單獨(dú)設(shè)計(jì)測試結(jié)構(gòu)，節(jié)省芯片面積，且在同一個(gè)測試結(jié)構(gòu)上進(jìn)行多種測試分析有利于數(shù)據(jù)的一致性和分析。并且，本發(fā)明采用集成電路制造工藝中各種離子注入類型進(jìn)行組合，制造形成多個(gè)串聯(lián)的PN二極管，例如對(duì)于N型和P型金屬氧化物晶體管，通過源漏（Source/Drain）摻雜和阱（Well）摻雜的組合，形成串聯(lián)的極性相反連接的PN結(jié)二極管結(jié)構(gòu)，使其與MOS晶體管柵極并聯(lián)；當(dāng)MOS晶體管柵極加壓時(shí)，由極性相反連接的PN結(jié)二極管構(gòu)成的雙向不導(dǎo)通電路中至少一個(gè)PN結(jié)二極管處于反偏不導(dǎo)通狀態(tài)，從而保證加壓正常。

對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。