本發(fā)明系關(guān)于一種芯片封裝結(jié)構(gòu)，尤指一種將無源元件設置于芯片上的芯片封裝結(jié)構(gòu)。

背景技術(shù)：

隨著半導體技術(shù)日益更新，集成電路所包含的各種電路元件均盡可能地制作于同一芯片內(nèi)，不僅提高運作效率，還可縮小集成電路的體積。然而，傳統(tǒng)集成電路中的無源元件需較大的體積才可達到所需的功效，因此將無源元件制作于芯片內(nèi)會占據(jù)大比例的芯片體積，進而耗費制作芯片的材料成本，并且制作于芯片內(nèi)的無源元件亦容易有質(zhì)量與特性不一的問題。因此，目前無源元件通常是與芯片分開制作，并透過封裝工藝將無源元件與芯片整合在同一封裝結(jié)構(gòu)內(nèi)。

于習知芯片封裝結(jié)構(gòu)中，由于無源元件與芯片是分開設置于載板上，因此無源元件需透過載板上的導線以及額外的金屬線電性連接至集成電路。除此之外，由于工藝限制，無源元件與芯片之間需保持一定間距，以避免無源元件與芯片在固晶時產(chǎn)生碰撞。因此，芯片內(nèi)的集成電路與無源元件之間的電阻電容負載效應容易過高，進而造成集成電路運作效能不佳。

有鑒于此，提供一芯片封裝結(jié)構(gòu)，以提升集成電路的運作效能，實為業(yè)界努力的目標。

技術(shù)實現(xiàn)要素：

本發(fā)明的主要目的在于提供一種芯片封裝結(jié)構(gòu)，以提升集成電路的運作效能。

本發(fā)明的一實施例提供一種芯片封裝結(jié)構(gòu)，包括一芯片、一無源元件以及至少兩條第一金屬線。芯片包括一集成電路、多個第一焊墊、兩個第二焊墊以及兩個接墊，第一焊墊、第二焊墊與接墊設置于集成電路上，且第二焊墊以及接墊系與集成電路分隔開，其中各第二焊墊分別電性連接至相對應的接墊中的一者。無源元件設置于芯片上，且無源元件包括兩個電極，其中各電極分別電性連接至與黏著于相對應的接墊中的一者。第一金屬線設置于芯片上，各第一金屬線的一端分別與相對應的第二焊墊中的一者連接，另一端分別與第一焊墊中的一者連接。

本發(fā)明的另一實施例提供一種芯片封裝結(jié)構(gòu)的制作方法。首先，提供一芯片，芯片包括一集成電路、多個第一焊墊、兩個第二焊墊以及兩個接墊，第一焊墊、第二焊墊與接墊設置于集成電路上，且第二焊墊以及接墊系與集成電路分隔開，其中各第二焊墊分別電性連接至相對應的接墊中的一者。然后，將芯片固接于一載板上。接著，將一無源元件固接于芯片上，且無源元件包括兩個電極，其中各電極分別電性連接至與黏著于相對應的接墊中的一者。隨后，形成至少兩條第一金屬線于芯片上，使各第一金屬線的一端分別與相對應的第二焊墊中的一者連接，另一端分別與第一焊墊中的一者連接。

于本發(fā)明的芯片封裝結(jié)構(gòu)中，無源元件系設置于集成電路正上方的區(qū)域，且可透過與第一焊墊由同一導電層所形成的第二焊墊與接墊以及第一金屬線與集成電路電性連接，因此可有效地降低線路的電阻電容負載效應，進而減少集成電路的功率消耗，且提升集成電路運作效能。

附圖說明

圖1至圖7繪示了本發(fā)明第一實施例的芯片封裝結(jié)構(gòu)的制作方法示意圖。

圖8與圖9繪示了本發(fā)明第二實施例的芯片封裝結(jié)構(gòu)的制作方法示意圖。

符號說明

100、200芯片封裝結(jié)構(gòu)102芯片

138無源元件120、202載板

146、208封裝膠體102a中央?yún)^(qū)

102b周邊區(qū)104集成電路

106第一焊墊108第二焊墊

110接墊112內(nèi)部電路結(jié)構(gòu)

114連接線116絕緣層

118保護層118a第一開口

118b第二開口118c第三開口

122基板124上焊墊

126下焊墊128內(nèi)連接

130上保護層132下保護層

134固晶膠136凸塊

138a電極140導電黏著層

142第一金屬線142a中間部

144第二金屬線204芯片承載支架

206引腳c導電層

具體實施方式

請參考圖1至圖7，圖1至圖7繪示了本發(fā)明第一實施例的芯片封裝結(jié)構(gòu)的制作方法示意圖，其中圖1繪示了本發(fā)明的芯片的上視示意圖，圖2為沿著圖1的剖面線a-a’的剖面示意圖，圖6繪示了第一實施例形成第一金屬線的上視示意圖，圖7繪示了本發(fā)明第一實施例的芯片封裝結(jié)構(gòu)的剖面示意圖。如圖1與圖2所示，首先提供一芯片102。于本實施例中，芯片102可具有一中央?yún)^(qū)102a與一周邊區(qū)102b。周邊區(qū)102b可設置于中央?yún)^(qū)102a的至少一側(cè)，例如：周邊區(qū)102b可圍繞中央?yún)^(qū)102a。并且，芯片102可包括一集成電路104、多個第一焊墊106、至少兩個第二焊墊108以及至少兩個接墊110，且第一焊墊106、第二焊墊108與接墊110設置于集成電路104上。集成電路104、第二焊墊108與接墊110設置于中央?yún)^(qū)102a內(nèi)，第一焊墊106設置于周邊區(qū)102b內(nèi)。具體來說，集成電路104可包含在內(nèi)部電路結(jié)構(gòu)112中，且可由多個元件，例如：接觸插塞(圖未示)以及多條內(nèi)連接(圖未示)連接而成，集成電路104可依照實際需求設計。第一焊墊106、第二焊墊108與接墊110系制作于內(nèi)部電路結(jié)構(gòu)112的上表面上。并且，第一焊墊106系可透過內(nèi)部電路結(jié)構(gòu)112內(nèi)的內(nèi)連接以及接觸插塞與集成電路104電性連接，使得集成電路104可透過第一焊墊106與外界的其它元件進一步電性連接。換言之，第一焊墊106可視為芯片102的輸入/輸出墊(i/opad)。為方便第一焊墊106與其它元件電連接，第一焊墊106系鄰近芯片102的側(cè)邊設置。更明確地說，第一焊墊106設置于第二焊墊108與芯片102的側(cè)邊之間以及接墊110與芯片102的側(cè)邊之間，使第一焊墊106中的一者與芯片102的側(cè)邊之間的間距小于第二焊墊108中的一者與芯片102的側(cè)邊之間的間距以及接墊110中的一者與芯片102的側(cè)邊之間的間距。于本實施例中，第一焊墊106可沿著至少一側(cè)邊排列成至少一排。舉例來說，第一焊墊106可沿著芯片102的每一側(cè)邊排列成至少一排。更精確地，第一焊墊106可鄰近芯片102的四個側(cè)邊設置，并圍繞第二焊墊108與接墊110。較佳地，第一焊墊106可沿著芯片102的每一側(cè)邊排列成至少三排，但本發(fā)明不限于此。于另一實施例中，第一焊墊106亦可沿著芯片102的側(cè)邊排列成一排或兩排。再者，當?shù)谝缓笁|106排列成多排時，相鄰兩排的第一焊墊106可彼此錯位。換言之，每三個第一焊墊106可以排列成一「品」字形圖案。但本發(fā)明不限于此。于另一實施例中，相鄰兩排的第一焊墊106亦可彼此對齊，使兩排中的相鄰第一焊墊106可排列于與每一排延伸方向垂直的方向上。

另外，各第二焊墊108分別電性連接至相對應的接墊110中的一者。具體來說，芯片102可另包括至少兩條連接線114，且各連接線114分別設置于各第二焊墊108與相對應的接墊110之間，用以電性連接各第二焊墊108與相對應的接墊110。換言之，第二焊墊108系以一對一的電連接方式透過連接線114電性連接至接墊110。本發(fā)明的第二焊墊108、接墊110與連接線114的數(shù)量并不以上述為限，可依據(jù)所欲設置的無源元件的數(shù)量來決定，例如：當無源元件的數(shù)量為兩個時，第二焊墊108、接墊110與連接線114的數(shù)量可分別為四個，以此類推。再者，第二焊墊108以及接墊110系與集成電路104以及第一焊墊106分隔開，因此單就芯片102而言，第二焊墊108以及接墊110系與集成電路104以及第一焊墊106電性絕緣。具體來說，第二焊墊108與接墊110設置于集成電路104的正上方，且內(nèi)部電路結(jié)構(gòu)112可另包括一絕緣層116，設置于集成電路104與第二焊墊108以及接墊110之間，用以隔離并絕緣集成電路104與第二焊墊108以及接墊110。舉例來說，第一焊墊106、第二焊墊108、接墊110與連接線114可由同一導電層c所構(gòu)成，導電層c的材料可例如包括鋁、金、鈀、鎳等金屬，但不限于此。并且，絕緣層116可設置于導電層c下，且未電性絕緣集成電路104與第一焊墊106。更明確地，絕緣層116覆蓋于對應第二焊墊108、接墊110與連接線114的集成電路104上方，以電性絕緣集成電路104與第二焊墊108、接墊110以及連接線114，且可延伸至第一焊墊106下并具有開口，使第一焊墊106可與集成電路104電連接，或未延伸至第一焊墊106下。本實施例的絕緣層116可與第二焊墊108、接墊110與連接線114相接觸，但不限于此。于另一實施例中，絕緣層116亦可不與第二焊墊108、接墊110與連接線114相接觸。于另一實施例中，第一焊墊106、第二焊墊108、接墊110或連接線114中的至少兩者亦可由不同的導電層所構(gòu)成。

于本實施例中，芯片102可另包括一保護層118，設置于集成電路104與連接線114上。具體來說，保護層118設置于內(nèi)部電路結(jié)構(gòu)112的上表面上，并延伸至第一焊墊106、第二焊墊108、接墊110與連接線114上，且保護層118可包括多個第一開口118a、至少兩個第二開口118b以及至少兩個第三開口118c。各第一開口118a分別暴露出相對應的第一焊墊106中的一者，各第二開口118b分別暴露出相對應的第二焊墊108中的一者，且各第三開口118c分別暴露出相對應的接墊110中的一者。舉例而言，第一開口118a系以一對一的對應關(guān)系暴露出相對應的第一焊墊106，第二開口118b以一對一的對應關(guān)系暴露出相對應的第二焊墊108，且第三開口118c以一對一的對應關(guān)系暴露出相對應的接墊110。藉此，第一焊墊106、第二焊墊108與接墊110可于后續(xù)工藝中與金屬線或無源元件連接。并且，本實施例的保護層118可覆蓋連接線114，以保護連接線114，但不限于此。于另一實施例中，第二開口118b亦可與第三開口118c連接，使連接線114被暴露出。由于本發(fā)明的第二開口118b與第三開口118c系用于暴露出相對應的第二焊墊與接墊，因此其數(shù)量并不以上述為限，并可依據(jù)第二焊墊108與接墊110的數(shù)量來決定，且分別與第二焊墊108以及接墊110的數(shù)量相同。

如圖3所示，然后，將芯片102固接于一載板120上。于本實施例中，載板120可包括一基板122、多個上焊墊124以及多個下焊墊126?；?22較佳為硬質(zhì)基板，以助于將芯片102設置于載板120上，但不限于此。上焊墊124設置于基板122的上表面上，且下焊墊126設置于基板122的下表面上。各上焊墊124可分別與下焊墊126中的至少一者電性連接，但不限于此，上焊墊124與下焊墊126之間的電性連接關(guān)系可依不同的需求而有所不同。舉例來說，載板120可進一步包括多條內(nèi)連接128、一上保護層130以及一下保護層132。內(nèi)連接128貫穿基板122，并連接各上焊墊124與相對應的下焊墊126。上保護層130設置于基板122的上表面與上焊墊124上，并具有開口暴露出上焊墊124，使上焊墊124可與設置于上保護層130上的元件電性連接。下保護層132設置于基板122的下表面與下焊墊126上，并具有開口暴露出下焊墊126，使暴露出的下焊墊126可進一步與電路板上的電路電性連接。于本實施例中，芯片102的下表面系利用一固晶(diebonding)工藝透過一固晶膠134固定并黏著于載板120的上保護層130上，以避免芯片102下表面的半導體材料與上焊墊124產(chǎn)生電性連接。舉例來說，固晶膠134可包括絕緣膠材，例如：環(huán)氧樹脂，但不以此為限。于本實施例中，載板120另包括多個凸塊136，分別設置于下焊墊126中的一者上，以助于在將載板120焊接于電路板上時提高錫球或其它導電材料與載板120的接合度。

如圖4所示，接下來，將至少一無源元件138固接于芯片102上。無源元件138包括兩個電極138a，且各電極138a分別電性連接至相對應的接墊110中的一者并分別黏著于此相對應的接墊110上。于本實施例中，無源元件138的各電極138a系利用另一固晶工藝分別透過一導電膠固接于芯片102上。舉例來說，可先將兩導電膠設置于相對應的接墊110上，然后將無源元件138的各電極138a分別對應一接墊110設置。接著，可透過烘干工藝將導電膠烘干，以形成兩導電黏著層140，各導電黏著層140分別將無源元件138的各電極138a固定并黏著于芯片102上。本發(fā)明并不限于上述步驟。另外，導電膠可例如為由環(huán)氧樹脂與銀粉混合的銀膠，但不限于此，因此所形成的導電黏著層140膠不僅具有黏著特性，還具有導電特性，因此各電極138a可與相對應的接墊110電性連接。此外，無源元件138可例如為電阻、電感、電容或其組合。在一范例中，無源元件138僅供芯片102使用。

如圖5與圖6所示，接著，形成至少兩條第一金屬線142于芯片102上，使各第一金屬線142的一端分別與相對應的第二焊墊108中的一者連接，以及使各第一金屬線142的另一端分別與相對應的第一焊墊106中的一者連接。具體來說，形成第一金屬線142的步驟可利用一焊線(wirebonding)工藝，因此第一金屬線142可呈現(xiàn)一弧形。各第一金屬線142的兩端端分別與芯片102的第一焊墊106與第二焊墊108連接。各第一金屬線142包括一中間部142a，位于兩端之間，且不與芯片102相接觸。于本實施例中，各第二焊墊108可透過多條第一金屬線142與不同的第一焊墊106電性連接。換言之，不同的第一金屬線142的一端可與相同的第二焊墊108連接，另一端可與不同的第一焊墊106連接。舉例來說，不同第一金屬線142的另一端可分別與不同排的第一焊墊106連接。特別是，透過第一金屬線142，本實施例的第二焊墊108在第一焊墊106排列成三排以上時仍可與最接近芯片102的側(cè)邊的一排中的第一焊墊106電性連接。

需特別注意的是，本實施例的第二焊墊108與接墊110分別透過不同的第二開口118b與第三開口118c暴露出，也就是一部分的保護層118會覆蓋連接線114并位于第二焊墊108與接墊110之間，藉此在將導電膠設置于接墊110上時，導電膠并不會流入第二焊墊108上，如此可避免在進行焊線工藝時第一金屬線142的一端不易黏著于第二焊墊108上的問題發(fā)生，進而提升第一金屬線142的可靠度(reliability)。于本實施例中，形成第一金屬線142的步驟亦可形成多條第二金屬線144，使各第二金屬線144連接于載板120的上表面以及相對應的第一焊墊106中的一者之間。具體而言，各第二金屬線144的一端可分別與位于基板122上表面上的上焊墊124中的一者連接，另一端與第一焊墊106中的一者連接，藉此芯片102的集成電路104可透過第二金屬線144以及載板120的上焊墊124以及內(nèi)連接128電性連接至載板120的下焊墊126。更明確地說，由于第一金屬線142系連接位于同一平面上的第一焊墊106與第二焊墊108，而第二金屬線144系連接位于不同平面上的上焊墊124與第一焊墊106，因此第二金屬線144的制作較佳可緊接在完成第一金屬線142的制作后進行，或先完成第二金屬線144的制作再緊接進行第一金屬線142的制作，但本發(fā)明不限于此，第一金屬線142的制作與第二金屬線144的制作亦可彼此交叉完成。此外，第一金屬線142與第二金屬線144可例如為金線，但不限于此，亦可為其它可適用于焊線工藝的金屬線。

值得說明的是，由于集成電路104在未形成第一金屬線142之前系與第二焊墊108電性絕緣，因此亦與無源元件138電性絕緣。透過形成第一金屬線142，集成電路104可僅透過第一金屬線142與無源元件138電性連接。并且，由于第二焊墊108系設置于集成電路104的正上方，因此為了避免集成電路104在焊線工藝中受到打線的外力而受損，設置于第二焊墊108與集成電路104之間的絕緣層116具有一第一厚度，實質(zhì)上約為10至16微米，較佳約為12至14微米，且第二焊墊108可具有一第二厚度，實質(zhì)上約為2.8至4微米，較佳約為3.5微米，以助于使第一金屬線142與第二焊墊108之間的接合不易發(fā)生脫落的情況。

如圖7所示，于形成第一金屬線142之后，形成一封裝膠體146將芯片102、無源元件138、第一金屬線142與第二金屬線144密封于載板120的上表面上，進而形成本實施例的芯片封裝結(jié)構(gòu)100。藉此，封裝膠體146可用以保護芯片102、無源元件138、第一金屬線142與第二金屬線144免于外物碰觸或外力撞擊所造成的損壞。形成封裝膠體146的方法可例如為轉(zhuǎn)移成型(transfermolding)工藝或點膠工藝，且封裝膠體的材料可包括例如環(huán)氧成型(epoxymoldingcompound)材料或液態(tài)封止(liquidencapsulant)材料，但不限于此，本領域者應可輕易了解，本發(fā)明形成封裝膠體146的方法亦可依需求采用其它封膠工藝，且封裝膠體146的材料可隨著不同的封膠工藝而有所不同。

值得一提的是，本實施例的芯片封裝結(jié)構(gòu)系利用集成電路正上方的區(qū)域設置無源元件，且可透過與第一焊墊由同一導電層所形成的第二焊墊與接墊以及第一金屬線，將無源元件與集成電路電性連接，因此相較于習知技術(shù)，本實施例的第一金屬線僅需連接位于同一平面的第一焊墊與第二焊墊，且第一金屬線的長度可小于芯片的寬度的一半。如此一來，本實施例的芯片封裝結(jié)構(gòu)可降低線路的電阻電容負載效應，進而減少集成電路的功率消耗，并減少噪聲，且提升集成電路運作效能與速度。

本發(fā)明的芯片封裝結(jié)構(gòu)及其制作方法并不以上述實施例為限。下文將繼續(xù)揭示本發(fā)明的其它實施例或變化型，然為了簡化說明并突顯各實施例或變化型之間的差異，下文中使用相同標號標注相同元件，并不再對重復部分作贅述。

請參考圖8與圖9，其繪示了本發(fā)明第二實施例的芯片封裝結(jié)構(gòu)的制作方法示意圖，其中圖9繪示了本發(fā)明第二實施例的芯片封裝結(jié)構(gòu)的剖面示意圖。如圖8所示，本實施例的芯片封裝結(jié)構(gòu)200的載板202系不同于第一實施例。具體來說，載板202系包括一芯片承載支架204以及多個引腳206。因此，本實施例將芯片102固接于載板202上的步驟系為將芯片102設置于芯片承載支架204上。于本實施例中，載板202系為一種導線架(leadframe)，且可由金屬材料所構(gòu)成。并且，芯片承載支架204系與引腳206彼此分隔開，以彼此電性絕緣。由于本實施例的芯片102系與第一實施例相同，因此在此不多贅述。然后，如圖9所示，將一無源元件138固接于芯片102上，隨后形成第一金屬線142與第二金屬線144。于本實施例中，各第二金屬線的一端系與引腳中的至少一者連接，另一端與第一焊墊106中的一者連接。接著，形成一封裝膠體208，將芯片102、無源元件138、第一金屬線142、第二金屬線144、芯片承載支架204以及一部分的引腳206密封于封裝膠體208內(nèi)。由于本實施例設置無源元件138、形成第一金屬線142以及第二金屬線144以及形成封裝膠體208的方法與第一實施例相同，因此不多贅述。于本實施例中，于形成封裝膠體208之后，可進一步剪切或彎折引腳206，以形成所欲的引腳206的形狀。

綜上所述，本發(fā)明的芯片封裝結(jié)構(gòu)系利用集成電路正上方的區(qū)域設置無源元件，且可透過與第一焊墊由同一導電層所形成的第二焊墊與接墊以及第一金屬線，將無源元件與集成電路電性連接，因此相較于習知技術(shù)，本發(fā)明的芯片封裝結(jié)構(gòu)可有效地降低線路的電阻電容負載效應，進而減少集成電路的功率消耗，且提升集成電路運作效能。

以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。