出光效率高散熱性能好的倒裝led芯片及其制備方法
【專利摘要】本發(fā)明提供一種出光效率高散熱性能好的倒裝LED芯片及其制備方法，該LED芯片包括外延襯底，在外延襯底上表面依次層疊有N型外延層、發(fā)光層、及P型外延層，所述P型外延層其上開設有凹孔，且所述凹孔向下貫穿過所述發(fā)光層并延伸至所述N型外延層，在所述P型外延層上表面依次層疊有P接觸金屬層、P阻擋保護層、及P表面電極層，且所述P阻擋保護層的下表面與P接觸金屬層的上表面重合，對應于所述凹孔的底部的N型外延層上表面依次層疊有N接觸金屬層、N表面電極層，且N接觸金屬層與所述凹孔的邊緣之間留有空隙，所述空隙其壁面設有絕緣層。本發(fā)明提供的倒裝LED芯片具有良好導熱導電性能、且其結構有利于提高LED芯片出光效率。
【專利說明】出光效率高散熱性能好的倒裝LED芯片及其制備方法

【技術領域】
[0001] 本發(fā)明屬于發(fā)光器件的制造領域，涉及一種倒裝結構的發(fā)光二極管芯片及其制造 方法。

【背景技術】
[0002] 發(fā)光二極管（LED)光源具有高效率、長壽命、不含Hg等有害物質的優(yōu)點。隨著LED 技術的迅猛發(fā)展，LED的亮度、壽命等性能都得到了極大的提升，使得LED的應用領域越來 越廣泛，從路燈等室外照明到裝飾燈等市內照明，均紛紛使用或更換成LED作為光源。
[0003] 半導體照明行業(yè)內，一般將LED芯片的結構分成正裝芯片結構、垂直芯片結構和 倒裝芯片結構三類。與其它兩種芯片結構相比，倒裝芯片結構具有散熱性能良好、出光效率 高、飽和電流高和制作成本適中等優(yōu)點，已經受到各大LED芯片廠家的重視。在進行封裝 時，倒裝LED芯片直接通過表面凸點金屬層與基板相連接，不需要金線連接，因此也被稱為 無金線封裝技術，具有耐大電流沖擊和長期工作可靠性高等優(yōu)點。
[0004] 現(xiàn)有制作倒裝LED芯片的方法，如圖1所示，一般需經過六個主要步驟。步驟一： 如圖2-a所示，刻蝕外延襯底10上的部分P型外延層13、發(fā)光層12和N型外延層11以形 成臺階結構，一般采用ICP (Inductive Coupled Plasma)干法刻蝕，刻蝕掩膜采用光刻膠 或二氧化硅層。步驟二：如圖2-b所示，在N型外延層11表面設置N接觸金屬層20,由電 子束蒸發(fā)工藝搭配光刻剝離工藝完成。步驟三：如圖2-c所示，在P型外延層13表面設置 P接觸金屬層21，由電子束蒸發(fā)工藝搭配光刻腐蝕工藝完成。步驟四：如圖2-d所示，在P 接觸金屬層21表面設置P阻擋保護層22,由電子束蒸發(fā)工藝搭配光刻腐蝕工藝完成，P阻 擋保護層用于阻擋P接觸金屬層的金屬迀移。步驟五：如圖2-e所示，在芯片表面制備具 有通孔的絕緣層23,絕緣層材料一般為Si02，由PECVD (Plasma Enhanced Chemical Vapor Deposition)等離子體增強化學氣相沉積法搭配光刻腐蝕工藝完成。步驟六：如圖2-f所 示，在絕緣層23表面設置表面電極層，表面電極層24通過通孔與P阻擋保護層22和N接 觸金屬層20電連接，一般由電子束蒸發(fā)工藝搭配光刻剝離工藝完成。
[0005] 制作倒裝LED芯片的現(xiàn)有方法，具有六個主要步驟，每個步驟都要使用一次光刻 工藝，由于制作工序繁多而導致生產成本偏高。而且，由于光刻精度的限制，多次光刻會使 得芯片圖形產生偏差，光刻次數(shù)越多，偏差越大。而且，采用上述現(xiàn)有工藝制備的倒裝LED 芯片，其結構還存在一些不足之處，其導電導熱性能還有待進一步改進。


【發(fā)明內容】

[0006] 本發(fā)明為彌補現(xiàn)有技術中存在的不足，第一方面提供一種具有良好導熱導電性 能、且有利于提高LED芯片出光效率的倒裝LED芯片。
[0007] 本發(fā)明為達到其目的，采用的技術方案如下：
[0008] 本發(fā)明提供一種出光效率高散熱性能好的倒裝LED芯片，包括外延襯底，在外延 襯底上表面依次層疊有N型外延層、發(fā)光層、及P型外延層，所述P型外延層其上開設有凹 孔，且所述凹孔向下貫穿過所述發(fā)光層并延伸至所述N型外延層，在所述P型外延層上表面 依次層疊有P接觸金屬層、P阻擋保護層、及P表面電極層，且所述P阻擋保護層的下表面 與P接觸金屬層的上表面重合，對應于所述凹孔的底部的N型外延層上表面依次層疊有N 接觸金屬層、N表面電極層，且N接觸金屬層與所述凹孔的邊緣之間留有空隙，所述空隙其 壁面設有絕緣層。
[0009] 進一步的，峨鄰所述凹孔的P接觸金屬層的邊緣和毗鄰所述凹孔的P型外延層的 邊緣之間存在空間。
[0010] 進一步的，峨鄰所述凹孔的P接觸金屬層的邊緣和毗鄰所述凹孔的P型外延層的 邊緣之間的距離為2?10 y m。
[0011] 進一步的，N接觸金屬層的邊緣與所述凹孔的邊緣之間的距離為2?10 ym。
[0012] 具體的，P型外延層其上開設有一個或兩個以上的所述凹孔。
[0013] 所述凹孔其橫截面呈圓形或方形或任意其他形狀。
[0014] 本發(fā)明第二方面提供一種倒裝LED芯片的制備方法，包括如下步驟：
[0015] 1)準備一外延片，所述外延片包括一外延襯底，及依次層疊于外延襯底上表面的 N型外延層、發(fā)光層、及P型外延層；在外延片的P型外延層上表面制備整層的P接觸金屬 層；
[0016] 2)在整層的P接觸金屬層上表面制備整層的P阻擋保護層；在整層的P阻擋保護 層上表面制備整層的P表面電極層；
[0017] 3)在整層的P表面電極層上表面涂覆光刻膠，通過光刻工藝獲得圖形化的光刻膠 層，使得光刻膠層上形成有孔；通過腐蝕去除未被光刻膠覆蓋的相應P表面電極層、及相應 P阻擋保護層和相應P接觸金屬層，從而暴露相對應的P型外延層部分表面；
[0018] 4)以所述的圖形化的光刻膠層為掩膜，刻蝕步驟3)中暴露的P型外延層、及與之 相對應的發(fā)光層和部分N型外延層，使得P型外延層上形成有凹孔，且所述凹孔向下貫穿過 發(fā)光層并延伸至N型外延層；
[0019] 5)以所述圖形化的光刻膠層為掩膜，在所述凹孔內制備依次層疊于暴露于凹孔底 部的N型外延層上表面的N接觸金屬層、及N表面電極層，且N接觸金屬層和N表面電極層 充滿整個凹孔；
[0020] 6)在P表面電極層及N表面電極層上表面涂光刻膠，通過光刻工藝獲得圖形化的 光刻膠層，從而暴露與所述凹孔邊緣毗鄰的P表面電極層部分和N表面電極層部分，腐蝕去 除暴露的P表面電極層及與之相對應的P阻擋保護層和P接觸金屬層，腐蝕去除暴露的N 表面電極層及與之相對應的N接觸金屬層，使N金屬接觸層和凹孔邊緣之間存在空隙；
[0021] 7)以步驟6)中圖形化的光刻膠層為掩膜，在空隙內制備絕緣層，使絕緣層覆蓋于 空隙壁面。
[0022] 進一步的，步驟6)中，腐蝕后形成的P阻擋保護層和P接觸金屬層二者邊緣重合； 和/或，腐蝕后形成的P接觸金屬層，其與所述凹孔毗鄰的邊緣和與所述凹孔毗鄰的P型外 延層的邊緣之間的距離為2?10 ym ;和/或，腐蝕后形成的所述N接觸金屬層其邊緣與所 述凹孔的邊緣之間的距離為2?10 ym。
[0023] 本發(fā)明還提供倒裝LED芯片的另一種制備方法，包括如下步驟：
[0024] 1)準備一外延片，所述外延片包括一外延襯底，及依次層疊于外延襯底上表面的 N型外延層、發(fā)光層、及P型外延層；在外延片的P型外延層上表面制備整層的P接觸金屬 層；
[0025] 2)在整層的P接觸金屬層上表面制備整層的P阻擋保護層；
[0026] 3)在整層的P阻擋保護層上表面涂光刻膠，通過光刻工藝獲得圖形化的光刻膠 層，使得光刻膠層上形成有孔；通過腐蝕去除未被光刻膠覆蓋的相應P阻擋保護層、及相應 P接觸金屬層，從而暴露相對應的P型外延層部分表面；
[0027] 4)以所述圖形化的光刻膠層為掩膜，刻蝕步驟3)中暴露的P型外延層、及與之相 對應的發(fā)光層和部分N型外延層，使得P型外延層上形成有凹孔，且所述凹孔向下貫穿過發(fā) 光層并延伸至N型外延層；
[0028] 5)以所述圖形化的光刻膠層為掩膜，在所述凹孔內制備層疊于暴露在凹孔底部的 N型外延層上表面的N接觸金屬層，且N接觸金屬層充滿整個凹孔；
[0029] 6)在P阻擋保護層、N接觸金屬層上表面涂光刻膠，通過光刻工藝獲得圖形化的光 刻膠層，從而暴露毗鄰所述凹孔邊緣的P阻擋保護層部分和N接觸金屬層部分；腐蝕去除暴 露的P阻擋保護層及與之對應的P接觸金屬層，同時腐蝕去除暴露的N接觸金屬層，使N接 觸金屬層和凹孔邊緣之間存在空隙；
[0030] 7)以步驟6)中圖形化的光刻膠層為掩膜，在所述空隙內制備絕緣層，使絕緣層覆 蓋于空隙壁面；
[0031] 8)在P阻擋保護層上表面鍍上P表面電極層，在N接觸金屬層上表面鍍上N表面 電極層。
[0032] 進一步的，步驟6)中，腐蝕后形成的P阻擋保護層和P接觸金屬層二者邊緣重合； 和/或，腐蝕后形成的P接觸金屬層其與所述凹孔毗鄰的邊緣，和與所述凹孔毗鄰的P型外 延層的邊緣之間的距離為2?10 ym ;和/或，腐蝕后形成的所述N接觸金屬層其邊緣與所 述凹孔的邊緣之間的距離為2?10 ym。
[0033] 本發(fā)明提供的技術方案具有如下有益效果：
[0034] 1)本發(fā)明提供的倒裝LED芯片，其P阻擋保護層的下表面邊緣與P接觸金屬層的 上表面邊緣重合且稍微小于P型外延層，這樣不僅使歐姆接觸面積增大，提高倒裝LED芯片 的導電導熱能力，還可使LED芯片的反光面積增大，從而提高芯片的出光效率。
[0035] 2)本發(fā)明提供的倒裝LED芯片，其P阻擋保護層的下表面邊緣與P接觸金屬層的 上表面邊緣重合且與凹孔邊緣的距離大于等于2 ym(如約為2?10 ym)，另外，N接觸金屬 層的邊緣與凹孔邊緣的距離大于等于2 ym(如約為2?10 ym)，有利于防止P/N電極由于 工藝誤差或者金屬迀移導致短路。
[0036] 3)相對于現(xiàn)有技術，本發(fā)明提供的制備方法其通過使用兩次光刻工藝完成倒裝 LED芯片的制作，比使用六次光刻工藝的現(xiàn)有制程更簡單，大大節(jié)省了工藝步驟和制作成 本。
[0037] 4)本發(fā)明的制備方法中，進行第一次光刻時，使用同一層光刻膠進行刻蝕ICP并 且填充N接觸金屬，避免了多次光刻造成的誤差。同樣，再進行第二步光刻時，也能保證絕 緣材料準確填充在P金屬與N金屬之間。

【專利附圖】

【附圖說明】
[0038] 圖1是現(xiàn)有制備倒裝LED芯片的方法流程圖；
[0039] 圖2a-圖2f各圖為現(xiàn)有制備倒裝LED芯片的步驟示意圖；
[0040] 圖3為本發(fā)明提供的倒裝LED芯片的一種剖面示意圖；
[0041] 圖4a-圖4d各圖為本發(fā)明提供的凹孔開設數(shù)量及形狀不同的倒裝LED芯片的俯 視圖；
[0042] 圖5為實施例2的制備流程圖；
[0043] 圖6-圖9各圖為實施例2制備過程的部分步驟示意圖；
[0044] 圖10為實施例3的制備流程圖；
[0045] 圖11-圖14各圖為實施例3制備過程的部分步驟示意圖。

【具體實施方式】
[0046] 下面結合附圖和實施例對本發(fā)明的技術方案做進一步說明：
[0047] 實施例1為倒裝LED芯片實施例。
[0048] 本實施例提供的倒裝LED芯片，其剖面示意圖如圖3所示，其俯視示意圖如圖4-a 所示。該倒裝LED芯片包括外延襯底100,在外延襯底100上表面依次層疊有N型外延層 101、發(fā)光層102及P型外延層103。其中，在P型外延層103上表面開設有凹孔500,該凹孔 500向下貫穿過發(fā)光層102并向下延伸至N型外延層101。在P型外延層103上表面依次層 疊有P接觸金屬層201、P阻擋保護層202及P表面電極層203,而且，P阻擋保護層202的 下表面和P接觸金屬層201的上表面重合，即P阻擋保護層202的下表面面積和P接觸金 屬層201的上表面面積一致。在對應于凹孔500底部的N型外延層部分的上表面依次層疊 有N接觸金屬層204、N表面電極層205,而且，N接觸金屬層204和凹孔500底部邊緣之間 留出空隙，從而形成一個圍繞于N接觸金屬層204和N表面電極層205的空隙區(qū)域。在空 隙的壁面設有絕緣層301。毗鄰所述凹孔500的P接觸金屬層201的邊緣和毗鄰所述凹孔 500的P型外延層103的邊緣之間存在空間，即P接觸金屬層201未層疊于毗鄰凹孔500的 P型外延層部分的上表面，較優(yōu)的，峨鄰所述凹孔500的P接觸金屬層201的邊緣和毗鄰所 述凹孔500的P型外延層103的邊緣之間的距離為2?10 ym。較優(yōu)的，N接觸金屬層204 的邊緣與凹孔500的邊緣之間的距離為2?10 ym。
[0049] 具體而言，圖3所示的倒裝LED芯片，其絕緣層301貼附于N接觸金屬層204側表 面、處于空隙區(qū)域中的N型外延層101表面及側面，及毗鄰空隙區(qū)域的發(fā)光層102、P型外延 層103、P接觸金屬層201和P阻擋保護層202的外露表面，絕緣層還進一步貼附于部分N 表面電極層205側表面及與凹孔500毗鄰的部分P表面電極層203的側表面。
[0050] 本實施例提供如圖3所示的倒裝LED芯片其僅是一個【具體實施方式】，其中對于凹 孔500的開設數(shù)量可以是一個或者是多個，對于凹孔500橫截面的具體形狀也可以是多種 多樣的，例如可以是方形或圓形等，圖4-a至圖4-d示出了幾種設有不同凹孔數(shù)量及凹孔形 狀不同的具體倒裝LED芯片的俯視示意圖。
[0051] 本實施例的倒裝LED芯片，其外延襯底100選用藍寶石，其N型外延層101和P型 外延層103均為摻雜的氮化鎵外延層，其發(fā)光層102為多層量子阱結構。P接觸金屬層201 的材質由Ag、Al、Ni、Pt、Au、ITO中的一種或多種組成，P接觸金屬層201可同時起到歐姆 接觸層和反光層的作用。P阻擋保護層202的材質由Ti、Al、TiW、Ni、Pt、Au中的一種或多 種組成。絕緣層301的材質由Si02、Si3N4、Al20 3、PI和SOG中的一種或多種組成。P表面電 極層203和N表面電極層205以及N接觸金屬層204的材質由Ti、Al、Cr、Ni、Pt、Au、Ag、 AuSn、SnAg、SnAgCu、Sn中的一種或多種組成均可。
[0052] 本發(fā)明提供的倒裝LED芯片，P接觸金屬層201和P阻擋保護層202的覆蓋面積 一致且邊緣略小于P型外延層103。本實施例的倒裝LED芯片，其將P阻擋保護層202和P 接觸金屬層201的面積最大化，一方面使歐姆接觸面積更大程度的增大，從而提高倒裝LED 芯片的導電導熱能力，另一方面使反光面積增大進一步提高芯片的出光效率。更多的，P接 觸金屬層201和P阻擋保護層202的覆蓋面積一致且邊緣略小于P型外延層103的上表面 邊緣，可以防止P/N電極由于工藝誤差或者金屬迀移導致短路。
[0053] 實施例2
[0054] 本實施例為實施例1中的倒裝LED芯片的制備例，其制備方法的簡略流程參見圖 5〇
[0055] 為了簡化視圖，本實施例中未將涉及的涂光刻膠層、圖形化光刻膠層的步驟示意 圖示出，此為本領域的公知常識，即使不做說明，本領域技術人員也可以理解。
[0056] 實施例2按照如下步驟進行，為便于理解，以下步驟結合圖6?9及圖3進行介 紹：
[0057] 步驟1):準備一外延片，所述外延片包括一外延襯底100,及依次層疊于外延襯底 上表面的N型外延層101、發(fā)光層102、及P型外延層103 ;在外延片的P型外延層103上表 面制備整層的P接觸金屬層201 ;P接觸金屬層201的厚度為800A?5000A，制備方法為電子 束蒸發(fā)或磁控濺射；然后對整層的P接觸金屬進行退火處理。
[0058] 步驟2):在整層的P接觸金屬層201上表面制備整層的P阻擋保護層202，P阻擋 保護層202的厚度為丨000A?丨5000A,制備方法為電子束蒸發(fā)或磁控濺射；在整層的P阻擋保 護層202上表面制備整層的P表面電極層203，P表面電極層203的厚度為8000A?50000A, 制備方法為電子束蒸發(fā)或磁控濺射。經該步驟后獲得的樣品剖視圖如圖6所示。
[0059] 步驟3):在整層的P表面電極層203上表面涂覆光刻膠，通過光刻工藝獲得圖形 化的光刻膠層，使得光刻膠層上形成有孔，光刻工藝具體包括涂光刻膠、前烤、曝光、顯影和 后烤這五個小工序；通過腐蝕去除未被光刻膠覆蓋的相應P表面電極層203、及相應P阻擋 保護層202和相應P接觸金屬層201，從而暴露相對應的P型外延層103部分表面；
[0060] 步驟4):以步驟3)中圖形化的光刻膠層為掩膜，進行ICP干法刻蝕，刻蝕步驟3) 中暴露的P型外延層103、及與之相對應的發(fā)光層102和部分N型外延層101，使得P型外 延層103上形成有凹孔500,且所述凹孔500向下貫穿過發(fā)光層102并延伸至N型外延層 101 ;外延層被刻蝕的總深度為8000A?丨5000A，此處所述的總深度為P型外延層103、發(fā)光層 102和N型外延層101被刻蝕的總深度。經該步驟后獲得的樣品剖視圖如圖7所示。
[0061] 步驟5):再次以步驟3)中圖形化的光刻膠層為掩膜，在凹孔500內制備N接觸金 屬層204和N表面電極層205,厚度為10000A?70000A,制備方法為電子束蒸發(fā)或磁控濺射； 其中，N接觸金屬層204和N表面電極層205依次層疊于暴露于凹孔500底部的N型外延 層上表面，且N接觸金屬層204和N表面電極層205充滿整個凹孔500 ;參見圖8。
[0062] 經步驟5)后，形成的P表面電極層203、P阻擋保護層202、P接觸金屬層201的 邊緣與P型外延層103的邊緣重合，P表面電極層203、P阻擋保護層202和P接觸金屬層 201的下表面覆蓋面積均與P型外延層103的上表面面積一致；N表面電極層205和N接觸 金屬層204的下表面覆蓋面積均與N型外延層凹孔500的上表面面積一致，且P金屬層與 N金屬層此時相連。
[0063] 步驟6):在P表面電極層203及N表面電極層205上表面涂光刻膠，通過光刻工 藝獲得圖形化的光刻膠層，從而暴露與所述凹孔500邊緣毗鄰的P表面電極層203部分和N 表面電極層205部分，腐蝕去除暴露的P表面電極層203及與之相對應的P阻擋保護層202 和P接觸金屬層201，從而使得毗鄰凹孔500的P型外延層部分上表面露出；腐蝕去除暴露 的N表面電極層205及與之相對應的N接觸金屬層204,使N金屬接觸層204和凹孔500邊 緣之間存在空隙；步驟6)腐蝕后形成的P阻擋保護層202和P接觸金屬層201二者邊緣重 合；腐蝕后形成的P接觸金屬層201，其與所述凹孔500毗鄰的邊緣和與所述凹孔500毗鄰 的P型外延層103的邊緣之間的距離為2?10 ym ;腐蝕后形成的N接觸金屬層204其邊 緣與所述凹孔500的邊緣之間的距離為2?10 ym。參見圖9。
[0064] 步驟7):以步驟6)中圖形化的光刻膠層為掩膜，使用電子束蒸發(fā)工藝，在空隙內 制備絕緣層301，使絕緣層301覆蓋于空隙壁面，絕緣層的厚度為3000A?20000A,最后去除 殘留的光刻膠。參見圖3.
[0065] 實施例3
[0066] 本實施例為實施例1中的倒裝LED芯片的另一種制備例，其制備方法的簡略流程 參見圖10。
[0067] 為了簡化視圖，本實施例中未將涉及的涂光刻膠層、圖形化光刻膠層的步驟示意 圖示出，此為本領域的公知常識，即使不做說明，本領域技術人員也可以理解。
[0068] 實施例3按照如下步驟進行，為了便于理解，下面結合圖11?14及圖3進行介 紹：
[0069] 1)準備一外延片，所述外延片包括一外延襯底100,及依次層疊于外延襯底100上 表面的N型外延層101、發(fā)光層102、及P型外延層103 ;在外延片的P型外延層103上表面 制備整層的P接觸金屬層201 ;P接觸金屬層201的厚度為800A?5000A，制備方法為電子束 蒸發(fā)或磁控濺射；然后對整層的P接觸金屬進行退火處理。
[0070] 2)在整層的P接觸金屬層201上表面制備整層的P阻擋保護層202 ;P阻擋保護層 202的厚度為丨000A?丨5000A,制備方法為電子束蒸發(fā)或磁控濺射；經該步驟后獲得的樣品的 剖面示意圖參見圖11。
[0071] 3)在整層的P阻擋保護層202上表面涂光刻膠，通過光刻工藝獲得圖形化的光刻 膠層，使得光刻膠層上形成有孔，光刻工藝具體包括涂光刻膠、前烤、曝光、顯影和后烤這五 個小工序；通過腐蝕去除未被光刻膠覆蓋的相應P阻擋保護層202、及相應P接觸金屬層 201，從而暴露相對應的P型外延層103部分表面；
[0072] 4)以所述圖形化的光刻膠層為掩膜，進行ICP干法刻蝕，刻蝕步驟3)中暴露的P 型外延層103、及與之相對應的發(fā)光層102和部分N型外延層101，使得P型外延層103上 形成有凹孔500,且所述凹孔500向下貫穿過發(fā)光層102并延伸至N型外延層101 ;外延層 被刻蝕的總深度為8000A?15000A (此處所述的總深度為P型外延層103、發(fā)光層102和N型 外延層101被刻蝕的總深度）。經該步驟后形成的樣品剖面示意圖參見圖12。
[0073] 5)以所述圖形化的光刻膠層為掩膜，在所述凹孔500內制備層疊于暴露在凹孔 500底部的N型外延層上表面的N接觸金屬層204,且N接觸金屬層204充滿整個凹孔500 ; 厚度為1000A?25000A,制備方法為電子束蒸發(fā)或磁控濺射；可參見圖13。
[0074] 6)在P阻擋保護層202、N接觸金屬層204上表面涂光刻膠，通過光刻工藝獲得圖 形化的光刻膠層，從而暴露毗鄰所述凹孔500邊緣的P阻擋保護層202部分和N接觸金屬層 204部分；腐蝕去除暴露的P阻擋保護層202及與之對應的P接觸金屬層201，從而使得毗 鄰凹孔500的P型外延層103部分上表面露出；同時腐蝕去除暴露的N接觸金屬層204,使 N接觸金屬層204和凹孔500邊緣之間存在空隙；步驟6)中，腐蝕后形成的P阻擋保護層 202和P接觸金屬層201二者邊緣重合；腐蝕后形成的P接觸金屬層201其與所述凹孔500 毗鄰的邊緣，和與所述凹孔500毗鄰的P型外延層103的邊緣之間的距離為2?10 ym ;腐 蝕后形成的所述N接觸金屬層204其邊緣與所述凹孔500的邊緣之間的距離為2?10 y m。
[0075] 7)以步驟6)中圖形化的光刻膠層為掩膜，在所述空隙內制備絕緣層301，使絕緣 層覆蓋于空隙壁面；絕緣層的厚度為3000A?20000A,制備方法為電子束蒸發(fā)工藝，最后去 除殘留的光刻膠；可參見圖14。
[0076] 8)利用絕緣層301的隔離作用，在P阻擋保護層202上表面鍍上P表面電極層 203,在N接觸金屬層204上表面鍍上N表面電極層205 ;電極金屬層厚度為8000A?50000A， 制備方法為化學電鍍法，可參見圖3。
[0077] 本發(fā)明的技術方案是在現(xiàn)有技術的基礎上進行改進而獲得，文中未進行特別說明 之處，均為本技術人員根據(jù)所掌握的現(xiàn)有技術或公知常識可以理解或知曉的，在此不再贅 述。
[0078] 以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明做任何形式上的限制，故 凡未脫離本發(fā)明技術方案的內容，依據(jù)本發(fā)明的技術實質對以上實施例所做的任何簡單修 改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內。
【權利要求】
1. 一種出光效率高散熱性能好的倒裝LED芯片，包括外延襯底，在外延襯底上表面依 次層疊有N型外延層、發(fā)光層、及P型外延層，其特征在于，所述P型外延層其上開設有凹 孔，且所述凹孔向下貫穿過所述發(fā)光層并延伸至所述N型外延層，在所述P型外延層上表面 依次層疊有P接觸金屬層、P阻擋保護層、及P表面電極層，且所述P阻擋保護層的下表面 與P接觸金屬層的上表面重合，對應于所述凹孔的底部的N型外延層上表面依次層疊有N 接觸金屬層、N表面電極層，且N接觸金屬層與所述凹孔的邊緣之間留有空隙，所述空隙其 壁面設有絕緣層。
2. 根據(jù)權利要求1所述的倒裝LED芯片，其特征在于，毗鄰所述凹孔的P接觸金屬層的 邊緣和毗鄰所述凹孔的P型外延層的邊緣之間存在空間。
3. 根據(jù)權利要求2所述的倒裝LED芯片，其特征在于，毗鄰所述凹孔的P接觸金屬層的 邊緣和毗鄰所述凹孔的P型外延層的邊緣之間的距離為2?10 ym。
4. 根據(jù)權利要求1所述的倒裝LED芯片，其特征在于，N接觸金屬層的邊緣與所述凹孔 的邊緣之間的距離為2?10 y m。
5. 根據(jù)權利要求1所述的倒裝LED芯片，其特征在于，P型外延層其上開設有一個或兩 個以上的所述凹孔。
6. 根據(jù)權利要求1所述的倒裝LED芯片，其特征在于，所述凹孔其橫截面呈圓形或方形 或其他形狀。
7. -種倒裝LED芯片的制備方法，其特征在于，包括如下步驟： 1) 準備一外延片，所述外延片包括一外延襯底，及依次層疊于外延襯底上表面的N型 外延層、發(fā)光層、及P型外延層；在外延片的P型外延層上表面制備整層的P接觸金屬層； 2) 在整層的P接觸金屬層上表面制備整層的P阻擋保護層；在整層的P阻擋保護層上 表面制備整層的P表面電極層； 3) 在整層的P表面電極層上表面涂覆光刻膠，通過光刻工藝獲得圖形化的光刻膠層， 使得光刻膠層上形成有孔；通過腐蝕去除未被光刻膠覆蓋的相應P表面電極層、及相應P阻 擋保護層和相應P接觸金屬層，從而暴露相對應的P型外延層部分表面； 4) 以所述的圖形化的光刻膠層為掩膜，刻蝕步驟3)中暴露的P型外延層、及與之相對 應的發(fā)光層和部分N型外延層，使得P型外延層上形成有凹孔，且所述凹孔向下貫穿過發(fā)光 層并延伸至N型外延層； 5) 以所述圖形化的光刻膠層為掩膜，在所述凹孔內制備依次層疊于暴露于凹孔底部的 N型外延層上表面的N接觸金屬層、及N表面電極層，且N接觸金屬層和N表面電極層充滿 整個凹孔； 6) 在P表面電極層及N表面電極層上表面涂光刻膠，通過光刻工藝獲得圖形化的光刻 膠層，從而暴露與所述凹孔邊緣毗鄰的P表面電極層部分和N表面電極層部分，腐蝕去除暴 露的P表面電極層及與之相對應的P阻擋保護層和P接觸金屬層，腐蝕去除暴露的N表面 電極層及與之相對應的N接觸金屬層，使N金屬接觸層和凹孔邊緣之間存在空隙； 7) 以步驟6)中圖形化的光刻膠層為掩膜，在空隙內制備絕緣層，使絕緣層覆蓋于空隙 壁面。
8. 根據(jù)權利要求7所述的制備方法，其特征在于，步驟6)中，腐蝕后形成的P阻擋保護 層和P接觸金屬層二者邊緣重合；和/或，腐蝕后形成的P接觸金屬層，其與所述凹孔毗鄰 的邊緣和與所述凹孔毗鄰的P型外延層的邊緣之間的距離為2?10 y m ;和/或，腐蝕后形 成的所述N接觸金屬層其邊緣與所述凹孔的邊緣之間的距離為2?10 ym。
9. 一種倒裝LED芯片的制備方法，其特征在于，包括如下步驟： 1) 準備一外延片，所述外延片包括一外延襯底，及依次層疊于外延襯底上表面的N型 外延層、發(fā)光層、及P型外延層；在外延片的P型外延層上表面制備整層的P接觸金屬層； 2) 在整層的P接觸金屬層上表面制備整層的P阻擋保護層； 3) 在整層的P阻擋保護層上表面涂光刻膠，通過光刻工藝獲得圖形化的光刻膠層，使 得光刻膠層上形成有孔；通過腐蝕去除未被光刻膠覆蓋的相應P阻擋保護層、及相應P接觸 金屬層，從而暴露相對應的P型外延層部分表面； 4) 以所述圖形化的光刻膠層為掩膜，刻蝕步驟3)中暴露的P型外延層、及與之相對應 的發(fā)光層和部分N型外延層，使得P型外延層上形成有凹孔，且所述凹孔向下貫穿過發(fā)光層 并延伸至N型外延層； 5) 以所述圖形化的光刻膠層為掩膜，在所述凹孔內制備層疊于暴露在凹孔底部的N型 外延層上表面的N接觸金屬層，且N接觸金屬層充滿整個凹孔； 6) 在P阻擋保護層、N接觸金屬層上表面涂光刻膠，通過光刻工藝獲得圖形化的光刻膠 層，從而暴露毗鄰所述凹孔邊緣的P阻擋保護層部分和N接觸金屬層部分；腐蝕去除暴露的 P阻擋保護層及與之對應的P接觸金屬層，同時腐蝕去除暴露的N接觸金屬層，使N接觸金 屬層和凹孔邊緣之間存在空隙； 7) 以步驟6)中圖形化的光刻膠層為掩膜，在所述空隙內制備絕緣層，使絕緣層覆蓋于 空隙壁面； 8) 在P阻擋保護層上表面鍍上P表面電極層，在N接觸金屬層上表面鍍上N表面電極 層。
10. 根據(jù)權利要求9所述的制備方法，其特征在于，步驟6)中，腐蝕后形成的P阻擋保 護層和P接觸金屬層二者邊緣重合；和/或，腐蝕后形成的P接觸金屬層其與所述凹孔毗鄰 的邊緣，和與所述凹孔毗鄰的P型外延層的邊緣之間的距離為2?10 ym ;和/或，腐蝕后 形成的所述N接觸金屬層其邊緣與所述凹孔的邊緣之間的距離為2?10 ym。
【文檔編號】H01L33/00GK104505446SQ201410790792
【公開日】2015年4月8日 申請日期:2014年12月17日 優(yōu)先權日:2014年12月17日
【發(fā)明者】詹東哲, 肖國偉, 侯宇, 曾照明, 姜志榮, 萬垂銘, 何貴平 申請人:晶科電子（廣州）有限公司