改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法
【專利摘要】本發(fā)明提供了一種改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法。在硅襯底表面依次淀積墊層第一厚度的二氧化硅層和第二厚度的墊層氮化硅層；對(duì)墊層二氧化硅層、墊層氮化硅層和硅襯底進(jìn)行有源區(qū)光刻和刻蝕以便在硅襯底中形成凹槽；在凹槽中填充二氧化硅并通過化學(xué)機(jī)械研磨對(duì)填充的二氧化硅進(jìn)行平坦化處理以得到淺溝槽隔離；剝離墊層氮化硅層。二氧化硅層的第一厚度和墊層氮化硅層的第二厚度被選擇成使得淺溝槽隔離的上表面高于硅片有源區(qū)襯底的上表面。對(duì)形成NMOS源漏SiC外延區(qū)之前的所有濕法刻蝕和所有清洗工藝進(jìn)行控制，使得在之經(jīng)歷所述所有濕法刻蝕和所述所有清洗工藝之后淺溝槽隔離的上表面仍高于硅片有源區(qū)襯底的上表面。
【專利說明】改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法。

【背景技術(shù)】
[0002]隨著超大規(guī)模集成電路技術(shù)的迅速發(fā)展，MOSFET器件的尺寸在不斷減小，通常包括MOSFET器件溝道長度的減小，柵氧化層厚度的減薄等以獲得更快的器件速度。但是隨著超大規(guī)模集成電路技術(shù)發(fā)展至超深亞微米級(jí)時(shí)，特別是90納米及以下技術(shù)節(jié)點(diǎn)時(shí)，減小溝道長度會(huì)帶來一系列問題，為了控制短溝道效應(yīng)，會(huì)在溝道中摻以較高濃度的雜質(zhì)，這會(huì)降低載流子的遷移率，從而導(dǎo)致器件性能下降，單純的器件尺寸減小很難滿足大規(guī)模集成電路技術(shù)的發(fā)展。因此，應(yīng)力工程的廣泛研究用來提高載流子的遷移率，從而達(dá)到更快的器件速度，并滿足摩爾定律的規(guī)律。
[0003]上世紀(jì)80年代到90年代，學(xué)術(shù)界就已經(jīng)開始基于硅基襯底實(shí)現(xiàn)異質(zhì)結(jié)構(gòu)研究，直到本世紀(jì)初才實(shí)現(xiàn)商業(yè)應(yīng)用。其中有兩種代表性的應(yīng)力應(yīng)用，一種是雙軸應(yīng)力技術(shù)(Biaxial Technique);另一種是單軸應(yīng)力技術(shù)(Uniaxial Technique),即應(yīng)力記憶技術(shù)(Stress Memorizat1n Technology)、nCESL及選擇性(或嵌入)外延生長娃碳SiC漏源(參見文獻(xiàn) “K.W.Ang et al., IEDM Tech.Dig.，pp.1069，2004” 以及文獻(xiàn) “Y.C.Liu etal.，VLSI, pp.44-45，2007”)對(duì)NM0SFET的溝道施加張應(yīng)力提高電子的遷移率，選擇性(或嵌入)外延生長鍺硅SiGe、pCESL對(duì)PM0SFET溝道施加壓應(yīng)力提高空穴的遷移率，從而提高器件的性能，見圖2。
[0004]目前，對(duì)于SiC外延生長工藝的研究主要集中于如何提高SiC中碳的濃度，碳的濃度越高，晶格失配越大，產(chǎn)生的應(yīng)力越大，對(duì)載流子遷移率的提高越顯著；另外，SiC的形狀，SiC漏源接近多晶硅的邊緣，即靠近器件溝道，應(yīng)力越直接作用于器件溝道的載流子，對(duì)器件性能的提升明顯。
[0005]以上所有的研究開發(fā)都是基于硅襯底，也就是說，硅襯底提供SiC生長的種子，SiC沿著硅的晶格進(jìn)行外延生長，但是，半導(dǎo)體工藝中，器件之間通過淺溝槽隔離工藝(STI)實(shí)現(xiàn)電學(xué)隔離，STI中使用二氧化硅進(jìn)行填充，因此在STI與有源區(qū)邊緣，SiC外延工藝會(huì)受到STI的影響，STI不能夠提供足夠的硅“種子”，就會(huì)出現(xiàn)SiC選擇性外延工藝中的左右兩側(cè)STI邊緣SiC生長低落甚至缺失。


【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法。
[0007]為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法，包括:在硅襯底中形成淺溝槽隔離，以及制造以淺溝槽隔離隔開的NMOS器件和/或PMOS器件；其中，在硅襯底中形成進(jìn)行淺溝槽隔離的步驟包括下述步驟:在硅襯底表面依次淀積墊層第一厚度的二氧化硅層和第二厚度的墊層氮化硅層；對(duì)墊層二氧化硅層、墊層氮化硅層和硅襯底進(jìn)行有源區(qū)光刻和刻蝕以便在硅襯底中形成凹槽；在凹槽中填充二氧化硅并通過化學(xué)機(jī)械研磨對(duì)填充的二氧化硅進(jìn)行平坦化處理以得到淺溝槽隔離；剝離墊層氮化硅層；其中，二氧化硅層的第一厚度和墊層氮化硅層的第二厚度被選擇成使得淺溝槽隔離的上表面高于硅片有源區(qū)襯底的上表面；而且，在制造以淺溝槽隔離隔開的NMOS器件和/或PMOS器件的步驟中，對(duì)形成NMOS源漏SiC外延區(qū)之前的所有濕法刻蝕和所有清洗工藝進(jìn)行控制，使得在之經(jīng)歷所述所有濕法刻蝕和所述所有清洗工藝之后淺溝槽隔離的上表面仍高于硅片有源區(qū)襯底的上表面。
[0008]優(yōu)選地，制造以淺溝槽隔離隔開的NMOS器件和/或PMOS器件包括下述步驟:進(jìn)行阱注入形成N型阱和/或P型阱；制作柵極氧化層，執(zhí)行柵極多晶硅材料的淀積，并進(jìn)行柵極多晶硅的光刻形成柵極；通過原子淀積生成的二氧化硅保護(hù)層，保護(hù)器件的硅表面，減少表面硅的損失；制作第一柵極側(cè)墻；進(jìn)行PMOS輕摻雜注入形成PMOS器件漏輕摻雜結(jié)構(gòu)；進(jìn)行鍺硅外延生長工藝；進(jìn)行NMOS輕摻雜注入形成NMOS器件漏輕摻雜結(jié)構(gòu)；制作第二柵極側(cè)墻，第二柵極側(cè)墻包括S12層和SiN層；形成NMOS源漏SiC外延區(qū)。
[0009]優(yōu)選地，所述形成NMOS源漏SiC外延區(qū)的步驟包括:形成與淺溝槽隔離鄰接的U-型硅凹槽；在U-型硅凹槽中外延生長SiC。

【專利附圖】

【附圖說明】
[0010]結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中:
[0011]圖1示意性地示出了 STI氧化硅層與有源區(qū)硅表面的高度差。
[0012]圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法的流程圖。
[0013]圖3至圖6示意性地示出了根據(jù)本發(fā)明根據(jù)本發(fā)明優(yōu)選實(shí)施例的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法的各個(gè)步驟。
[0014]圖7至圖9示意性地示出了現(xiàn)有技術(shù)中濕法刻蝕及清洗工藝對(duì)淺溝槽隔離的影響。
[0015]圖10至圖12示意性地示出了本發(fā)明中濕法刻蝕及清洗工藝對(duì)淺溝槽隔離的影響。
[0016]需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。

【具體實(shí)施方式】
[0017]為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。
[0018]圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法的流程圖。
[0019]具體地，如圖2所示，根據(jù)本發(fā)明優(yōu)選實(shí)施例的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法包括:
[0020]首先進(jìn)行步驟S10，在硅襯底10中形成淺溝槽隔離。
[0021]在硅襯底10中形成進(jìn)行淺溝槽隔離的步驟SlO具體可包括下述步驟:
[0022]首先在硅襯底10表面依次淀積墊層第一厚度的二氧化硅層I和第二厚度的墊層氮化硅層2 (如圖3所示)；
[0023]然后對(duì)墊層二氧化硅層1、墊層氮化硅層2和硅襯底10進(jìn)行有源區(qū)光刻和刻蝕以便在硅襯底10中形成凹槽3 (如圖4所示)；
[0024]隨后在凹槽3中填充二氧化硅并通過化學(xué)機(jī)械研磨對(duì)填充的二氧化硅進(jìn)行平坦化處理以得到淺溝槽隔離20 (如圖5所示)；可以看出，二氧化硅層I的第一厚度和墊層氮化硅層2的第二厚度對(duì)形成的淺溝槽隔離20的高度有影響；由此，在本發(fā)明中，二氧化硅層I的第一厚度和墊層氮化硅層2的第二厚度被選擇成使得淺溝槽隔離20的上表面高于硅片有源區(qū)襯底的上表面。
[0025]然后剝離墊層氮化硅層2 (如圖6所示)。
[0026]后續(xù)即可制造以淺溝槽隔離隔開的NMOS器件和/或PMOS器件，其中，對(duì)形成NMOS源漏SiC外延區(qū)之前的所有濕法刻蝕和所有清洗工藝進(jìn)行控制，使得在之經(jīng)歷所述所有濕法刻蝕和所述所有清洗工藝之后淺溝槽隔離20的上表面仍高于硅片有源區(qū)襯底的上表面。
[0027]例如，制造以淺溝槽隔離隔開的NMOS器件和/或PMOS器件可具體包括下述步驟Sll至S21等常規(guī)步驟。
[0028]接著進(jìn)行步驟SI I，進(jìn)行阱注入形成N型阱和/或P型阱。
[0029]接著進(jìn)行步驟S12，制作柵極氧化層，執(zhí)行柵極多晶硅材料的淀積，并進(jìn)行柵極多晶娃的光刻形成柵極。
[0030]接著繼續(xù)步驟S13，通過原子淀積生成的二氧化硅保護(hù)層，保護(hù)器件的硅表面，減少表面娃的損失。
[0031]接著繼續(xù)步驟S14，可選地，針對(duì)輸入輸出器件區(qū)域執(zhí)行輕摻雜注入形成外圍的輸入輸出器件的漏輕摻雜結(jié)構(gòu)。
[0032]接著繼續(xù)步驟S15，制作第一柵極側(cè)墻；例如，第一柵極側(cè)墻的材料是SiN ;具體地，例如制作第一柵極側(cè)墻的步驟包括SiN的淀積和刻蝕。
[0033]接著繼續(xù)步驟S16，進(jìn)行PMOS輕摻雜注入形成PMOS器件漏輕摻雜結(jié)構(gòu)。
[0034]接著繼續(xù)步驟S17，進(jìn)行鍺硅外延生長工藝。
[0035]接著繼續(xù)步驟S18，進(jìn)行NMOS輕摻雜注入形成NMOS器件漏輕摻雜結(jié)構(gòu)。
[0036]接著繼續(xù)步驟S19，制作第二柵極側(cè)墻，第二柵極側(cè)墻包括S12層和SiN層；例如，第二柵極側(cè)墻的形成包括多Si02和SiN的淀積和刻蝕。
[0037]接著繼續(xù)步驟S20，形成NMOS源漏SiC外延區(qū)。其中，形成與淺溝槽隔離鄰接的U-型硅凹槽(顯然，墊層二氧化硅層I被去除)，并且在U-型硅凹槽中外延生長SiC。當(dāng)STI上表面低于有源區(qū)硅表面時(shí)，高于STI上表面的所有硅都將被刻蝕，SiC會(huì)在STI邊緣SiC生長低落甚至缺失。當(dāng)STI上表面高于有源區(qū)硅表面時(shí)，STI氧化層會(huì)對(duì)其邊緣側(cè)壁的硅進(jìn)行保護(hù)，如圖1虛線圈出的范圍，減少了 STI側(cè)壁硅的損耗，增強(qiáng)SiC外延生長能力，提高SiC半導(dǎo)體工藝制程能力。
[0038]接著繼續(xù)步驟S21，進(jìn)行源漏注入形成源漏極。
[0039]接著制作金屬前介質(zhì)、通孔、金屬插塞和金屬層。
[0040]圖7至圖9示意性地示出了現(xiàn)有技術(shù)中濕法刻蝕及清洗工藝對(duì)淺溝槽隔離的影響。圖10至圖12示意性地示出了本發(fā)明中濕法刻蝕及清洗工藝對(duì)淺溝槽隔離的影響。通過對(duì)比可以看出，本發(fā)明優(yōu)化了步驟Sll?S19濕法刻蝕及清洗工藝，在STI形成后到SiC工藝前，每一道去除光阻、清洗工藝及去除輸入輸出器件厚氧的工藝都進(jìn)行工藝評(píng)估及優(yōu)化，盡量減少濕法刻蝕和清洗工藝的時(shí)間，既保證達(dá)到濕法刻蝕和清洗的目的，將要去除的物質(zhì)或缺陷顆粒去除干凈，另外控制額外濕法刻蝕及清洗的時(shí)間，使得濕法刻蝕及清洗工藝對(duì)STI氧化娃層的刻蝕損耗達(dá)到最小。
[0041]可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【權(quán)利要求】
1.一種改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法，其特征在于包括:在硅襯底中形成淺溝槽隔離，以及制造以淺溝槽隔離隔開的NMOS器件和/或PMOS器件； 其中，在硅襯底中形成進(jìn)行淺溝槽隔離的步驟包括下述步驟: 在硅襯底表面依次淀積墊層第一厚度的二氧化硅層和第二厚度的墊層氮化硅層；對(duì)墊層二氧化娃層、墊層氮化娃層和娃襯底進(jìn)行有源區(qū)光刻和刻蝕以便在娃襯底中形成凹槽； 在凹槽中填充二氧化硅并通過化學(xué)機(jī)械研磨對(duì)填充的二氧化硅進(jìn)行平坦化處理以得到淺溝槽隔離； 剝離墊層氮化硅層； 其中，二氧化硅層的第一厚度和墊層氮化硅層的第二厚度被選擇成使得淺溝槽隔離的上表面高于娃片有源區(qū)襯底的上表面； 而且，在制造以淺溝槽隔離隔開的NMOS器件和/或PMOS器件的步驟中，對(duì)形成NMOS源漏SiC外延區(qū)之前的所有濕法刻蝕和所有清洗工藝進(jìn)行控制，使得在之經(jīng)歷所述所有濕法刻蝕和所述所有清洗工藝之后淺溝槽隔離的上表面仍高于硅片有源區(qū)襯底的上表面。
2.根據(jù)權(quán)利要求1所述的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法，其特征在于，制造以淺溝槽隔離隔開的NMOS器件和/或PMOS器件包括下述步驟: 進(jìn)行阱注入形成N型阱和/或P型阱； 制作柵極氧化層，執(zhí)行柵極多晶硅材料的淀積，并進(jìn)行柵極多晶硅的光刻形成柵極； 通過原子淀積生成的二氧化硅保護(hù)層，保護(hù)器件的硅表面，減少表面硅的損失； 制作第一柵極側(cè)墻； 進(jìn)行PMOS輕摻雜注入形成PMOS器件漏輕摻雜結(jié)構(gòu)； 進(jìn)行鍺硅外延生長工藝； 進(jìn)行NMOS輕摻雜注入形成NMOS器件漏輕摻雜結(jié)構(gòu)； 制作第二柵極側(cè)墻，第二柵極側(cè)墻包括S12層和SiN層； 形成NMOS源漏SiC外延區(qū)。
3.根據(jù)權(quán)利要求1或2所述的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法，其特征在于，所述形成NMOS源漏SiC外延區(qū)的步驟包括: 形成與淺溝槽隔離鄰接的U-型硅凹槽； 在U-型硅凹槽中外延生長SiC。
4.根據(jù)權(quán)利要求1或2所述的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法，其特征在于，所述方法用于制造CMOS器件。
5.根據(jù)權(quán)利要求1或2所述的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法，其特征在于，第一柵極側(cè)墻的材料是SiN。
6.根據(jù)權(quán)利要求1或2所述的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法，其特征在于，制作第一柵極側(cè)墻的步驟包括SiN的淀積和刻蝕。
7.根據(jù)權(quán)利要求1或2所述的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法，其特征在于，第二柵極側(cè)墻包括Si02層和SiN層。
8.根據(jù)權(quán)利要求1或2所述的改善淺溝槽隔離邊緣SiC應(yīng)力性能的方法，其特征在于，第二柵極側(cè)墻的形成包括多Si02和SiN的淀積和刻蝕。
【文檔編號(hào)】H01L21/762GK104362124SQ201410619982
【公開日】2015年2月18日 申請(qǐng)日期:2014年11月5日 優(yōu)先權(quán)日:2014年11月5日
【發(fā)明者】周建華 申請(qǐng)人:上海華力微電子有限公司