具有高可靠性的可合并半導(dǎo)體器件的制作方法
【專利摘要】一種具有高可靠性的可合并半導(dǎo)體器件，包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底內(nèi)、具有第一導(dǎo)電類型并且彼此橫向隔開的源極和漏極區(qū)域以及位于所述半導(dǎo)體襯底內(nèi)并且具有第二導(dǎo)電類型的復(fù)合體區(qū)域。所述復(fù)合體區(qū)域包括橫向延伸跨過所述源極和漏極區(qū)域的第一阱區(qū)域和位于所述第一阱區(qū)域內(nèi)的第二阱區(qū)域。所述漏極區(qū)域位于所述第二阱區(qū)域內(nèi)，使得所述電荷載流子從所述第一阱區(qū)域流入所述第二阱區(qū)域以到達(dá)所述漏極區(qū)域。所述第二阱區(qū)域包括所述第一導(dǎo)電類型的摻雜物以具有比所述第一阱區(qū)域低的凈摻雜物濃度水平。袋可以位于漏極延伸區(qū)域內(nèi)并且被配置以沿著柵極結(jié)構(gòu)的邊緣建立耗盡區(qū)。
【專利說明】具有高可靠性的可合并半導(dǎo)體器件

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明實(shí)施例涉及半導(dǎo)體器件。

【背景技術(shù)】
[0002]集成電路(IC)和其它電子裝置通常包括互聯(lián)場效應(yīng)晶體管(FET)器件的布局，也稱為金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，或者簡稱為MOS晶體管或器件。應(yīng)用于FET器件的柵極電極的控制電壓控制流過源極和漏極之間的可控導(dǎo)電溝道的電流流動。
[0003]晶體管器件通常被設(shè)計(jì)成能夠容忍存在于應(yīng)用(例如運(yùn)動控制、氣囊展開和汽車噴油嘴驅(qū)動器)中的高電流和高電壓。高電壓晶體管器件可以具有多個定制特征以防止由這種高壓引起的高電場導(dǎo)致的故障。由高能量電荷載流子造成的損害的可能性隨著操作電壓的升高而增加，其中該更高的操作電壓是由于設(shè)計(jì)特征所導(dǎo)致的。更高的操作電壓導(dǎo)致更高的電場，其進(jìn)而，增加傳遞到器件內(nèi)的電荷載流子的能量。器件退化通常是由將高能量電荷載流子、或熱載流子注入到器件的柵極氧化物、層間介電質(zhì)或場氧化物結(jié)構(gòu)引起的。由于這種熱載流子注入而導(dǎo)致的在介電質(zhì)中的電荷的積累通常引起操作特征(例如，閾值電壓或通態(tài)電流)以及器件性能(例如高頻性能)的變化。
[0004]高壓晶體管器件也易受到通過碰撞電離產(chǎn)生的次級電荷載流子的影響。在η溝道晶體管器件中，在具有高電場(例如靠近漏極邊界)的區(qū)域中被加速之后，電子可能產(chǎn)生附加電子-空穴對。如果足夠數(shù)量的空穴-次級電荷載流子-被創(chuàng)建從而將晶體管器件的體(body)的電勢升高到具有源極的結(jié)點(diǎn)被正向偏置的程度，通過晶體管器件的源極(發(fā)射極)、體(基極)和漏極(集電極)區(qū)域形成的寄生npn雙極晶體管的激活有可能發(fā)生。非常大的破壞性電流可以通過激活寄生雙極晶體管來產(chǎn)生，也就是被稱為“急速返回(snapback) ”的操作狀況。
[0005]高壓器件通常是以“安全操作區(qū)域”(SOA)為特征的，在安全操作區(qū)域中操作電流電平和操作電壓電平位于將導(dǎo)致的急速返回事件的電平之下。試圖停留在安全操作區(qū)域內(nèi)以避免器件損壞或其它損壞通常是器件操作和應(yīng)用的不理想的限制因素。
[0006]晶體管器件通常彼此合并以節(jié)省面積。合并晶體管器件通常涉及在共同(common)隔離環(huán)內(nèi)放置晶體管器件。因此，合并的晶體管器件可以共享共同的體。遺憾的是，傳統(tǒng)的可合并晶體管器件設(shè)計(jì)通常表現(xiàn)出不可接受的HCI退化和欠佳的S0A。相反，為HCI抗干擾(HCI immunity)和良好的SOA而設(shè)計(jì)的很多晶體管器件卻是不可合并的。

【專利附圖】

【附圖說明】
[0007]組件和附圖不一定按比例繪制，重點(diǎn)反而是說明本發(fā)明的原理。此外，在附圖中，相同的附圖標(biāo)記表示不同視圖對應(yīng)的部分。
[0008]圖1根據(jù)一個實(shí)施例，是具有反摻雜漏側(cè)體區(qū)域(counter-doped drain-sidebody reg1n)和漏極延伸耗盡袋(drain extens1n deplet1n pocket)的不例性可合并晶體管器件的截面示意圖。
[0009]圖2根據(jù)一個實(shí)施例，是在示例性合并配置中的圖1的一對晶體管器件的截面示意圖。
[0010]圖3根據(jù)一個實(shí)施例，是顯示了用于反摻雜圖1的晶體管器件的漏側(cè)體區(qū)域的示例性摻雜物注入分布(dopant implantat1n profile)的圖表。
[0011]圖4根據(jù)一個實(shí)施例，是用于建構(gòu)具有反摻雜漏側(cè)體區(qū)域和漏極延伸耗盡袋的可合并晶體管器件的示例性制造順序的流程圖。

【具體實(shí)施方式】
[0012]描述了具有較輕摻雜漏側(cè)體區(qū)域和/或漏極延伸耗盡袋的半導(dǎo)體器件。也描述了制造這種器件方法。半導(dǎo)體器件可以是場效應(yīng)晶體管(FET)器件，例如被配置以用作模擬FET器件的器件。漏側(cè)體區(qū)域和漏極延伸耗盡袋可以提高半導(dǎo)體器件的操作可靠性。一個或者多個操作特征可以實(shí)現(xiàn)改進(jìn)，包括減小熱載流子注入(HCI)退化、改進(jìn)安全操作區(qū)域(SOA)以及更好的與FET器件的柵極氧化物有關(guān)的時變的電介質(zhì)擊穿(TDDB)性能。
[0013]所公開器件的改進(jìn)的可靠性在涉及模擬FET器件的不同應(yīng)用中可以是有用的。在一個實(shí)施例中，所公開器件被配置為以大約5伏或更高(例如，大約5.5伏)的漏極偏壓進(jìn)行操作的模擬FET器件，然而也可以使用其它操作電壓。
[0014]所公開器件可以被配置為可合并的器件。在某些實(shí)施例中，所公開器件在器件的多個實(shí)例可以位于共同隔離環(huán)內(nèi)的意義上來說是可合并的。不論并入一個或兩個設(shè)計(jì)增強(qiáng)以改進(jìn)可靠性，所公開器件是可合并的。多個器件可以位于共同的隔離環(huán)內(nèi)，例如具有共同器件體并且位于共同體偏壓下。因此，溝槽或隔離環(huán)可以消耗更少的面積，其中在某些情況下溝槽和隔離環(huán)會呈現(xiàn)大的面積損耗。
[0015]漏側(cè)體區(qū)域和/或漏極延伸袋也不會對其它器件操作參數(shù)(例如器件失配)造成不利影響。任一特征可以被并入到FET設(shè)計(jì)中，而不會引起旨在呈現(xiàn)相同性能特征(例如給定偏壓下的相同電流水平)的所公開器件單元之間的更高程度的失配。由于器件體的初級講區(qū)域(primary well reg1n)的器件寬覆蓋延伸跨器件的源極區(qū)域、漏極區(qū)域和溝道區(qū)域，因此失配問題可以被避免。在器件區(qū)域內(nèi)的初級阱區(qū)域的圖案化的缺少避免了引起可能導(dǎo)致更高失配的講臨近效應(yīng)(well-proximity effect)。因此,所公開器件可以非常適合于各種模擬應(yīng)用。
[0016]漏側(cè)體區(qū)域可以通過反摻雜初級阱區(qū)域來限定。初級阱區(qū)域的反摻雜可以包括相反導(dǎo)電類型的輕的或更輕的淺摻雜物注入，其中初級阱區(qū)域可以是重?fù)诫s區(qū)域。在某些情況下，一種被配置以形成功率FET器件的累積區(qū)域的現(xiàn)有FET注入過程被用作淺摻雜物注入。漏側(cè)體區(qū)域的較低的有效摻雜物濃度水平或者凈摻雜物濃度水平可以減小所公開器件的漏極區(qū)域處或漏極區(qū)域附近的電場。減小的電場可以進(jìn)而降低由HCI引起的退化。在某些情況下，該減小可以通過硼和磷摻雜物的硅/柵極氧化物界面處的偏析效應(yīng)(segregat1n effect)來增強(qiáng)。
[0017]漏極延伸袋可以沿著柵極結(jié)構(gòu)的漏側(cè)邊緣位于漏極延伸區(qū)域(例如，輕摻雜的漏極(LDD)區(qū)域)中。袋具有與漏極延伸區(qū)域相反的導(dǎo)電類型，從而創(chuàng)建了耗盡區(qū)。該耗盡區(qū)進(jìn)一步減小了柵極邊緣附近的襯底表面處的電場，以有助于進(jìn)一步減小HCI退化并改進(jìn)器件的S0A。當(dāng)器件在例如阻斷狀態(tài)操作的時候，耗盡區(qū)也減小了漏側(cè)柵極邊緣的電壓。因此，減小的電壓可以導(dǎo)致累積模式TDDB的改進(jìn)。袋可以通過注入過程來形成，其中所述注入過程被配置以為其溝道具有與本發(fā)明器件相反導(dǎo)電類型的FET器件形成FET端子延伸區(qū)域(例如源極/漏極延伸區(qū)域)。例如，在η溝道實(shí)施例中，P型LDD(PLDD)注入過程可以被用于在漏極延伸區(qū)域內(nèi)形成袋，進(jìn)而其可以由更深的η型LDD(NLDD)注入過程來形成。
[0018]本發(fā)明描述的器件可以通過一個或多個涉及制造一種或多種其它類型的FET器件的注入過程來配置。因此，所公開器件可以通過使用用于制造這些其它FET器件(例如功率MOSFET和/或邏輯MOSFET器件)的工藝流程來制造。因此，所公開器件的制造可以避免將注入、掩?；蚱渌圃觳襟E添加到現(xiàn)有工藝流程中。盡管對功率和/或邏輯FET器件的現(xiàn)有工藝流程的步驟進(jìn)行優(yōu)化，但卻不添加工藝步驟。使用現(xiàn)有注入過程使得所公開器件的制造變得經(jīng)濟(jì)高效。
[0019]雖然下面結(jié)合絕緣體上硅(SOI)襯底來進(jìn)行描述，所公開器件及其制造方法也可以與其它襯底類型和制造技術(shù)一起使用。所公開器件與相鄰器件或半導(dǎo)體襯底的隔離方式也可以有所變化。隔離區(qū)域的配置、深度、結(jié)構(gòu)、材料和其它特征也可以有所變化。例如，所公開器件和方法并不限于具有用于器件內(nèi)隔離的淺溝槽隔離(STI)區(qū)域或用于器件間隔離的深溝槽隔離(DTI)區(qū)域的器件布局。
[0020]雖然下面結(jié)合η溝道FET器件來進(jìn)行描述，所公開器件并不限于任何特定的晶體管極性配置。在本發(fā)明中描述和說明N溝道FET器件，是為了便于描述起見并且是不帶任何限制的。然而，P溝道器件可以通過，例如取代具有相反導(dǎo)電類型的半導(dǎo)體區(qū)域來提供。因此，例如，在下面描述的示例中的每個半導(dǎo)體區(qū)域、層或其它結(jié)構(gòu)可以具有與下面示例中確認(rèn)的導(dǎo)電類型相反的導(dǎo)電類型(例如，η型或P型)。
[0021]圖1是根據(jù)一個實(shí)施例被構(gòu)建的η溝道MOSFET器件20的示例的示意性截面圖。器件20包括半導(dǎo)體襯底22，其進(jìn)而可以包括多個外延層24。在該示例中，半導(dǎo)體襯底22包括在基極或原襯底26上生長的單一 P型外延層。原襯底26可以包括輕或重?fù)诫s的P型或η型襯底(例如，處理晶片)，且可以包括一個或多個外延層。在該示例中，輕摻雜的η型襯底可以被使用。替代地或附加地，器件20可以包括非外延層，其中一個或多個器件區(qū)域形成于其中。半導(dǎo)體襯底22的任一層或多層可以包括硅。其它半導(dǎo)體材料也可以被使用，包括兀素半導(dǎo)體材料和化合物半導(dǎo)體材料(compound semiconductor material)。
[0022]在該示例中，半導(dǎo)體襯底22具有SOI結(jié)構(gòu)，所述SOI結(jié)構(gòu)具有掩埋絕緣層28。該掩埋絕緣層28可以包括例如硅氧化物(例如S12)層，其厚度為大約0.1-大約3.0微米，但是其它厚度、材料和層也可以被使用。
[0023]半導(dǎo)體襯底22的結(jié)構(gòu)、材料、和其它特征可以不同于所示的示例。例如，半導(dǎo)體襯底22可以包括位于掩埋絕緣層28上的非外延半導(dǎo)體層。此外，更少的或替代的層可以被包括在半導(dǎo)體襯底22內(nèi)。任何數(shù)量的附加半導(dǎo)體和/或非半導(dǎo)體層可以被包括在內(nèi)。例如，掩埋器件隔離層可以位于原襯底26或掩埋絕緣層28上。所述掩埋器件隔離層可以充當(dāng)用于外延層24生長的種子層。因此，所公開器件并不限于例如，SOI或塊襯底、或包括外延生長層的襯底，反而可以由各種其它類型的半導(dǎo)體襯底來支持。
[0024]圖1描述了器件區(qū)域30的一部分。器件區(qū)域30可以包括反映了所描述部分的部分，它的示例結(jié)合圖2被描述和示出。在其它實(shí)施例中，器件20關(guān)于其它器件有源極區(qū)域?qū)ΨQ或不對稱。器件區(qū)域30可以由隔離環(huán)32限定。在該示例中，隔離環(huán)32包括一個或多個隔離溝槽或區(qū)域34。隔離溝槽34可以被配置為從半導(dǎo)體襯底22的表面36延伸到原襯底26或掩埋絕緣層28以限定器件20的橫向周邊的深溝槽隔離(DTI)區(qū)域。如圖所示，一個或多個隔離溝槽34可以與絕緣層28毗鄰。器件區(qū)域30也可以由外延層24內(nèi)的一個或多個摻雜的隔離層或區(qū)域38限定。在某些情況下，摻雜的隔離層或區(qū)域38被配置為延伸過外延層24并且經(jīng)過絕緣層28以到達(dá)原襯底26的η型或P型隔離環(huán)。替代地或附加地，該區(qū)域38由多晶硅制成。因此，隔離溝槽34和摻雜的隔離區(qū)域38可以橫向和/或以其它方式圍繞器件區(qū)域30。這些層或區(qū)域充當(dāng)了將器件區(qū)域30與襯底22或原襯底26的其余部分分離的勢魚(barrier)。
[0025]在該示例中，掩埋絕緣層28橫向延伸跨過(例如，下面)器件20的器件區(qū)域30以充當(dāng)將器件區(qū)域30與原襯底26和其它相鄰器件分離的垂直勢壘。替代地或附加地，器件區(qū)域30的周邊(perimeter)包括用于偏置原襯底26的襯底帶(substrate tie)。器件20可以包括圍繞了器件區(qū)域30的任何數(shù)量的摻雜的或非摻雜的隔離區(qū)域。
[0026]器件區(qū)域30的橫向延伸也可以由一個或多個附加溝槽隔離區(qū)域來限定。在該示例中，器件區(qū)域30進(jìn)一步由位于半導(dǎo)體襯底22的表面36上的淺溝槽隔離(STI)區(qū)域40來限定。在該示例中，表面36對應(yīng)于外延層24的上表面。STI區(qū)域40可以是環(huán)形的。在該示例中，STI區(qū)域40位于相鄰于DTI區(qū)域34中的靠內(nèi)的那個區(qū)域。STI區(qū)域40可以被用于提供襯底帶的有源極區(qū)域和器件20的有源極區(qū)域之間的進(jìn)一步分離。STI區(qū)域40的溝槽可以由硅氧化物和/或其它材料填充。
[0027]器件20包括由半導(dǎo)體襯底22支持的體端子42、源極端子44、柵極端子46和漏極端子48。端子42、44、46和48沿著表面36彼此隔開。接觸和/或互連可以被提供用于將每個端子42、44、46、48電連接到半導(dǎo)體襯底22上或內(nèi)的各自區(qū)域或結(jié)構(gòu)。通過使用任何沉積過程，接觸和/或互連可以由任何一種或多種金屬或?qū)щ姴牧闲纬伞?br> [0028]器件20包括位于半導(dǎo)體襯底22的外延層24內(nèi)的源極區(qū)域50和漏極區(qū)域52。源極區(qū)域和漏極區(qū)域50、52沿著表面36彼此橫向隔開。在該示例中，源極區(qū)域和漏極區(qū)域50,52被充分摻雜η型以建立與源極和漏極端子44、48的歐姆接觸。
[0029]源極和漏極區(qū)域50、52位于器件20的柵極結(jié)構(gòu)54的相對側(cè)。柵極結(jié)構(gòu)54由半導(dǎo)體襯底22支持。在操作期間，柵極結(jié)構(gòu)54被配置以控制沿著源極和漏極區(qū)域50、52之間的傳導(dǎo)路徑的溝道的形成。柵極結(jié)構(gòu)54可以在半導(dǎo)體襯底22的表面36上或上面形成。柵極結(jié)構(gòu)54包括位于柵極氧化物層58 (例如娃氧化物)上的導(dǎo)電層56 (例如多晶娃層)，所述柵極氧化物層58進(jìn)而位于半導(dǎo)體襯底22的表面36上。柵極結(jié)構(gòu)54的導(dǎo)電層56和柵極氧化物層58橫向位于源極和漏極區(qū)域50、52之間。在該示例中，柵極結(jié)構(gòu)54還包括沿著導(dǎo)電層和柵極氧化物層56、58的側(cè)壁放置的介電間隔物60。介電間隔物60可以橫向重疊于源極和漏極區(qū)域50、52。柵極氧化物層58可以具有被配置用于模擬應(yīng)用的厚度。例如，柵極氧化物層58的厚度可以大于邏輯FET器件內(nèi)的氧化物層的厚度。在某些情況下，厚度可以為大約5納米-大約20納米,然而其它厚度也可以被使用。
[0030]器件20包括位于半導(dǎo)體襯底22的外延層24內(nèi)的復(fù)合體區(qū)域62。在該示例中，復(fù)合體區(qū)域62的組成區(qū)域具有P型導(dǎo)電性。在操作期間，溝道在復(fù)合體區(qū)域62的溝道部分64內(nèi)形成以使電荷載流子從源極區(qū)域50流向漏極區(qū)域52。復(fù)合體區(qū)域62的體接觸區(qū)域66位于表面36。體接觸區(qū)域66可以具有足以與體端子42建立歐姆接觸以偏置復(fù)合體區(qū)域62的摻雜物濃度水平。
[0031]復(fù)合體區(qū)域62可以包括嵌套講布局(nested well arrangement)。該嵌套講布局可以提高操作可靠性而沒有退化器件20的其它性能特征，例如可合并性和失配特征。在該實(shí)施例中，該嵌套阱布局包括橫向延伸跨過源極和漏極區(qū)域50、52的初級阱區(qū)域68和位于初級阱區(qū)域68內(nèi)或其上的次級嵌套阱區(qū)域70。附加阱可以被包括在其它實(shí)施例內(nèi)。次級阱區(qū)域70具有比初級阱區(qū)域68更低的有效或凈摻雜物濃度水平。該更低的濃度水平可以導(dǎo)致在漏極區(qū)域52或其附近的更低電場電平。該更低的電場進(jìn)而可以使得更少的能量被傳遞到漏極區(qū)域52附近的溝道區(qū)域64內(nèi)的多數(shù)電荷載流子，從而減小了熱載流子注入(HCI)的退化。另一方面，如果在初級阱區(qū)域68中的源側(cè)體摻雜也減小了，那么體電阻將會增加，其可以導(dǎo)致器件20欠佳的SOA。
[0032]次級阱區(qū)域70位于復(fù)合體區(qū)域62的漏側(cè)并且在該示例中是器件區(qū)域30。漏極區(qū)域52位于次級阱區(qū)域70內(nèi)或其上。次級阱區(qū)域70從柵極結(jié)構(gòu)54向外橫向延伸向器件20的漏側(cè)。次級阱區(qū)域70橫向重疊于柵極結(jié)構(gòu)54以將溝道區(qū)域64的初級和次級部分分別限定為長度Lehl和Leh2。沿著長度Lehl的溝道區(qū)域64的部分在初級阱區(qū)域68內(nèi)形成，而沿著長度Ldl2的溝道區(qū)域64的部分在次級阱區(qū)域70內(nèi)形成。如此定位次級阱區(qū)域70使得溝道區(qū)域64內(nèi)的多數(shù)電荷載流子從初級阱區(qū)域68流向次級阱區(qū)域70以到達(dá)漏極區(qū)域52。雖然與溝道區(qū)域64重疊，但次級阱區(qū)域70被橫向定位在器件區(qū)域30的漏側(cè)并且可以因此被稱為漏側(cè)阱區(qū)域70。
[0033]溝道區(qū)域64的初級部分的長度Lehl可以連同器件20的寬度一起變化以達(dá)到期望的器件20的電流電平。次級部分的長度Ldl2可以被選擇以在本發(fā)明所述的一個或多個參數(shù)中實(shí)現(xiàn)期望的可靠性水平。在某些示例中，次級部分的長度Ldl2在大約0.1微米-大約
0.5微米的范圍內(nèi)，例如大約0.4微米。
[0034]漏側(cè)阱區(qū)域70可以通過反摻雜初級阱區(qū)域68形成。例如，漏側(cè)阱區(qū)域70可以利用比形成初級阱區(qū)域68的P型注入過程既淺又輕的η型注入過程來形成。利用這種反摻雜，漏側(cè)阱區(qū)域70因此包括具有與初級阱區(qū)域68相反的導(dǎo)電類型(例如η型)的摻雜物，以達(dá)到與初級阱區(qū)域68相比更低的有效和凈摻雜物濃度水平。
[0035]雖然STI區(qū)域40沿著阱區(qū)域68、70的外側(cè)邊緣存在，漏側(cè)阱區(qū)域70可以被認(rèn)為位于或嵌套在初級阱區(qū)域68內(nèi)。漏側(cè)阱區(qū)域70具有與初級阱區(qū)域68的下邊界隔開的下邊界。在某些情況下，該間隔在大約0.2微米-大約2微米的范圍內(nèi)，然而其它間隔也可以被使用。漏側(cè)阱區(qū)域70的外側(cè)邊緣可以與隔離環(huán)32隔開。相反，初級阱區(qū)域68可以延伸有源區(qū)域32的整個橫向?qū)挾?。因此，初級阱區(qū)域68可以沿著器件20的各個橫向側(cè)邊鄰接隔尚環(huán)32。
[0036]通過用相對輕且淺的η型注入物反摻雜位于器件區(qū)域30的漏側(cè)的相對深且重的P型初級阱區(qū)域68來減小位于漏側(cè)的電場。因此，可以改進(jìn)HCI抗干擾性和S0A。在某些實(shí)施例中，這種減小可以被增強(qiáng)，其中反摻雜通過界面36處的硅/硅氧化物界面處的摻雜物偏析來增強(qiáng)。例如，硼和磷在界面處可以具有相反偏析效應(yīng)，例如，熱氧化可以導(dǎo)致在柵極氧化物層58下面的表面處的襯底22內(nèi)的硼的缺乏和磷的堆積。
[0037]可以實(shí)現(xiàn)改進(jìn)HCI抗干擾和S0A，同時保持器件20的可合并性?？珊喜⑿允侵钙骷?0是否與其中一個或多個半導(dǎo)體器件(例如晶體管器件)位于與器件20相同的隔離環(huán)內(nèi)的布局是兼容的。由于復(fù)合體區(qū)域62的配置，器件20是可合并的。初級阱區(qū)域68和漏側(cè)阱區(qū)域70的布局(例如嵌套布局)允許器件20與其它器件共享復(fù)合體區(qū)域62。初級阱區(qū)域68的摻雜物濃度水平也可以足夠高從而將合并器件的各自漏極區(qū)域彼此隔離。在同一隔離環(huán)內(nèi)合并器件可以有助于避免由添加另一個隔離環(huán)而引入的重大面積損耗。相反，傳統(tǒng)的有源或場漂移FET器件是不可合并的，因?yàn)槁O沒有被具有相反導(dǎo)電類型的阱封閉。
[0038]復(fù)合體區(qū)域62的阱布局也可以避免與阱臨近效應(yīng)有關(guān)的問題。初級阱區(qū)域68橫向延伸跨過整個器件區(qū)域30。因此，初級阱區(qū)域68覆蓋了各個源極、漏極、和溝道區(qū)域50、52、64。因此，形成初級阱區(qū)域68的P型摻雜物的注入使得沒有在溝道區(qū)域64附近圖案化。因此，可以避免閾值電壓和其它阱臨近效應(yīng)的變化，其中該變化是由摻雜物離子將光致抗蝕劑反射到溝道區(qū)域64而引起的。因此，器件20的失配性能不會退化。器件20的一致閾值電壓由初級阱區(qū)域68的較重?fù)诫s來建立。
[0039]在圖1的示例中，體接觸區(qū)域66位于初級阱區(qū)域68的源極側(cè)。附加的STI區(qū)域72可以位于表面36以將體接觸區(qū)域66與源極區(qū)域50隔開。體接觸區(qū)域66可以設(shè)置在器件區(qū)域30的其它位置。
[0040]復(fù)合體區(qū)域62可以包括更少、附加或替代的阱區(qū)域和/或其它組成區(qū)域。例如，在某些實(shí)施例，復(fù)合體區(qū)域62不包括漏側(cè)阱區(qū)域70。
[0041]可以通過在柵極結(jié)構(gòu)54的漏側(cè)邊緣引入耗盡區(qū)來實(shí)現(xiàn)操作可靠性的進(jìn)一步或替代改進(jìn)。耗盡區(qū)可以位于一個源/漏極延伸區(qū)域內(nèi)。在圖1的實(shí)施例中，器件20包括相鄰于源極區(qū)域50的源極延伸區(qū)域74和相鄰于漏極區(qū)域52的漏極延伸區(qū)域76。源極和漏極延伸區(qū)域74、76可以位于表面36的外延層24內(nèi)。在操作期間，源極和漏極延伸區(qū)域74、76從源極或漏極區(qū)域50、52橫向向內(nèi)延伸到柵極結(jié)構(gòu)54下面，例如，經(jīng)過側(cè)壁間隔物60，以允許電荷載流子從源極區(qū)域50到達(dá)溝道，并從溝道到達(dá)漏極區(qū)域52。因此，在退出溝道區(qū)域64之后，電荷載流子穿過漏極延伸區(qū)域76。源極和漏極延伸區(qū)域74、76可以被配置為η型輕或中度摻雜的漏極(LDD)區(qū)域或NLDD區(qū)域。
[0042]漏極延伸區(qū)域76可以包括沿著柵極結(jié)構(gòu)54的漏側(cè)邊緣以形成耗盡區(qū)的袋78。在該示例中，袋78是P型區(qū)域。袋78可以被配置以沿著與η型漏極延伸區(qū)域76的結(jié)建立耗盡區(qū)。袋78沿著柵極結(jié)構(gòu)54的邊緣位于半導(dǎo)體襯底22的表面36。在該示例中，袋78也沿著漏極區(qū)域52的邊緣被放置。袋78的其它側(cè)或邊界可以被漏極延伸區(qū)域76包圍。在其它實(shí)施例，漏極區(qū)域52可以與溝道區(qū)域64較遠(yuǎn)隔開。
[0043]袋78的下邊界比漏極延伸區(qū)域76的下邊界更淺。在一個示例中，漏極延伸區(qū)域76的下邊界位于大約0.05微米-大約0.5微米的深度，而袋的下邊界的位于大約0.01微米-大約0.2微米的深度，但其它深度也可以被使用。袋78的橫向范圍也可以有所不同。在一個示例中，漏極延伸區(qū)域76和袋78的溝道側(cè)邊界間隔大約0.01微米-大約0.1微米。
[0044]由漏極延伸區(qū)域76內(nèi)的相反摻雜的袋78在柵極結(jié)構(gòu)54的邊緣附近建立的耗盡區(qū)有助于進(jìn)一步減小表面36 (例如，柵極結(jié)構(gòu)54的邊緣)處的電場。HCI抗干擾可以因此有所改進(jìn)。當(dāng)處于阻斷狀態(tài)的時候，袋78的存在也可以減小位于柵極結(jié)構(gòu)54的漏側(cè)邊緣的電壓。累積模式TDDB和SOA性能也可以因此有所改進(jìn)，包括在具有多個柵極的實(shí)施例中。
[0045]器件20以簡化形式被顯示。例如，圖1中沒有顯示許多被配置用于與體、源極、柵極和漏極端子42、44、46、和48電耦合的金屬層和其它器件結(jié)構(gòu)。器件20可以具有許多為了便于說明而在圖1中未顯示的用于連接、隔離、鈍化、和其它目的的其它結(jié)構(gòu)或組件。例如，器件20可以包括任何數(shù)量的附加隔離區(qū)域或?qū)?。在某些示例中，另一個P型或η型外延層(未顯示)可以位于原襯底26和器件區(qū)域30之間?？梢栽O(shè)置一個或多個附加的STI區(qū)域、其它隔離溝槽、和/或隔離阱(未顯示)以隔離器件20的器件區(qū)域30和/或其它區(qū)域。
[0046]半導(dǎo)體襯底22內(nèi)的上述半導(dǎo)體區(qū)域的摻雜物濃度、厚度和其它特點(diǎn)可以有所變化。例如，原襯底26的摻雜物濃度可以變化很大。
[0047]在某些示例中，器件20的一個或多個摻雜區(qū)域由現(xiàn)有摻雜物注入過程形成，該現(xiàn)有摻雜物注入過程與由工藝流程支持的FET器件設(shè)計(jì)的一個或多個區(qū)域的制造相關(guān)。例如，現(xiàn)有注入過程可以涉及制造高電壓或功率FET器件，例如，LDMOS器件、高或低電壓模擬FET器件、或低電壓或邏輯FET器件。因此，注入物的摻雜物濃度、離子能量、注入角度和/或其它特征可以根據(jù)由FET器件設(shè)計(jì)建立的參數(shù)而變化。
[0048]在圖1的實(shí)施例中，與一個或多個其它FET器件設(shè)計(jì)的制造相關(guān)的現(xiàn)有摻雜物注入過程可以被用于形成各個摻雜區(qū)域。例如，漏側(cè)阱區(qū)域70的有效或凈摻雜物濃度水平可以利用被配置以形成功率FET器件(例如LDMOS晶體管器件)的阱區(qū)的注入過程通過反摻雜來建立。該阱區(qū)域可以被配置用作功率FET器件的累積或漂移區(qū)域。在圖1的示例中，注入過程可以涉及注入η型摻雜物以補(bǔ)償外延層24的P型摻雜以形成η型累積區(qū)域。該過程在本發(fā)明中可以被稱為功率FET η補(bǔ)償過程。由該補(bǔ)償注入過程實(shí)現(xiàn)的摻雜物濃度水平可以被配置以支持與外延層24具有相同數(shù)量級大小的摻雜物濃度。摻雜物濃度水平可以在大約5X1015/cm3-大約Ix11Vcm3的范圍內(nèi)。該補(bǔ)償注入過程還可以具有被配置用于淺的深度的能級，其在形成LDMOS晶體管器件的累積和/或漂移區(qū)域可以是有用的。
[0049]袋78可以由被配置以形成輕或中度摻雜區(qū)域(例如P溝道功率FET器件的輕摻雜漏極(LDD)區(qū)域)的功率FET端子(例如，源極/漏極)延伸注入過程來形成。在圖1的示例中，該功率FET源極/漏極延伸注入過程可以因此是P型LDD(PLDD)注入物。
[0050]復(fù)合體區(qū)域62的初級阱區(qū)域68可以由也被配置以形成η溝道功率FET器件(例如LDMOS晶體管器件)的體區(qū)域的注入過程來形成。該過程可以在本發(fā)明中被稱為功率FET P阱過程。
[0051]圖2示出了具有多個晶體管器件的電子裝置100以描述上述實(shí)施例的可合并性。在該示例中，裝置100具有位于并因此被合并在共同器件區(qū)域106內(nèi)的一對模擬FET器件102、104。器件102、104在半導(dǎo)體襯底內(nèi)共享復(fù)合體區(qū)域的共同初級阱區(qū)域108。每個器件102、104可以以一種類似于結(jié)合圖1在上面描述的器件20的實(shí)施例的方式被配置。例如，半導(dǎo)體襯底可以以一種類似于圖1襯底22的方式被配置。器件102包括被標(biāo)記為S1、Gl和Dl的源極、柵極和漏極端子。器件104的源極、柵極和漏極端子被標(biāo)記為S2、G2和D2。
[0052]合并器件102、104位于放置在襯底110內(nèi)的隔離環(huán)112內(nèi)。隔離環(huán)112可以以一種類似于圖1的隔離環(huán)32的方式被配置。例如，隔離環(huán)112可以包括一個或多個限定了器件區(qū)域106的橫向周邊的DTI區(qū)域。
[0053]每個器件102、104的源極和漏極區(qū)域114、116位于隔離環(huán)112內(nèi)的襯底110中。在該示例中，源極區(qū)域114與漏極區(qū)域116橫向向內(nèi)隔開。在其它情況下，源極和漏極區(qū)域114、116的橫向位置被交換。在上述的操作期間，各溝道在復(fù)合體區(qū)域內(nèi)形成。
[0054]初級阱區(qū)域108橫向延伸跨過器件102、104兩者的源極和漏極區(qū)域114、116。復(fù)合體區(qū)域包括位于初級阱區(qū)域108內(nèi)用于器件102、104的各自次級阱區(qū)域118、120。每個次級阱區(qū)域118、120可以以一種類似于結(jié)合圖1在上面描述的漏側(cè)阱區(qū)域70的方式被配置。例如，在每個器件102、104中，漏極區(qū)域116位于各個次級阱區(qū)域118或120上，使得各個溝道內(nèi)的電荷載流子從初級阱區(qū)域108流入各個次級阱區(qū)域118或120以到達(dá)各個漏極區(qū)域116。
[0055]復(fù)合體區(qū)域包括位于初級阱區(qū)域108內(nèi)的體接觸區(qū)域122。在圖2的實(shí)施例中，體接觸區(qū)域122處于器件區(qū)域106的中心。器件102、104可以與體接觸區(qū)122橫向?qū)ΨQ。例如，各個溝道關(guān)于體接觸區(qū)域122對稱放置。合并器件可以以其它方位或配置(包括其它對稱布局以及非對稱布局)來布置。
[0056]合并器件102、104同樣地或者替代地可以被配置有上述源極/漏極延伸區(qū)域。在該實(shí)施例中，每個器件102、104包括位于相鄰于各個漏極區(qū)域116的漏極延伸區(qū)域124。袋126位于每個漏極延伸區(qū)域124內(nèi)以沿著如上所述的柵極邊緣建立各自的耗盡區(qū)。
[0057]圖3是描繪被用于形成上述復(fù)合體區(qū)域的注入過程的示例性摻雜物濃度分布的圖表。在該示例中，復(fù)合體區(qū)域的初級阱區(qū)域由具有分布300的注入過程(例如，P阱過程)來形成。次級阱區(qū)域利用具有分布302的注入過程(例如，η補(bǔ)償過程)通過反摻雜初級阱區(qū)域被限定。
[0058]η補(bǔ)償過程的摻雜物(例如，η型摻雜物)的摻雜物分布比P阱過程的摻雜物(例如，P型摻雜物)淺。如圖3所示，分布302的峰值處于比分布300的峰值更淺的深度。因此，初級和次級阱區(qū)域的下邊界可以如圖1和圖2所示被間隔開。在某些示例中，該間隔是大約0.2微米-大約2微米。
[0059]圖3也顯示了用于反摻雜的摻雜物濃度水平的相對差異。在表面，分布300、302的摻雜物濃度水平可以彼此相對接近，例如，彼此在大約一個數(shù)量級大小內(nèi)。
[0060]圖4顯示了一種用于制造具有上述的定制漏側(cè)體區(qū)域和/或柵極邊緣耗盡袋的可合并晶體管器件的示例性制造方法。該晶體管器件以半導(dǎo)體襯底來制造，該半導(dǎo)體襯底的區(qū)域或者層可以具有如上所述的η溝道晶體管示例的導(dǎo)電類型，或者可替代地被配置來支持P溝道晶體管器件。該方法包括一系列的動作或者步驟，為了便于說明，只描述其中重要的動作和步驟。動作的順序在其它實(shí)施例中可以有所不同。例如，注入過程可以以不同順序被執(zhí)行。
[0061]該方法可以開始于，或包括動作400，其中在該動作中，一個外延層在基極或原襯底上生長。P型外延層的厚度可以是大約I微米-大約10微米。外延層的生長限定了晶體管器件將在其中被形成的半導(dǎo)體襯底的表面。
[0062]該半導(dǎo)體襯底可以具有上述的SOI結(jié)構(gòu)。在一個示例中，該半導(dǎo)體襯底包括位于輕摻雜的η型處理晶片的掩埋氧化物層(例如，大約0.1微米-大約3微米)和位于該掩埋氧化物層上的P型外延層(例如，大約0.5微米-大約3微米)?；w襯底可以包括η型或P型處理或其它原半導(dǎo)體襯底，其中絕緣層、外延層或其它層在所述襯底上生長或以其它方式形成。任何數(shù)量的外延層可以存在或生長。在某些情況下，該SOI結(jié)構(gòu)可以使用不涉及位于掩埋絕緣層上的半導(dǎo)體層的外延生長的其它過程來提供。
[0063]在動作402中，STI區(qū)域或其它隔離溝槽可以在該半導(dǎo)體襯底的表面形成。該STI區(qū)域可以通過任何目前已知或以后開發(fā)的過程來形成。例如，動作402可以包括形成溝槽以及在溝槽內(nèi)沉積(例如化學(xué)氣相沉積(CVD))的一種或多種材料。在某些實(shí)施例中，該溝槽由硅氧化物填充。附加或替代材料可以被沉積。
[0064]動作402還可以包括一個或多個過程以限定器件的橫向周邊。這種過程可以包括形成一個或多個如圖1和圖2所示的DTI區(qū)域。在一個實(shí)施例中，深隔離溝槽的中心在沉積電介質(zhì)層之后可以由高度摻雜(例如η型)的多晶硅填充。深隔離溝槽的寬度可以是大約I微米-大約3微米。溝槽可以由各種過程形成。在某些情況下，深隔離溝槽可以在淺溝槽隔離(STI)區(qū)域形成之后被形成或限定，然而溝槽形成的順序可以不同。
[0065]在動作404中，體區(qū)域的初級阱區(qū)域在半導(dǎo)體襯底內(nèi)形成。如上所述，初級阱區(qū)域的形成可以包括執(zhí)行功率FET阱注入過程以在該半導(dǎo)體襯底內(nèi)注入摻雜物(例如，P型摻雜物)。注入過程可以被配置為上述的重注入物。
[0066]在動作406中，注入過程被執(zhí)行以用摻雜物(例如η型摻雜物)反摻雜初級阱區(qū)域以限定體區(qū)域的次級阱區(qū)域。如上所述，注入過程可以被配置以同樣形成功率FET器件的累積區(qū)域。動作404、406的注入過程可以被配置以在半導(dǎo)體襯底的表面上建立比η型濃度水平低一個數(shù)量級大小的P型濃度水平。正如結(jié)合圖2所述的，動作406的注入過程也可以被配置以限定在同一隔離環(huán)內(nèi)合并的其它器件的一個或多個附加次級阱區(qū)域。
[0067]在附加的注入過程在動作410中被執(zhí)行之前，柵極結(jié)構(gòu)的柵極氧化物層和多晶硅層在動作408中被沉積在半導(dǎo)體襯底的表面。該過程可以被配置以形成功率FET器件的源極/漏極延伸區(qū)域，例如NLDD或PLDD區(qū)域。柵極氧化物層和多晶硅層可以被用作注入過程的掩模。在η溝道示例中，η型注入過程，例如NLDD注入物，被用于形成本發(fā)明器件的源極/漏極延伸區(qū)域，而P型注入過程，例如PLDD注入物，被用于在漏極延伸區(qū)域內(nèi)形成袋。P型注入過程可以被配置以沿著漏極區(qū)域的邊緣在柵極邊緣建立上述的耗盡區(qū)。
[0068]然后，在動作412中，側(cè)壁間隔物可以在柵極結(jié)構(gòu)層的側(cè)壁上形成。該側(cè)壁間隔物可以以任何方式沉積或形成。
[0069]然后，在動作414中，注入過程被執(zhí)行以在初級阱區(qū)域內(nèi)形成源極區(qū)域以及在次級阱區(qū)域內(nèi)形成漏極區(qū)域。注入過程可以使用柵極結(jié)構(gòu)和側(cè)壁間隔物以用于對齊和掩蔽。多個源極和漏極區(qū)域可以在具有合并器件的實(shí)施例中形成。
[0070]體接觸區(qū)域由在動作416中執(zhí)行的注入過程來形成。在該示例中，注入過程是被配置以同樣形成P溝道FET器件的源極/漏極區(qū)域的P型注入過程。
[0071]在被配置用于一個或多個FET器件設(shè)計(jì)的工藝流程期間，所公開器件的制造可以是經(jīng)濟(jì)高效的。所公開器件可以在沒有將附加掩?；蜻^程添加到現(xiàn)有工藝流程的情況下被制造。不必增加工藝復(fù)雜性來實(shí)現(xiàn)上述的操作和性能益處。然而，在其它實(shí)施例中，可以使用附加的掩?；蜻^程。因此，在一個或多個上述動作中被執(zhí)行的注入過程可以不與被執(zhí)行和被配置以制造其它FET器件的區(qū)域的注入過程相對應(yīng)。
[0072]在制造過程期間，附加動作在不同的點(diǎn)被執(zhí)行。例如，一個或多個動作可以涉及沉積一個或多個鈍化層和金屬層。這些動作可以以不同順序被實(shí)施。附加或替代過程可以在圖4所示的動作之前和之后被實(shí)施。
[0073]在第一方面，一種器件包括半導(dǎo)體襯底，位于所述半導(dǎo)體襯底內(nèi)、具有第一導(dǎo)電類型并且彼此橫向隔開的源極和漏極區(qū)域以及位于所述半導(dǎo)體襯底內(nèi)、具有第二導(dǎo)電類型并且在操作期間溝道被形成于其中以用于使電荷載流子從所述源極區(qū)域流向所述漏極區(qū)域的復(fù)合體區(qū)域。所述復(fù)合體區(qū)域包括橫向延伸跨過所述源極和漏極區(qū)域的第一阱區(qū)域和位于所述第一阱區(qū)域內(nèi)的第二阱區(qū)域。所述漏極區(qū)域位于所述第二阱區(qū)域內(nèi)，使得所述電荷載流子從所述第一阱區(qū)域流入所述第二阱區(qū)域以到達(dá)所述漏極區(qū)域。所述第二阱區(qū)域包括具有所述第一導(dǎo)電類型的摻雜物，所述摻雜物具有比所述第一阱區(qū)域更低的凈摻雜物濃度水平。
[0074]在第二方面，一種器件包括半導(dǎo)體襯底，位于所述半導(dǎo)體襯底內(nèi)、具有第一導(dǎo)電類型并且彼此橫向隔開的源極和漏極區(qū)域，由位于所述源極和漏極區(qū)域之間的半導(dǎo)體襯底支持的柵極結(jié)構(gòu)，位于所述半導(dǎo)體襯底內(nèi)、具有第二導(dǎo)電類型并且在操作期間溝道在其中被形成于所述柵極結(jié)構(gòu)下面以用于使電荷載流子從所述源極區(qū)域流向所述漏極區(qū)域的體區(qū)域，位于相鄰于所述漏極區(qū)域、具有所述第一導(dǎo)電類型并且在所述電荷載流子退出所述溝道之后所述電荷載流子穿過其中的漏極延伸區(qū)域，以及位于所述漏極延伸區(qū)域內(nèi)、具有所述第二導(dǎo)電類型并且被配置以沿著所述柵極結(jié)構(gòu)的邊緣建立耗盡區(qū)的袋。
[0075]在第三方面，一種制造晶體管器件的方法，所述晶體管器件具有在操作期間形成于具有第二導(dǎo)電類型的體區(qū)域內(nèi)的具有第一導(dǎo)電類型的溝道，方法包括在半導(dǎo)體襯底內(nèi)形成所述體區(qū)域的第一阱區(qū)域，執(zhí)行第一注入過程以用具有所述第一導(dǎo)電類型的摻雜物反摻雜所述第一阱區(qū)域以限定所述體區(qū)域的第二阱區(qū)域，以及執(zhí)行第二注入過程以在所述第一阱區(qū)域內(nèi)形成源極區(qū)域以及在所述第二阱區(qū)域內(nèi)形成漏極區(qū)域。
[0076]本發(fā)明由所附權(quán)利要求書及其等同物所限定，且本節(jié)內(nèi)容不應(yīng)該視為對這些權(quán)利要求書的限制。本發(fā)明的附加方面和優(yōu)點(diǎn)結(jié)合優(yōu)選實(shí)施例在上面被討論，并且在未來可以被獨(dú)立要求保護(hù)或一起要求保護(hù)。
[0077]雖然本發(fā)明已通過參考各種實(shí)施例在上面被描述，應(yīng)了解，很多變化和修改可以在不脫離本發(fā)明范圍的情況下做出。因此，前述詳細(xì)描述被視為說明性的而非限制性的，并且應(yīng)了解隨附權(quán)利要求書，包括所有等同物，旨在限定本發(fā)明的精神和范圍。
【權(quán)利要求】
1.一種器件，包括: 半導(dǎo)體襯底； 源極區(qū)域和漏極區(qū)域，位于所述半導(dǎo)體襯底內(nèi)，具有第一導(dǎo)電類型并且彼此橫向隔開；以及 復(fù)合體區(qū)域，位于所述半導(dǎo)體襯底內(nèi)，具有第二導(dǎo)電類型并且溝道在操作期間被形成于其中以用于使電荷載流子從所述源極區(qū)域流向所述漏極區(qū)域，所述復(fù)合體區(qū)域包括橫向延伸跨過所述源極區(qū)域和漏極區(qū)域的第一阱區(qū)域和位于所述第一阱區(qū)域內(nèi)的第二阱區(qū)域； 其中所述漏極區(qū)域位于所述第二阱區(qū)域內(nèi)，使得所述電荷載流子從所述第一阱區(qū)域流入所述第二阱區(qū)域以到達(dá)所述漏極區(qū)域；以及 其中所述第二阱區(qū)域包括具有所述第一導(dǎo)電類型的摻雜物以具有比所述第一阱區(qū)域更低的凈摻雜物濃度水平。
2.根據(jù)權(quán)利要求1所述的器件，還包括: 漏極延伸區(qū)域，位置鄰近所述漏極區(qū)域，具有所述第一導(dǎo)電類型并且在所述電荷載流子退出所述溝道之后通過其中；以及 位于所述漏極延伸區(qū)域內(nèi)的袋，具有所述第二導(dǎo)電類型并且被配置為沿著所述漏極區(qū)域的邊緣建立耗盡區(qū)。
3.根據(jù)權(quán)利要求2所述的器件，其中所述袋位于所述半導(dǎo)體襯底的表面。
4.根據(jù)權(quán)利要求2所述的器件，其中所述漏極延伸區(qū)域位于所述第二阱區(qū)域內(nèi)。
5.根據(jù)權(quán)利要求2所述的器件，還包括:由位于所述源極區(qū)域和漏極區(qū)域之間的半導(dǎo)體襯底支持的柵極結(jié)構(gòu)，其中所述袋沿著所述柵極結(jié)構(gòu)的邊緣放置。
6.根據(jù)權(quán)利要求1所述的器件，還包括: 位于所述半導(dǎo)體襯底內(nèi)的隔離環(huán)，其中所述器件位于所述半導(dǎo)體襯底中；以及另外的源極區(qū)域和另外的漏極區(qū)域，位于所述隔離環(huán)內(nèi)的所述半導(dǎo)體襯底中，具有所述第一導(dǎo)電類型并且彼此橫向隔開； 其中: 另外的溝道形成于所述復(fù)合體區(qū)域內(nèi)以使另外的電荷載流子在操作期間從所述另外的源極區(qū)域流向所述另外的漏極區(qū)域； 所述復(fù)合體區(qū)域的所述第一阱區(qū)域橫向延伸跨過所述另外的源極區(qū)域和另外的漏極區(qū)域； 所述復(fù)合體區(qū)域還包括位于所述第一阱區(qū)域內(nèi)的第三阱區(qū)域； 所述另外的漏極區(qū)域位于所述第三阱區(qū)域上使得所述另外的溝道內(nèi)的所述另外的電荷載流子從所述第一阱區(qū)域流入所述第三阱區(qū)域以到達(dá)所述另外的漏極區(qū)域；以及其中所述第三阱區(qū)域具有比所述第一阱區(qū)域更低的摻雜物濃度水平。
7.根據(jù)權(quán)利要求6所述的器件，其中所述隔離環(huán)包括: 位于所述半導(dǎo)體襯底內(nèi)的掩埋絕緣層，橫向延伸跨過所述復(fù)合體區(qū)域的整個范圍并位于所述復(fù)合體區(qū)域的整個范圍下面；以及 深槽隔離(DTI)環(huán)，限定所述復(fù)合體區(qū)域的橫向周邊并且從所述半導(dǎo)體襯底的表面延伸以到達(dá)所述掩埋絕緣層。
8.根據(jù)權(quán)利要求6所述的器件，其中: 所述復(fù)合體區(qū)還包括位于所述第一阱區(qū)域內(nèi)的體接觸區(qū)域；以及 首次提及的所述溝道和所述另外的溝道關(guān)于所述體接觸區(qū)域?qū)ΨQ放置。
9.根據(jù)權(quán)利要求1所述的器件，其中所述第一阱區(qū)域在所述半導(dǎo)體襯底的表面包括具有所述第二導(dǎo)電類型的摻雜物，具有所述第二導(dǎo)電類型的所述摻雜物的濃度水平比所述第一導(dǎo)電類型的所述摻雜物的濃度水平高出不到一個數(shù)量級大小。
10.根據(jù)權(quán)利要求1所述的器件,其中所述半導(dǎo)體襯底包括基體襯底、位于所述基體襯底上的掩埋絕緣層和位于所述掩埋絕緣層上并且所述源極區(qū)域、漏極區(qū)域和復(fù)合體區(qū)域位于其中的半導(dǎo)體層。
11.一種器件，包括: 半導(dǎo)體襯底； 源極區(qū)域和漏極區(qū)域，位于所述半導(dǎo)體襯底內(nèi)，具有第一導(dǎo)電類型并且彼此橫向隔開； 由位于所述源極區(qū)域和漏極區(qū)域之間的半導(dǎo)體襯底支持的柵極結(jié)構(gòu)； 體區(qū)域，位于所述半導(dǎo)體襯底內(nèi)，具有第二導(dǎo)電類型，并且在操作期間溝道在其中被形成于所述柵極結(jié)構(gòu)下面以用于使電荷載流子從所述源極區(qū)域流向所述漏極區(qū)域； 漏極延伸區(qū)域，位置鄰近所述漏極區(qū)域，具有所述第一導(dǎo)電類型并且所述電荷載流子在退出所述溝道之后通過其中；以及 位于所述漏極延伸區(qū)域內(nèi)的袋，具有所述第二導(dǎo)電類型并且被配置為沿著所述柵極結(jié)構(gòu)的邊緣建立耗盡區(qū)。
12.根據(jù)權(quán)利要求11所述的器件，其中所述袋位于所述半導(dǎo)體襯底的表面。
13.根據(jù)權(quán)利要求11所述的器件，其中: 所述體區(qū)域包括橫向延伸跨過所述源極區(qū)域和漏極區(qū)域的第一阱區(qū)域和位于所述第一阱區(qū)域內(nèi)并且所述漏極區(qū)域位于其中的第二阱區(qū)域；以及 所述第二阱區(qū)域具有比所述第一阱區(qū)域更低的凈摻雜物濃度水平。
14.根據(jù)權(quán)利要求13所述的器件，其中所述漏極延伸區(qū)域位于所述第二阱區(qū)域內(nèi)。
15.根據(jù)權(quán)利要求11所述的器件，還包括: 置于所述半導(dǎo)體襯底內(nèi)并且所述器件位于其中的隔離環(huán)；以及另外的源極區(qū)域和漏極區(qū)域，位于所述隔離環(huán)內(nèi)的所述半導(dǎo)體襯底內(nèi)、具有所述第一導(dǎo)電類型并且彼此橫向隔開； 另外的柵極結(jié)構(gòu)，由位于所述另外的源極區(qū)域和另外的漏極區(qū)域之間的所述半導(dǎo)體襯底支持； 另外的漏極延伸區(qū)域，位置鄰近所述另外的漏極區(qū)域，具有所述第一導(dǎo)電類型并且所述電荷載流子在退出另外的溝道之后通過其中，所述另外的溝道形成在復(fù)合體區(qū)域中以使另外的電荷載流子在操作期間從所述另外的源極區(qū)域流向所述另外的漏極區(qū)域；以及位于所述另外的漏極延伸區(qū)域內(nèi)的另外的袋，具有所述第二導(dǎo)電類型并且被配置為沿著所述另外的柵極結(jié)構(gòu)的邊緣建立另外的耗盡區(qū)。
16.一種制造晶體管器件的方法，所述晶體管器件具有在操作期間在具有第二導(dǎo)電類型的體區(qū)域內(nèi)形成的具有第一導(dǎo)電類型的溝道，所述方法包括: 在半導(dǎo)體襯底內(nèi)形成所述體區(qū)域的第一阱區(qū)域； 執(zhí)行第一注入過程以用具有所述第一導(dǎo)電類型的摻雜物反摻雜所述第一阱區(qū)域以限定所述體區(qū)域的第二阱區(qū)域；以及 執(zhí)行第二注入過程以在所述第一阱區(qū)域內(nèi)形成源極區(qū)域以及在所述第二阱區(qū)域內(nèi)形成漏極區(qū)域。
17.根據(jù)權(quán)利要求16所述的方法，還包括: 執(zhí)行第三注入過程以在所述半導(dǎo)體襯底內(nèi)注入具有所述第一導(dǎo)電類型的摻雜物以形成相鄰于所述漏極區(qū)域的漏極延伸區(qū)域；以及 執(zhí)行第四注入過程以注入具有所述第二導(dǎo)電類型的摻雜物以在所述漏極延伸區(qū)域內(nèi)形成袋以便沿著所述漏極區(qū)域的邊緣建立耗盡區(qū)。
18.根據(jù)權(quán)利要求16所述的方法，其中所述第一注入過程被配置為形成功率場效應(yīng)晶體管(FET)器件的累積區(qū)域。
19.根據(jù)權(quán)利要求16所述的方法，其中: 執(zhí)行所述第一注入過程被配置為進(jìn)一步限定所述體區(qū)域的第三阱區(qū)域；以及 執(zhí)行所述第二注入過程被配置為在所述第一阱區(qū)域內(nèi)形成另外的源極區(qū)域以及在所述第三阱區(qū)域內(nèi)形成另外的漏極區(qū)域。
20.根據(jù)權(quán)利要求16所述的方法，其中: 形成所述第一阱區(qū)域包括執(zhí)行第五注入過程以在所述半導(dǎo)體襯底內(nèi)注入具有所述第二導(dǎo)電類型的摻雜物；以及 所述第五注入過程被配置為在所述半導(dǎo)體襯底的表面建立所述第二導(dǎo)電類型的摻雜物的濃度水平，所述第二導(dǎo)電類型的摻雜物的所述濃度水平比通過所述第一注入過程注入的所述第一導(dǎo)電類型的所述摻雜物的濃度水平高出不到一個數(shù)量級大小。
【文檔編號】H01L29/423GK104518031SQ201410484766
【公開日】2015年4月15日 申請日期:2014年9月22日 優(yōu)先權(quán)日:2013年10月7日
【發(fā)明者】張志宏, D·J·布勞姆伯格, 楊洪寧, 左江凱 申請人:飛思卡爾半導(dǎo)體公司