電壓控制可變電容和電壓控制振蕩器的制造方法
【專利摘要】本發(fā)明提供電壓控制可變電容和電壓控制振蕩器。該電壓控制可變電容能夠形成在集成電路上，電容可變比率大且Q值高，在構(gòu)成VCO時(shí)能夠?qū)崿F(xiàn)直線性高的控制電壓與振蕩頻率的關(guān)系。該電壓控制可變電容包括：使下部電極共通連接的多個(gè)MOS型電容元件(CM1～CMn)；一端與該多個(gè)MOS型電容元件的上部電極連接，另一端共通連接的多個(gè)的非電壓可變型電容(C1～Cn)；和對(duì)這些MOS型電容元件和非電壓可變型電容的連接點(diǎn)分別施加不同的固定偏置電壓的部件(VB1～VBn和電阻)，其中，對(duì)共通連接有上述多個(gè)MOS型電容的下部電極施加控制電壓。
【專利說明】電壓控制可變電容和電壓控制振蕩器
[0001] 本申請(qǐng)是2010年12月17日提出的申請(qǐng)?zhí)枮?01010601212. 7的申請(qǐng)的分案申請(qǐng)。

【技術(shù)領(lǐng)域】
[0002] 本發(fā)明涉及電容根據(jù)控制電壓變化的電壓控制可變電容和使用它的電壓控制振 蕩器。

【背景技術(shù)】
[0003] 作為能夠在半導(dǎo)體集成電路中使用的電壓控制可變電容，已知變?nèi)荻O管和M0S 型電容元件這兩種。在半導(dǎo)體集成電路中能夠?qū)崿F(xiàn)的變?nèi)荻O管，如圖12所示電容值的可 變比率（最少電容值與最大電容值的比率）較小，在使用于電壓控制型振蕩電路等中時(shí)，存 在不能夠得到較大的頻率可變幅度的問題。
[0004] VCX0(Voltage Controlled Crystal Oscillator，電壓控制晶體振蕩器）等電壓 控制振蕩器，具有利用從外部施加的控制電壓，使接入振蕩電路的電容值可變，由此控制其 振蕩頻率的功能。作為該可變電容元件一般使用變?nèi)荻O管，但是在集成電路中能夠?qū)崿F(xiàn) 的變?nèi)荻O管的最小電容值與最大電容值的比率只為2倍左右，較小。這是由于在用于形 成集成電路的工藝中不能夠?qū)崿F(xiàn)濃度梯度急劇變化的PN結(jié)。
[0005] 另一方面，作為在集成電路中能夠?qū)崿F(xiàn)的電容可變寬度較大的電壓可變型電容， 已知M0S型的電容。M0S型的電壓可變型電容能夠?qū)崿F(xiàn)為變?nèi)荻O管（PN結(jié)二極管）的可 變幅度的近兩倍的可變幅度。但是，M0S型的電壓可變型電容在M0S型晶體管的閾值（Vt) 附近的電壓（約0.5V)處電容值急劇變化，因此電容值由于包含在控制電壓中的噪聲成分 而容易受到調(diào)制，結(jié)果存在使電壓控制型振蕩器的相位噪聲劣化，而且導(dǎo)致控制電壓與振 蕩頻率的關(guān)系的直線性變差的問題。
[0006] 于是，在專利文獻(xiàn)1中提出了下述可變電容：在將M0S型晶體管的源極、漏極短路 的M0S型電容元件的柵極側(cè)連接電容器，并聯(lián)連接這樣形成的M0S型電容元件和電容器的 串聯(lián)電路，對(duì)上述源極、漏極的短路部分施加控制電壓，并且對(duì)M0S型電容元件與電容器之 間施加偏置電壓。該可變電容中，偏置電壓的大小在各串聯(lián)電路之間相互不同，因此當(dāng)使控 制電壓依次變大時(shí)，各M0S型電容元件的柵極、源極（漏極）間的電壓依次超過閾值，M0S型 電容元件的電容值減少。由此，雖然電容的可變比率較大，但是在反轉(zhuǎn)層形成的寄生電阻與 電容串聯(lián)地插入，因此存在可變電容的Q值低的問題。
[0007] 專利文獻(xiàn)1 :日本特開2005 - 64691 :圖10


【發(fā)明內(nèi)容】

[0008] 本發(fā)明的目的在于提供一種電壓可變型電容，其電容值的可變比率（最小電容值 與最大電容值的比率）大，在例如構(gòu)成電壓控制振蕩器時(shí)能夠?qū)崿F(xiàn)直線性高的控制電壓與 振蕩頻率的關(guān)系，并且Q值高。本發(fā)明的另一目的在于提供一種電壓控制振蕩器，其能夠得 到直線性1?的控制電壓與振蕩頻率的關(guān)系，而且振蕩頻率的調(diào)整幅度大。
[0009] 本發(fā)明的電壓控制可變電容的特征在于：
[0010] (1)使用多個(gè)M0S型電容元件，該M0S型電容元件具有：形成在硅層內(nèi)的N型阱層； 在該阱層上隔著柵極氧化膜形成的柵極電極；和在相對(duì)于上述柵極電極在面方向上離開的 位置形成在上述阱層內(nèi)、由N型雜質(zhì)濃度比阱層多的N+層構(gòu)成的接觸層，
[0011] (2)上述多個(gè)M0S型電容元件的各個(gè)接觸層共通地電連接，
[0012] (3)設(shè)置有用于向各M0S型電容元件的柵極電極供給相互不同的偏置電壓的偏置 電壓供給部，
[0013] (4)設(shè)置有一端分別與上述M0S型電容元件的柵極電極連接，另一端共通地連接 的多個(gè)非電壓可變型電容元件，
[0014] (5)當(dāng)令在上述M0S型電容元件的阱層形成源極、漏極而構(gòu)成M0S型晶體管時(shí)的閾 值電壓為vt時(shí)，大小相鄰的偏置電壓彼此的差被設(shè)定為比上述閾值電壓vt小，
[0015] 通過向上述接觸層供給控制電壓，對(duì)上述多個(gè)M0S型電容元件的共通連接點(diǎn)與上 述多個(gè)非電壓可變型電容元件的共通連接點(diǎn)之間的電容值進(jìn)行控制。
[0016] 各非電壓可變型電容元件的電容部分例如與柵極電極重疊設(shè)置。
[0017] 其它發(fā)明的電壓控制可變電容的特征在于：
[0018] (1)使用多個(gè)M0S型電容元件，該M0S型電容元件具有：形成在硅層內(nèi)的P型阱層； 在該阱層上隔著柵極氧化膜形成的柵極電極；和在相對(duì)于上述柵極電極在面方向上離開的 位置形成在上述阱層內(nèi)、由P型雜質(zhì)濃度比阱層多的P+層構(gòu)成的接觸層，
[0019] ⑵上述多個(gè)M0S型電容元件的各個(gè)柵極電極共通地電連接，
[0020] (3)設(shè)置有用于向各M0S型電容元件的接觸層供給相互不同的偏置電壓的偏置電 壓供給部，
[0021] (4)設(shè)置有一端分別與上述M0S型電容元件的接觸層連接，另一端共通地連接的 多個(gè)非電壓可變型電容元件，
[0022] (5)當(dāng)令在上述M0S型電容元件的阱層形成源極、漏極而構(gòu)成M0S型晶體管時(shí)的閾 值電壓為Vt時(shí)，大小相鄰的偏置電壓彼此的差被設(shè)定為比上述閾值電壓Vt小，
[0023] 通過向上述柵極電極供給控制電壓，控制上述多個(gè)M0S型電容元件的共通連接點(diǎn) 與上述多個(gè)非電壓可變型電容元件的共通連接點(diǎn)之間的電容值。
[0024] 另外的發(fā)明的電壓控制可變電容的特征在于：
[0025] (1)使用多個(gè)M0S型電容元件，該M0S型電容元件具有：形成在硅層內(nèi)的N型阱層； 在該阱層上隔著柵極氧化膜形成的柵極電極；和在相對(duì)于上述柵極電極在面方向上離開的 位置形成在上述阱層內(nèi)、由N型雜質(zhì)濃度比阱層多的N+層構(gòu)成的接觸層，
[0026] (2)上述多個(gè)M0S型電容元件的各個(gè)接觸層共通地電連接，
[0027] (3)設(shè)置有用于向各M0S型電容元件的柵極電極供給相互不同的偏置電壓的偏置 電壓供給部，
[0028] (4)當(dāng)令在上述M0S型電容元件的阱層形成源極、漏極而構(gòu)成M0S型晶體管時(shí)的閾 值電壓為Vt時(shí)，大小相鄰的偏置電壓彼此的差被設(shè)定為比上述閾值電壓Vt小，
[0029] 通過向上述接觸層供給控制電壓，對(duì)上述多個(gè)M0S型電容元件的共通連接點(diǎn)與 M0S型電容元件的柵極電極側(cè)之間的電容值進(jìn)行控制。
[0030] 再一個(gè)發(fā)明的電壓控制可變電容的特征在于：
[0031] (1)使用多個(gè)M0S型電容元件，該M0S型電容元件具有：形成在硅層內(nèi)的P型阱層； 在該阱層上隔著柵極氧化膜形成的柵極電極；和在相對(duì)于上述柵極電極在面方向上離開的 位置形成在上述阱層內(nèi)、由P型雜質(zhì)濃度比阱層多的P+層構(gòu)成的接觸層，
[0032] (2)上述多個(gè)M0S型電容元件的各個(gè)柵極電極共通地電連接，
[0033] (3)設(shè)置有用于向各M0S型電容元件的接觸層供給相互不同的偏置電壓的偏置電 壓供給部，
[0034] (4)當(dāng)令在上述M0S型電容元件的阱層形成源極、漏極而構(gòu)成M0S型晶體管時(shí)的閾 值電壓為vt時(shí)，大小相鄰的偏置電壓彼此的差被設(shè)定為比上述閾值電壓vt小，
[0035] 通過向上述柵極電極供給控制電壓，對(duì)上述多個(gè)M0S型電容元件的共通連接點(diǎn)與 M0S型電容元件的接觸層側(cè)之間的電容值進(jìn)行控制。
[0036] 另一發(fā)明是使用電壓控制可變電容的電壓控制振蕩器，其特征在于使用本發(fā)明的 電壓控制可變電容。
[0037] 本發(fā)明共通地連接多個(gè)M0S型電容元件的一端側(cè)的電極，對(duì)共通連接點(diǎn)施加控制 電壓。對(duì)各M0S型電容元件的另一端側(cè)的電極經(jīng)由偏置電阻施加偏置電壓，設(shè)置有一端分 別與上述M0S型電容元件的柵極電極不經(jīng)由上述偏置電阻地連接、另一端被共通連接的多 個(gè)非電壓可變型電容元件。
[0038] 此外，另一發(fā)明使多個(gè)M0S型電容元件的一端側(cè)的電極共通連接，對(duì)共通連接點(diǎn) 施加控制電壓，對(duì)各M0S型電容元件的另一端側(cè)的電極施加偏置電壓。
[0039] 在任一發(fā)明中，將相互鄰接的偏置電壓的大小設(shè)置為比閾值電壓小，因此當(dāng)使控 制電壓變大時(shí)，M0S型電容元件的電容值依次減少。由此，能夠形成在集成電路上，能夠得 到電容可變比率大、能夠?qū)崿F(xiàn)構(gòu)成VC0時(shí)直線性高的控制電壓與振蕩頻率的關(guān)系，而且Q值 高的電壓控制可變電容。

【專利附圖】

【附圖說明】
[0040] 圖1是表示本發(fā)明的電壓控制可變電容的第一實(shí)施方式的電路圖。
[0041] 圖2是表示在第一實(shí)施方式中使用的M0S型電容元件的結(jié)構(gòu)的平面圖和截面圖。
[0042] 圖3是表示本發(fā)明的電壓可變型電容的控制電壓與電容值的關(guān)系的特性圖。
[0043] 圖4是表示改變圖1的電容值（CM1?CM10和C1?C10)的加權(quán)，并連接諧振電 路時(shí)的并聯(lián)諧振頻率（即構(gòu)成VC0時(shí)的振蕩頻率）的變化量的圖。
[0044] 圖5是表示在第一實(shí)施方式的變形例中使用的M0S型電容元件的結(jié)構(gòu)的截面圖。
[0045] 圖6是表示使用第一實(shí)施方式的電壓控制可變電容的電壓控制振蕩器的電路結(jié) 構(gòu)例的電路圖。
[0046] 圖7是表示使用第一實(shí)施方式的電壓控制可變電容的電壓控制振蕩器的電路結(jié) 構(gòu)例的電路圖。
[0047] 圖8是表示在本發(fā)明的電壓控制可變電容的第二實(shí)施方式中使用的M0S型電容元 件的結(jié)構(gòu)的截面圖。
[0048] 圖9是表示本發(fā)明的電壓控制可變電容的第二實(shí)施方式的電路圖。
[0049] 圖10是表示使用第二實(shí)施方式的電壓控制可變電容的電壓控制振蕩器的電路結(jié) 構(gòu)例的電路圖。
[0050] 圖11是表示使用第二實(shí)施方式的電壓控制可變電容的電壓控制振蕩器的電路結(jié) 構(gòu)例的電路圖。
[0051] 圖12是對(duì)變?nèi)荻O管和M0S型電容元件，表示控制電壓與電容值的關(guān)系的特性 圖。
[0052] 附圖標(biāo)記的說明
[0053] A、B 電壓控制可變電容的端子部
[0054] CM1?CMn M0S型電容元件
[0055] C1?Cn 作為非電壓可變型電容元件的電容器
[0056] VB1?VBn 偏置電壓
[0057] 1 偏置電壓供給部
[0058] 2 硅基板
[0059] 21 N 阱（well)
[0060] 21， P 阱
[0061] 3 柵極氧化膜
[0062] 31 柵極電極
[0063] 4、4' 副接觸部
[0064] 5、MA、MB 電極
[0065] 6 差動(dòng)放大器
[0066] 7 控制電壓輸出部

【具體實(shí)施方式】
[0067] 圖1表示本發(fā)明的第一實(shí)施方式的電壓控制可變電容的電路結(jié)構(gòu)。CM1?CMn是 M0S型電容元件，這些M0S型電容元件CM1?CMn的一端側(cè)的電極MA與共通的節(jié)點(diǎn)A連接。 M0S型電容元件CM1?CMn的另一端側(cè)的電極MB，與作為非電壓可變型電容元件的電容器 C1?Cn的一端側(cè)分別連接。另外，在M0S型電容元件CM1、CM2上代表性地標(biāo)注電極MA、電 極MB的標(biāo)記。電容器C1?Cn的另一端側(cè)與共通的節(jié)點(diǎn)B連接。由此成為下述結(jié)構(gòu)：在節(jié) 點(diǎn)A與節(jié)點(diǎn)B之間，M0S型電容元件CM1和電容器C1的串聯(lián)電路、M0S型電容元件CM2與電 容器C2的串聯(lián)電路、……M0S型電容元件CMn與電容器Cn的串聯(lián)電路相互并聯(lián)連接。
[0068] 對(duì)各M0S型電容元件CMk與電容器Ck之間，從偏置電壓供給部1供給偏置電壓 (直流電壓）VBk。偏置電壓供給部1的一端側(cè)接地。另外，k是1?η的整數(shù)，是為了簡(jiǎn)化 記載而使用的。S卩，在M0S型電容元件CM1與電容器C1之間，供給偏置電壓VB1，在M0S型 電容元件CM2與電容器C2之間，供給偏置電壓VB2，……在M0S型電容元件CMn與電容器 Cn之間，供給偏置電壓VBn。R是例如具有l(wèi)OOkQ以上的電阻值的電阻，R的兩端的直流電 壓值相同。在后面敘述偏置電壓VBk的大小。
[0069] 此處，從偏置電壓供給部1到各M0S型電容元件CMk與電容器Ck的連接點(diǎn)之間的 電阻（偏置電阻R)的電阻值，為了使得電容的Q值變高，希望為盡可能大的值，但是在形成 于集成電路的情況下，必須考慮面積（=成本）與特性的折衷關(guān)系。一般地說，需要將偏置 電阻R的電阻值設(shè)定為與振蕩頻率f〇下的M0S型電容元件CMk和電容器Ck的各阻抗相比 較充分大的值。上述阻抗分別為1八2 π · f〇 · CMk)和1八2 π · f〇 · Ck)，偏置電阻R的電 阻值優(yōu)選為比這些阻抗中較大的值大兩位數(shù)以上的值。
[0070] 圖1的實(shí)施方式中，從未圖示的控制電壓供給部向共通連接有上述多個(gè)M0S型電 容元件CM1?CMn的節(jié)點(diǎn)A施加控制電壓，由此實(shí)現(xiàn)對(duì)上述M0S型電容元件CM1?CMn的 共通連接點(diǎn)與作為上述非電壓可變型電容的電容器C1?Cn的共通連接點(diǎn)間的電容值進(jìn)行 控制的電壓控制可變電容。在將該電壓控制可變電容應(yīng)用于石英振蕩電路時(shí)，在節(jié)點(diǎn)B連 接作為振蕩兀件的石英振子。
[0071] 此外，圖2表示M0S型電容元件CM1?CMn的結(jié)構(gòu)。2是硅（Si)基板，在該硅基 板2上疊層有硅氧化（Si0 2)膜40。為了容易理解附圖，沒有對(duì)硅基板2和硅氧化（Si02)膜 40標(biāo)注陰影線。在硅基板2的表層部形成有平面形狀為長(zhǎng)方形、為N型阱層的N阱（N - Well)層21。在該N阱層21之上隔著柵極氧化膜3設(shè)置有例如由多晶硅膜構(gòu)成的柵極電 極31。柵極氧化膜3與N阱層21和柵極電極31之間的硅氧化膜40的較薄部分相當(dāng)。柵 極電極31比N阱層21稍小，且平面形狀形成為長(zhǎng)方形。在該柵極電極3上，比柵極電極3 稍小且平面形狀為長(zhǎng)方形的例如由鋁構(gòu)成的電極MB隔著絕緣層（硅氧化膜40的一部分）， 與該柵極電極3相對(duì)配置。而且從該電極MB的一端部引出電極33被引出。對(duì)該引出電極 33施加偏置電壓，該偏置電壓經(jīng)由電極MB和導(dǎo)電通路32施加于柵極電極3。根據(jù)圖2 (a) 也可知，導(dǎo)電通路32在電極MB的引出電極33側(cè)的端部沿著短邊相互隔開間隔島狀地設(shè)置 有多個(gè)例如3個(gè)，而且在電極MB的引出電極33的相對(duì)側(cè)的端部沿著短邊相互隔開間隔島 狀地設(shè)置有多個(gè)例如4個(gè)。
[0072] 此外，柵極電極3和電極MB沿著該電極MB的兩短邊通過多個(gè)導(dǎo)電通路32被連接。 而且，在電極MB上設(shè)置有例如由鋁構(gòu)成的電極5。該電極5包括：與電極MB隔著作為硅氧 化膜40的一部分的薄絕緣層50相對(duì)的長(zhǎng)方形狀的對(duì)置電極51 ;從該對(duì)置電極51的整周 邊緣部向斜上方延伸的周邊緣部52 ;和從周邊緣部52中上述引出電極33被引出的端部側(cè) 引出的引出電極53。
[0073] 另一方面，在N阱層21的離開柵極電極3的部位，設(shè)置有由N型雜質(zhì)濃度比N阱 層21多的N+層構(gòu)成的作為接觸層的副接觸部4。該副接觸部4形成為，在平面觀察時(shí)，在 柵極電極31的短邊側(cè)隔開間隔排列，平面形狀為長(zhǎng)方形。在該副接觸部4之上，沿著副接 觸部4的長(zhǎng)度方向（柵極電極31的短邊方向）島狀地排列成一列的導(dǎo)電通路41立起，在 這些導(dǎo)電通路41之上設(shè)置有面狀的例如由鋁構(gòu)成的電極MA。該電極MA在該例中配置在與 上述電極MB高度相同的位置，并且與該電極MA分開并排列配置。
[0074] 通過對(duì)照?qǐng)D1和圖2中的標(biāo)記能夠容易地進(jìn)行理解，但是為了更明確還是敘述下 述對(duì)應(yīng)關(guān)系。圖2中與副接觸部4連接的電極MA相當(dāng)于圖1的M0S型電容元件（CM1? CMn)的下側(cè)的電極，與節(jié)點(diǎn)A連接。此外，圖2中與柵極電極31相對(duì)的電極MB相當(dāng)于圖1 的M0S型電容元件（CM1?CMn)的上側(cè)的電極，與偏置電壓供給部1連接。
[0075] 進(jìn)一步，在圖1中，介于電極MB與對(duì)置電極5之間的作為硅氧化膜40的一部分的 絕緣層50,相當(dāng)于作為非電壓可變型電容元件的電容器C1?Cn的各電容成分。即，在圖1 中，描述為各M0S型電容元件CMk與電容器Ck由導(dǎo)電通路連接，但是圖1的電容器Ck的下 側(cè)的電極兼用作圖2的電極MB，圖1的電容器Ck的上側(cè)的電極相當(dāng)于圖2的電極53。由 此，電極53與節(jié)點(diǎn)B連接。
[0076] 接著對(duì)于圖1的電路說明動(dòng)作。如上所述M0S型電容元件具有在晶體管的閾值電 壓附近的偏置下其電容值急劇變化的問題。為了解決該問題，將偏置電壓VB1?VBn分別供 給至MOS型電容元件CM1?CMn。使VB1?VBn的電壓的關(guān)系為VB1 < VB2 < VB3 <...... < VBn-1 < VBn，并且相鄰的偏置電壓的差（VB (k+Ι) - VBk)設(shè)定為比MOS晶體管的閾值電 壓（Vt)小。此處，圖12的實(shí)線（1)表示圖2所示的MOS型電容元件中在將副接觸部4接 地的狀態(tài)下使柵極電極31的電壓變化時(shí)的電容變化。根據(jù)該圖12可知，當(dāng)柵極電極31的 電壓與副接觸部4側(cè)的電壓的差（柵極電極31的電壓一副接觸部4側(cè)的電壓）比閾值電 壓小時(shí)，MOS型電容元件的電容急劇減少。
[0077] 因此，當(dāng)使施加于節(jié)點(diǎn)A的控制電壓從比偏置電壓VB1低的電壓開始逐漸上升時(shí)， 首先M0S型電容元件MCI的電容減少，節(jié)點(diǎn)A、B間的電容減少。在圖12的情況下，在使副 接觸部4接地的狀態(tài)下使柵極電極31的電壓變化，但是在圖1的情況下，在對(duì)柵極電極31 施加固定偏壓的狀態(tài)下提升副接觸部4的電壓。將此與圖12相對(duì)應(yīng)地進(jìn)行說明的話，是 曲線（1)從右向左移動(dòng)（從柵極電極31的電壓減去副接觸部4側(cè)的電壓所得的差電壓變 ?。?。于是，該差電壓逐漸變小，在偏置電壓VB1附近M0S型電容元件MCI的電容值減少。
[0078] 因?yàn)閷⑾噜彽钠秒妷旱牟钤O(shè)置為比M0S晶體管的閾值電壓（Vt)小，所以當(dāng)進(jìn)一 步提升節(jié)點(diǎn)A的電壓時(shí)，在從MCI的電容值急劇變化的區(qū)域轉(zhuǎn)到緩慢變化的區(qū)域之前，對(duì) 于M0S型電容元件MC2來說，上述差電壓到達(dá)偏置電壓VB2附近，因此M0S型電容元件MC2 的電容值開始減少。通過像這樣使控制電壓（節(jié)點(diǎn)A的電壓）逐漸變大，M0S型電容元件 MCI?MCn的電容值依次急劇變小，即像接力一樣電容值可變，因此能夠使節(jié)點(diǎn)A、B之間的 電容可變。
[0079] 在此成為問題的是，M0S型電容元件MCI?MCn與作為非電壓可變型電容元件的電 容器C1?Cn的連接點(diǎn)的寄生電容。該寄生電容作為M0S型電容元件與半導(dǎo)體基板之間的 固定電容起作用，因此導(dǎo)致M0S型電容元件的可變比率減少。但是如圖2所示，通過在M0S 型電容元件的上部配置非電壓可變型電容元件，詳細(xì)地說，通過使電容器C1?Cn的下側(cè)的 電極與M0S型電容元件的柵極側(cè)的電極兼用，能夠排除上述寄生電容的影響。因?yàn)橄嗷ゼ?用的電極連接于同電位，所以不會(huì)發(fā)生M0S型電容元件的電容的可變比率的減少。
[0080] 圖3表示該實(shí)施方式的電壓可變型電容的控制電壓與電容值的關(guān)系。該圖3所示 的特性表示在將η設(shè)定為10、將VB1設(shè)定為0. 5V、將VB2設(shè)定為0. 65V、將VB3設(shè)定為0. 8V、 將VB4設(shè)定為0. 95V、將VB5設(shè)定為1. IV、將VB6設(shè)定為1. 25V、將VB7設(shè)定為1. 4V、將VB8 設(shè)定為1. 55V、將VB9設(shè)定為1. 7V、將VB10設(shè)定為1. 95V，使施加于節(jié)點(diǎn)Α的控制電壓從一 2V到4V變化時(shí)的節(jié)點(diǎn)A、B間的電容值。該例中，M0S型電容元件CM1?CM10使用相同的 電容值，電容器C1?C10也同樣地使用相同的電容值，因此如該圖所示，在控制電壓約為 0. 2V到1. 3V間時(shí)控制電壓與電容值的關(guān)系為線性。
[0081] 此處，對(duì)專利文獻(xiàn)1所記載的將M0S型晶體管的源極、漏極短路的M0S型電容元件 和上述實(shí)施方式中使用的M0S型電容元件進(jìn)行比較。專利文獻(xiàn)1所記載的M0S型晶體管具 有柵極端子、源極漏極端子、副端子這三個(gè)端子，副端子接地，對(duì)柵極端子施加一定的偏置 電壓，并且使源極漏極端子的電壓變化，由此使柵極端子與源極漏極端子之間的電容變化。 此時(shí)，當(dāng)例如對(duì)柵極端子施加 IV的偏置電壓時(shí)，在柵極氧化膜下形成反轉(zhuǎn)層（N)層。當(dāng)源極 漏極端子的電壓為0V時(shí)，源極漏極層（N層）與上述反轉(zhuǎn)層成為導(dǎo)通狀態(tài)，因此，柵極端子 與源極漏極端子之間的電容值成為由柵極氧化膜決定的電容值，為最大電容值。源極漏極 端子為N型半導(dǎo)體，副端子的層為P型半導(dǎo)體，因此不能夠?qū)υ礃O漏極端子施加負(fù)的電壓。 這是因?yàn)?，?dāng)源極漏極端子的電壓變向負(fù)側(cè)時(shí)，二極管成為順向（正向）。
[0082] 當(dāng)接著使源極漏極端子的電壓上升時(shí)，由源極漏極層（N型半導(dǎo)體）和副端子的層 (P型半導(dǎo)體）構(gòu)成的二極管成為反偏置，因此在源極漏極層產(chǎn)生耗盡層，上述反轉(zhuǎn)層與源 極漏極層不是導(dǎo)通狀態(tài)。此時(shí)的電容值是由柵極氧化膜和耗盡層形成的電容串聯(lián)連接而得 的，因此電容值下降。當(dāng)進(jìn)一步提高源極漏極端子的電壓時(shí)，耗盡層變厚，電容值進(jìn)一步下 降。
[0083] 由此，在源極、漏極和上述反轉(zhuǎn)層為導(dǎo)通狀態(tài)時(shí)成為由柵極氧化膜決定的電容和 反轉(zhuǎn)層的寄生電阻串聯(lián)連接的元件，在源極、漏極產(chǎn)生耗盡層的狀態(tài)下，成為由柵極氧化膜 決定的電容、上述反轉(zhuǎn)層的寄生電阻、由上述耗盡層形成的電容這三個(gè)元件串聯(lián)連接的元 件。在任一情況下均成為串聯(lián)連接有上述反轉(zhuǎn)層的寄生電阻的狀態(tài)，因此發(fā)生Q值的下降。
[0084] 與此相對(duì)，上述實(shí)施方式的M0S型電容元件，相對(duì)于副接觸部4,在使柵極電極31 偏置為負(fù)時(shí)由于載流子積累效應(yīng)而形成薄反轉(zhuǎn)層，但是該反轉(zhuǎn)層的寄生電阻對(duì)于副接觸部 4而言，縱方向的電阻起作用，所以其值相對(duì)于副接觸部4的基板電阻足夠小，因此不會(huì)使Q 值下降。副接觸部4的基板電阻對(duì)Q值產(chǎn)生影響，但是與專利文獻(xiàn)1的M0S型電容元件相 t匕，其電阻值足夠小，因此能夠?qū)崿F(xiàn)Q值高的電容元件。
[0085] 進(jìn)一步，根據(jù)上述實(shí)施方式具有以下效果。將多個(gè)M0S型電容元件MCk和作為非 電壓可變型電容元件的電容器Ck的串聯(lián)電路并聯(lián)連接，對(duì)M0S型電容元件MCk的柵極側(cè) 施加偏置電壓，并且對(duì)副接觸部4側(cè)供給控制電壓。令構(gòu)成M0S型晶體管時(shí)的閾值電壓為 Vt時(shí)，設(shè)定為大小相鄰的偏置電壓彼此的差比上述閾值電壓Vt小。由此，M0S型電容元件 MCI?MCn的電容值依次急劇減小，而且考慮到如上所述的M0S型電容元件MCk的結(jié)構(gòu)，如 圖3所示，關(guān)于電容值能夠得到大的可變幅度。
[0086] 因?yàn)榭刂齐妷号c電容值為良好的直線性關(guān)系，所以具有容易將該電壓控制可變電 容應(yīng)用于VC0的效果。此外，一般的M0S晶體管通過自對(duì)準(zhǔn)（self align)將柵極電極用作 掩模，源極區(qū)域和柵極電極的距離近，因此導(dǎo)致寄生電容變大。與此相對(duì)，上述M0S型電容 元件使用副接觸部4,因此能夠使副接觸部4與柵極電極31的距離較大，因此具有能夠減少 寄生電容的優(yōu)點(diǎn)。
[0087] 在本發(fā)明中，電極Ml也可以為柵極電極3,此時(shí)成為以隔著絕緣層與柵極電極3相 對(duì)的方式設(shè)置電極M3的結(jié)構(gòu)。并且對(duì)柵極電極3經(jīng)由引出電極施加偏置電壓。
[0088] 在上述例子中，M0S型電容元件MCI?MCn使用相同的電容值，電容器C1?C10 也同樣使用相同的電容值，因此如圖3所示在控制電壓為約0. 2V到1. 3V之間時(shí)控制電壓 與電容值的關(guān)系為線性。但是，在VC0中并不是要求使控制電壓與電容值的關(guān)系為線性，而 是要求使控制電壓與振蕩頻率的關(guān)系為線性。以等效電路表示石英振子時(shí)的串聯(lián)電容C1、 并聯(lián)電容C0、串聯(lián)電感L1，與石英振子連接的電壓可變型電容部的電容CV，和振蕩電路的 振蕩頻率f的關(guān)系表示為，f = 1/2 π (L1 · K)1/2。電壓可變型電容部相當(dāng)于圖1中的節(jié)點(diǎn) Α與Β間的電容。此外，Κ以下式表不。
[0089] K = {Cl(C0+CV)}/(C1+C0+CV)
[0090] 此處，CV與f為非線性的關(guān)系，CV與施加于電壓可變型電容部的控制電壓Vb (施 加于圖1的節(jié)點(diǎn)A的電壓）也是非線性的關(guān)系。于是，優(yōu)選例如采用下述方法，使得Vb與 f的關(guān)系盡可能地為線性（直線性的關(guān)系）。
[0091] 1)調(diào)整多個(gè)M0S型電容元件和多個(gè)非電壓可變型電容中的一方或兩者的電容的 加權(quán)，使控制電壓對(duì)電容值的關(guān)系與期望的特性一致的方法。
[0092] 2)調(diào)整施加于M0S型電容元件與非電壓可變型電容的連接點(diǎn)的固定偏置電壓，使 控制電壓對(duì)電容值的關(guān)系與期望的特性一致的方法。
[0093] 3)并用上述1)和2)的方法。
[0094] 圖4表示通過上述1)的方法構(gòu)成電壓可變型電容，連接該電壓可變型電容和 190MHz的石英振子而構(gòu)成諧振電路時(shí)的控制電壓與并聯(lián)諧振頻率（即構(gòu)成VCX0時(shí)的振蕩 頻率）的頻率變化量的關(guān)系。另外，所謂的進(jìn)行M0S型電容元件的電容的加權(quán)，能夠舉出例 如在M0S型電容元件的CM1?CMn的全部之間或者一部分之間改變相互的電容（變更柵極 氧化膜的面積、厚度等）的例子。此外，所謂的進(jìn)行非電壓可變型電容元件的加權(quán)，能夠舉 出改變電容C1?Cn的全部之間或一部分之間相互的電容的例子。
[0095] 一般在VCX0中要求10%以下的直線性，與此相對(duì)，圖4的直線性充分收斂于5% 以內(nèi)，能夠得到良好的線性。另外，此處，說明了下述例子：M0S型電容元件為圖2所示的由N 講層21、柵極氧化膜31、多晶娃柵極電極3構(gòu)成的M0S構(gòu)造，MIM(Metal Insulator Metal, 金屬一絕緣體一金屬）構(gòu)造的非電壓可變型電容，但是N型擴(kuò)散層的種類、柵極電極的材質(zhì) 并非必須限定于此，例如柵極電極也可以是金屬。此外，作為非電壓可變型電容的電容器Ck 并非必須為MM構(gòu)造。
[0096] 進(jìn)一步，代替N阱層21使用作為P型阱層的P阱層也能夠?qū)崿F(xiàn)同樣的功能。此 時(shí)，副接觸部21由與P阱層相比P型雜質(zhì)濃度更多的P+層構(gòu)成。于是成為交換圖1所示 的M0S型電容元件CM1?CM10的上下而成的結(jié)構(gòu)。即，在圖2中，成為使電容器C1?C10 的一端側(cè)的電極5隔著成為電容器電容的絕緣層與連接于副接觸部4的電極ΜΑ的上方相 對(duì)，不使電容器C1?C10的一端側(cè)的電極5與電極MB的上方側(cè)相對(duì)的結(jié)構(gòu)。圖5是表示 相當(dāng)于第一實(shí)施方式的變形例的使用P阱層的M0S型電容元件的截面圖，對(duì)P阱層和P+層 分別標(biāo)注標(biāo)記"2Γ"和"4'"。從偏置電壓供給部1向電極MA施加偏置電壓，電壓MB與節(jié) 點(diǎn)A連接，被施加控制電壓。
[0097] 根據(jù)以上內(nèi)容，本發(fā)明在將非電壓可變電容形成在M0S型電容元件的柵極電極31 之上的情況下，可以不設(shè)置電極MB地，以與柵極電極31之間隔著絕緣層的方式設(shè)置電極 51 (參照?qǐng)D2)，此時(shí)，不經(jīng)由電極MB地對(duì)柵極電極31施加偏置電壓Vk。
[0098] 圖6是應(yīng)用本發(fā)明的電壓控制可變電容的電壓控制振蕩器的一個(gè)例子，5是石英 振子，6是差動(dòng)放大器，7是控制電壓輸出部，從石英振子5的一端側(cè)取出振蕩輸出。在石英 振子5的兩端連接有兩組已述的電壓控制可變電容。即兩組電壓控制可變電容為相同結(jié) 構(gòu)。
[0099] 圖7為應(yīng)用本發(fā)明的電壓控制可變電容的電壓控制振蕩器的另一個(gè)例子，作為用 于電壓控制振蕩器的振蕩電路，使用科耳皮茲電路。圖7中100是圖1所示的電壓控制可 變電容，圖1記載的偏置電阻R位于虛線的框內(nèi)。101表示成為放大器的晶體管，102、103 表不電阻，104、105表不電容器，106表不電阻，VCC表不電源電壓，Vbb表不被供給晶體管 101的基極的偏置電壓。圖7的電路中節(jié)點(diǎn)B接地，而在采用節(jié)點(diǎn)B不接地的結(jié)構(gòu)時(shí)，不需 要上述偏置電阻R。
[0100] 另外，應(yīng)用本發(fā)明的電壓控制振蕩器也可以使用所謂的LC諧振電路。
[0101] 上述第一實(shí)施方式的電壓控制可變電容的電路，是以M0S型電容元件的下部電極 (N阱21)與硅基板（與標(biāo)記2相當(dāng)?shù)牟糠郑┲g的寄生電容較大為前提而考慮的結(jié)構(gòu)。在 一般的半導(dǎo)體工藝中，M0S型電容元件的下部電極與硅基板以PN分離的方式被電分離，因 此較大的結(jié)電容加于M0S型電容元件的下部電極。因此，在第一實(shí)施方式中，對(duì)M0S型電容 元件的下部電極供給控制電壓，由此使得下部電極的電位不會(huì)由于高頻而變化（交流而言 固定），成為不存在上述寄生電容的影響或能夠抑制該影響的結(jié)構(gòu)。
[0102] 另一方面，該結(jié)構(gòu)中，需要對(duì)M0S型電容元件的上部電極（柵極電極）施加偏置電 壓VBk，因此為了使得該直流偏壓不會(huì)施加到振蕩電路側(cè)，作為截?cái)嘀绷髌珘河?，而需要?作為非電壓可變電容的電容器Ck串聯(lián)連接于M0S型電容元件CMk。由此，電容器Ck的電 容值越比M0S型電容元件CMk的電容值大，作為可變電容越能夠得到更大的電容可變比率。 電容器Ck通過形成在離開M0S型電容的上部的區(qū)域，能夠使電容值進(jìn)一步變大，但是這樣 的話會(huì)導(dǎo)致器件的大型化，而且電容器Ck的M0S型電容側(cè)的電極與硅基板之間的寄生電容 變大，因此并不優(yōu)選。因此，如果在柵極電極上設(shè)置電容器Ck，則不可避免地上述電容可變 比率的大小會(huì)受到一定程度的限制。
[0103] 另一方面，在利用SOI (Silicon On Insulator,絕緣體上娃）基板等氧化膜使得 M0S型電容元件的下部電極能夠相對(duì)硅基板電分離的工藝中，M0S型電容元件的下部電極 與硅基板之間具有的寄生電容，與PN分離相比較足夠小，因此即使不采用圖1的結(jié)構(gòu)，也能 夠?qū)崿F(xiàn)與圖1相同的功能。
[0104] 接著，參照?qǐng)D8?圖11說明本發(fā)明的第二實(shí)施方式的電壓控制可變電容。第二實(shí) 施方式是在M0S型電容元件的下部電極與硅基板之間具有的寄生電容與PN分離相比較充 分小的情況下優(yōu)選的例子。
[0105] 圖8所示的器件構(gòu)造表示在第二實(shí)施方式中使用的M0S型電容元件。該結(jié)構(gòu)與圖 2的結(jié)構(gòu)的不同點(diǎn)在于，在M0S型電容元件與硅基板2之間形成有作為絕緣膜30的例如硅 氧化膜，以及不包含電容器Ck。圖9表示第二實(shí)施方式的電壓控制可變電容的電路。圖9 中，M0S型電容元件MCI?MCn中，與柵極電極31連接的電極MB記載于下側(cè)，與N阱21連 接的電極MA記載于上側(cè)。經(jīng)由各電極MA共通連接M0S型電容MCk的各接觸層4,從未圖示 的控制電壓輸出部經(jīng)由電阻R向作為共通連接點(diǎn)的節(jié)點(diǎn)B供給控制電壓。另外，節(jié)點(diǎn)B是 與振蕩電路連接的一側(cè)的節(jié)點(diǎn)。
[0106] 在該例中，M0S型電容元件MCk的下部電極與硅基板2之間具有的寄生電容小，因 此，這樣能夠使下部電極側(cè)（N阱21側(cè)）為對(duì)交流而言自由的狀態(tài)（電位會(huì)由于高頻而變 化的狀態(tài)）。因此M0S型電容元件MCk的柵極電極31側(cè)能夠?yàn)閷?duì)交流而言固定，于是，能夠 從偏置電壓供給部1不設(shè)置偏置電阻地向柵極電極31供給偏置電壓。結(jié)果，不需要作為非 電壓可變電容的電容器Ck。圖9所示的電壓控制可變電容中，作為各偏置電壓VBk的供給 點(diǎn)的柵極電極31為交流接地，因此柵極電極VBk與節(jié)點(diǎn)B之間的電容由控制電壓VC控制。
[0107] 圖10是應(yīng)用本發(fā)明的電壓控制可變電容的電壓控制振蕩器的一個(gè)例子。該例中， 使用兩個(gè)第二實(shí)施方式的電壓控制可變電容，但是也可以使用一個(gè)。根據(jù)圖10的結(jié)構(gòu)，偏 置電壓VB1?VBn的各節(jié)點(diǎn)成為交流假想接地點(diǎn)，因此具有即使偏置電壓供給部1的電路 的阻抗較高（即使有電阻加入），也與施加理想的偏壓（阻抗為零）時(shí)等效的優(yōu)點(diǎn)。
[0108] 圖11是應(yīng)用第二實(shí)施方式的電壓控制可變電容的電壓控制振蕩器的另一個(gè)例 子，作為使用于電壓控制振蕩器的振蕩電路，使用科耳皮茲電路。
[0109] 在使用SOI工藝的情況下，M0S型電容元件MCk的下部電極與硅基板2之間具有 的寄生電容也不為零，因此優(yōu)選根據(jù)使用的工藝判斷第一實(shí)施方式的結(jié)構(gòu)和第二實(shí)施方式 的結(jié)構(gòu)中哪個(gè)比較有利，分別使用兩個(gè)結(jié)構(gòu)。此外，關(guān)于偏置電阻R(或者102)，根據(jù)對(duì)于應(yīng) 用本發(fā)明的電壓控制可變電容的電路如何設(shè)置的不同，可能是必需的，或者也能夠是不需 要的。
【權(quán)利要求】
1. 一種電壓控制可變電容，其特征在于： (1) 使用多個(gè)MOS型電容元件，該MOS型電容元件具有：疊層在絕緣膜之上的N型阱層； 在該阱層的與所述絕緣膜相反的一側(cè)隔著柵極氧化膜形成的柵極電極；和在相對(duì)于所述柵 極電極在面方向上離開的位置形成在所述阱層內(nèi)、由N型雜質(zhì)濃度比阱層多的N+層構(gòu)成的 接觸層， (2) 所述多個(gè)MOS型電容元件的各個(gè)接觸層共通地電連接， (3) 設(shè)置有用于向各MOS型電容元件的柵極電極供給相互不同的偏置電壓的偏置電壓 供給部， (4) 當(dāng)令在所述MOS型電容元件的阱層形成源極、漏極而構(gòu)成MOS型晶體管時(shí)的閾值電 壓為Vt時(shí)，大小相鄰的偏置電壓彼此的差被設(shè)定為比所述閾值電壓Vt小，其中， 通過向所述接觸層供給控制電壓，對(duì)所述多個(gè)MOS型電容元件的共通連接點(diǎn)與MOS型 電容元件的柵極電極側(cè)之間的電容值進(jìn)行控制。
2. -種電壓控制振蕩器，其使用電壓控制可變電容，該電壓控制振蕩器的特征在于： 使用權(quán)利要求1所述的電壓控制可變電容。
3. 如權(quán)利要求2所述的電壓控制振蕩器，其特征在于： 對(duì)多個(gè)MOS型電容元件的組進(jìn)行電容的加權(quán)，使得控制電壓和振蕩頻率為比例關(guān)系。
4. 如權(quán)利要求2或3所述的電壓控制振蕩器，其特征在于： 進(jìn)行偏置電壓的加權(quán)，使得控制電壓和振蕩頻率為比例關(guān)系。
【文檔編號(hào)】H01G7/06GK104103426SQ201410324494
【公開日】2014年10月15日 申請(qǐng)日期:2010年12月17日 優(yōu)先權(quán)日:2009年12月18日
【發(fā)明者】高橋豐 申請(qǐng)人:日本電波工業(yè)株式會(huì)社