一種ldmos esd器件的制作方法
【專利摘要】本發(fā)明涉及集成電路的靜電放電保護(hù)【技術(shù)領(lǐng)域】，尤其涉及一種LDMOS?ESD器件。本發(fā)明的LDMOS?ESD器件在源漏區(qū)的下方引入P+摻雜區(qū)，使得在LDMOS?ESD器件獲得更高的二次擊穿電流。當(dāng)ESD沖擊發(fā)生時，寄生的晶體管作為主要靜電放電器件，使得新型LDMOS?ESD器件的單位面積靜電放電電流增大，從而獲得高的ESD保護(hù)水平。另外，本發(fā)明的LDMOS?ESD器件的觸發(fā)電壓由LDMOS晶體管P+摻雜層的引入，實現(xiàn)了觸發(fā)電壓可調(diào)節(jié)。
【專利說明】—種LDMOS ESD器件

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路的靜電放電保護(hù)【技術(shù)領(lǐng)域】，尤其涉及一種LDMOS ESD器件。

【背景技術(shù)】
[0002]集成電路的靜電放電(Electrostatic Discharge,ESD)現(xiàn)象是芯片在浮接的情況下，大量的電荷從外向內(nèi)灌入集成電路的瞬時過程。由于集成電路芯片的內(nèi)阻很低，當(dāng)ESD現(xiàn)象發(fā)生時，會產(chǎn)生一個瞬時(耗時100?200納秒，上升時間僅約0.1?10納秒)、高峰值(幾安培)的電流，并且產(chǎn)生大量焦耳熱，從而會造成集成電路芯片失效問題。
[0003]對于高壓功率集成電路，橫向雙擴(kuò)散金屬-氧化物-半導(dǎo)體(Lateral DoubleDiffus1n Metal-Oxide-Semiconductor, LDM0S)晶體管由于能夠承受較高的擊穿電壓被廣泛選用為高壓輸入/輸出管腳的保護(hù)器件。LDMOS ESD器件是一種ESD保護(hù)器件。
[0004]現(xiàn)有的LDMOS ESD器件中，由于LDMOS晶體管漂移區(qū)的存在，在ESD脈沖到來之際可以將最大電場強度轉(zhuǎn)移到N型漂移區(qū)和P型深阱區(qū)接觸面位置處，漏區(qū)載流子在電場的加速下獲得足夠多的能量而發(fā)生雪崩倍增效應(yīng)，大量電子空穴對的產(chǎn)生使得漏區(qū)電流急劇增加，同時LDMOS晶體管內(nèi)部寄生的雙極型晶體管開啟，產(chǎn)生集電極到發(fā)射極的電流，并使維持雪崩擊穿的電壓降低，形成電壓減小，電流增大的負(fù)阻回滯效應(yīng)，直至器件達(dá)到熱擊穿燒毀。LDMOS的雪崩擊穿電壓不僅取決于N型漂移區(qū)和P型深阱區(qū)的摻雜濃度，還取決于N型漂移區(qū)的長度，N型漂移區(qū)可以起到很好的耐壓作用，從而可以通過改變漂移區(qū)的長度來調(diào)節(jié)LDMOS ESD器件的觸發(fā)電壓。但LDMOS晶體管內(nèi)部寄生的雙極型晶體管受到基區(qū)展寬效應(yīng)的影響，發(fā)生雪崩擊穿后會發(fā)產(chǎn)生較大的回滯，并且電流迅速上升，進(jìn)入回滯點時，LDMOS晶體管迅速進(jìn)入熱擊穿狀態(tài)，無法繼續(xù)進(jìn)行靜電放電。因此，現(xiàn)有的LDMOS ESD器件單位面積靜電放電電流較小，難以獲得較高的ESD保護(hù)水平。


【發(fā)明內(nèi)容】

[0005]為了增加單位面積靜電放電電流，從而提高ESD的保護(hù)水平，本發(fā)明提供了一種LDMOS EDS 器件。
[0006]本發(fā)明LDMOS ESD器件，包括阱區(qū)，所述阱區(qū)包括第一 P型阱區(qū)、第二 P型阱區(qū)和N型漂移區(qū)；所述第一 P型阱區(qū)內(nèi)形成有第一 N+摻雜區(qū)，所述第二 P型阱區(qū)內(nèi)形成有第二 N+摻雜區(qū)，所述N型漂移區(qū)內(nèi)形成有第三N+摻雜區(qū)；
[0007]在所述第一 N+摻雜區(qū)和第二 N+摻雜區(qū)下方分別形成有第一 P+摻雜區(qū)和第二 P+摻雜區(qū)；和/或，
[0008]在所述第三N+摻雜區(qū)下方形成有第三P+摻雜區(qū)。
[0009]所述第一 P型阱區(qū)內(nèi)形成有第一 STI區(qū)，所述第二 P型阱區(qū)內(nèi)形成有第二 STI區(qū)；所述第一 STI區(qū)和第二 STI區(qū)由氧化物的絕緣材料形成。
[0010]所述第一 N+摻雜區(qū)和第二 N+摻雜區(qū)上方分別設(shè)有第一源電極和第二源電極；所述第三N+摻雜區(qū)上方設(shè)有漏電極。
[0011]所述阱區(qū)上方設(shè)有柵區(qū)，所述柵區(qū)包括第一柵氧化區(qū)和第二柵氧化區(qū)；所述第一柵氧化區(qū)設(shè)于第一 P型阱區(qū)和N型漂移區(qū)之間，所述第二柵氧化區(qū)設(shè)于第二 P型阱區(qū)和N型漂移區(qū)之間。
[0012]所述器件還包括襯底區(qū)和絕緣氧化層區(qū)，所述的絕緣氧化層區(qū)形成于襯底區(qū)之上，所述的阱區(qū)形成于絕緣氧化層之上。
[0013]本發(fā)明所提供的LDMOS ESD器件，在源區(qū)和/或漏區(qū)的N+摻雜區(qū)下引入P+摻雜區(qū)，這樣就形成了縱向的可控硅整流器(SCR)結(jié)構(gòu)和橫向的雙極結(jié)型晶體管結(jié)構(gòu)，在靜電沖擊到來時，在強大的電場下漏區(qū)的N+摻雜區(qū)和P+摻雜區(qū)接觸面處將首先發(fā)生雪崩擊穿，產(chǎn)生的電子空穴對在電場下形成的電流將會從橫向和縱向兩條路徑形成流向源區(qū)的電流，從而降低了 LDMOS ESD器件的開啟電壓，同時又提高了單位面積靜電放電電流，從而獲得高的ESD保護(hù)水平。

【專利附圖】

【附圖說明】
[0014]通過參考附圖會更加清楚的理解本發(fā)明的特征和優(yōu)點，附圖是示意性的而不應(yīng)理解為對本發(fā)明進(jìn)行任何限制，在附圖中:
[0015]圖1是本發(fā)明一種實施例LDMOS ESD器件的結(jié)構(gòu)示意圖；
[0016]圖2是現(xiàn)有技術(shù)與本發(fā)明實施例LDMOS ESD器件的性能比較圖。

【具體實施方式】
[0017]現(xiàn)結(jié)合附圖和實施例對本發(fā)明技術(shù)方案作進(jìn)一步詳細(xì)闡述。
[0018]本發(fā)明技術(shù)方案可有三種實施方式:
[0019]第一種實施方式為:在所述第一 N+摻雜區(qū)和第二 N+摻雜區(qū)下方分別形成有第一P+摻雜區(qū)和第二 P+摻雜區(qū)；
[0020]第二種實施方式為:在所述第三N+摻雜區(qū)下方形成有第三P+摻雜區(qū)；
[0021]第三種實施方式為第一種實施方式和第二種實施方式的組合，即在所述第一 N+摻雜區(qū)和第二 N+摻雜區(qū)下方分別形成有第一 P+摻雜區(qū)和第二 P+摻雜區(qū)以及在所述第三N+摻雜區(qū)下方形成有第三P+摻雜區(qū)。
[0022]第一種和第二種任一種實施方式即可解決本發(fā)明所要解決的技術(shù)問題，采用第三種實施方式為最優(yōu)實施方式，能夠進(jìn)一步提高單位面積靜電放電電流以及獲得更高的ESD保護(hù)水平。
[0023]如圖1所示為本發(fā)明第三種實施方式即最優(yōu)實施方式，該實施例中LDMOS ESD器件包括:
[0024]P型硅襯底區(qū)200 ;在所述的P型硅襯底區(qū)200上形成絕緣氧化層區(qū)201，在絕緣氧化層201上形成P型深阱區(qū)202 ；
[0025]在所述的P型深阱區(qū)202內(nèi)部兩端形成第一 P型阱區(qū)203和第二 P型阱區(qū)204，在中間位置形成N型漂移區(qū)205;
[0026]在所述第一 P型阱區(qū)203形成第一 N+摻雜區(qū)208，第一 P+摻雜區(qū)211形成于第一N+摻雜區(qū)208下方，第一 STI區(qū)206形成于第一 N+摻雜區(qū)208左側(cè)；
[0027]在所述第二 P型阱區(qū)204形成第二 N+摻雜區(qū)210，第二 P+摻雜區(qū)213形成于第二N+摻雜區(qū)210下方，第二 STI區(qū)207形成于第二 N+摻雜區(qū)210右側(cè)；
[0028]在所述N型漂移區(qū)205形成第三N+摻雜區(qū)209，第三P+摻雜區(qū)212形成于第三N+摻雜區(qū)209下；
[0029]第一柵氧化區(qū)包括第一柵極絕緣氧化層219和第一多晶硅柵區(qū)215，第一柵極絕緣氧化層219形成于所述深P型阱區(qū)202之上，并且分別與所述第一 P型阱區(qū)203和所述N型漂移區(qū)205部分重疊，所述第一多晶硅柵區(qū)215形成于第一柵極絕緣氧化層219上；第二柵氧化區(qū)包括第二柵極絕緣氧化層220和第二多晶硅柵區(qū)217，第二柵極絕緣氧化層220形成于所述深P型阱區(qū)202之上，并且分別與所述第二 P型阱區(qū)204和所述N型漂移區(qū)205部分重疊，所述第二多晶硅柵區(qū)217形成于第二柵極絕緣氧化層220上；
[0030]所述多晶硅柵區(qū)215上設(shè)有柵電極221，多晶硅柵區(qū)217上設(shè)有柵電極222，所述源區(qū)第一 N+摻雜區(qū)208上設(shè)有源電極214，所述源區(qū)第二 N+摻雜區(qū)210上設(shè)有源電極218，所述漏區(qū)第三N+摻雜區(qū)209上設(shè)有漏電極216 ;所述柵電極221、222和源電極214、218均接地，所述漏電極216作為靜電輸入端VESD。
[0031]本發(fā)明實施例中在源漏區(qū)的下方引入P+摻雜區(qū)，在現(xiàn)有LDM0SESD器件內(nèi)部寄生的橫向雙極結(jié)型晶體管的基礎(chǔ)上又引入了縱向SCR結(jié)構(gòu)作為ESD電流的泄放通路，并且在ESD沖擊到來時，在高電場的作用下，N+漏區(qū)和P+摻雜區(qū)接觸面取代了原來的N型漂移區(qū)和P型深阱區(qū)接觸面首先發(fā)生雪崩擊穿，大量的電子空穴對產(chǎn)生，在漏極高電場的推動下形成了流向源極區(qū)的電流，由于N型漂移區(qū)和摻雜濃度的因素，使得新型LDMOS ESD器件開啟電壓減小，在電流通路形成后，大量的載流子在電場的驅(qū)動下撞擊N型漂移區(qū)和P型深阱區(qū)接觸面，產(chǎn)生更多的非平衡載流子參與源漏區(qū)電流的流動，為了維持電流的大小，維持電壓將低于開啟電壓，從而降低電場強度。而此時主要的電流泄放來自于寄生的SCR結(jié)構(gòu)，故單位面積靜電放電電流提高，從而獲得高的ESD保護(hù)水平。
[0032]傳輸線脈沖(Transmiss1nLinePulse, TLP)測試數(shù)據(jù)如圖2所示。通過對比可以看出:首先，本實施例提供的LDMOS ESD器件和現(xiàn)有的LDMOS ESD器件相比具有更低的觸發(fā)電壓，能夠在ESD沖擊到來之時及時開啟，對芯片起到有效的保護(hù)；其次，現(xiàn)有的LDMOSESD器件由于受到基區(qū)展寬效應(yīng)的影響，發(fā)生雪崩擊穿后會發(fā)產(chǎn)生較大的回滯，并且電流迅速上升，進(jìn)入回滯點時會迅速進(jìn)入熱擊穿狀態(tài)，無法繼續(xù)進(jìn)行靜電放電，二次擊穿電流It2較小(1.5安培)，而本發(fā)明的新型LDMOS ESD器件發(fā)生雪崩擊穿并產(chǎn)生回滯后，寄生的SCR晶體管作為主要靜電放電器件開始工作，放電電流繼續(xù)增大，獲得較高的二次擊穿電流It2 (2.2安培)，具有高的ESD保護(hù)水平。
[0033]通過本發(fā)明實施例方案使得在LDMOS ESD器件獲得更高的二次擊穿電流，當(dāng)ESD沖擊發(fā)生時，寄生的晶體管作為主要靜電放電器件，使得LDMOS ESD器件的單位面積靜電放電電流增大，從而獲得高的ESD保護(hù)水平。另外，本發(fā)明實施例LDMOS ESD器件的觸發(fā)電壓由LDMOS晶體管P+摻雜區(qū)引入，實現(xiàn)了觸發(fā)電壓可調(diào)節(jié)。
[0034]雖然結(jié)合附圖描述了本發(fā)明的實施方式，但是本領(lǐng)域技術(shù)人員可以在不脫離本發(fā)明的精神和范圍的情況下做出各種修改和變型，這樣的修改和變型均落入由所附權(quán)利要求所限定的范圍之內(nèi)。
【權(quán)利要求】
1.一種LDMOS ESD器件，其特征在于，所述器件包括阱區(qū)，所述阱區(qū)包括第一 P型阱區(qū)、第二 P型阱區(qū)和N型漂移區(qū)；所述第一 P型阱區(qū)內(nèi)形成有第一 N+摻雜區(qū)，所述第二 P型阱區(qū)內(nèi)形成有第二 N+摻雜區(qū)，所述N型漂移區(qū)內(nèi)形成有第三N+摻雜區(qū)； 在所述第一 N+摻雜區(qū)和第二 N+摻雜區(qū)下方分別形成有第一 P+摻雜區(qū)和第二 P+摻雜區(qū)；和/或， 在所述第三N+摻雜區(qū)下方形成有第三P+摻雜區(qū)。
2.根據(jù)權(quán)利要求1所述LDMOSESD器件，其特征在于，所述第一 P型阱區(qū)內(nèi)形成有第一STI區(qū)，所述第二 P型阱區(qū)內(nèi)形成有第二 STI區(qū)；所述第一 STI區(qū)和第二 STI區(qū)由氧化物的絕緣材料形成。
3.根據(jù)權(quán)利要求1或2所述LDMOSESD器件，其特征在于，所述第一 N+摻雜區(qū)和第二N+摻雜區(qū)上方分別設(shè)有第一源電極和第二源電極；所述第三N+摻雜區(qū)上方設(shè)有漏電極。
4.根據(jù)權(quán)利要求1或2所述LDMOSESD器件，其特征在于，所述阱區(qū)上方設(shè)有柵區(qū)，所述柵區(qū)包括第一柵氧化區(qū)和第二柵氧化區(qū)；所述第一柵氧化區(qū)設(shè)于第一 P型阱區(qū)和N型漂移區(qū)之間，所述第二柵氧化區(qū)設(shè)于第二 P型阱區(qū)和N型漂移區(qū)之間。
5.根據(jù)權(quán)利要求1或2所述LDMOSESD器件，其特征在于，所述器件還包括襯底區(qū)和絕緣氧化層區(qū)，所述的絕緣氧化層區(qū)形成于襯底區(qū)之上，所述的阱區(qū)形成于絕緣氧化層之上。
【文檔編號】H01L23/60GK104051505SQ201410283340
【公開日】2014年9月17日 申請日期:2014年6月23日 優(yōu)先權(quán)日:2014年6月23日
【發(fā)明者】王源, 張立忠, 陸光易, 賈嵩, 張鋼剛, 張興 申請人:北京大學(xué)