電子元件的扇出和異構(gòu)性封裝的制作方法
【專利摘要】本公開內(nèi)容的各方面涉及封裝結(jié)構(gòu)，其配置為提供電子元件的異構(gòu)封裝和用于制造其的工藝。該封裝結(jié)構(gòu)包括載體襯底，所述載體襯底具有形成于其中的多個空腔。該封裝結(jié)構(gòu)還包括第一管芯和第二管芯。第一管芯至少基本包含在第一空腔內(nèi)，所述第一空腔包括在所述多個空腔中。第二管芯至少基本包含在第二空腔內(nèi)，所述第二空腔包括在所述多個空腔中。所述第一管芯經(jīng)由第一制造技術(shù)來制造，并且所述第二管芯經(jīng)由第二制造技術(shù)來制造，所述第二制造技術(shù)不同于所述第一制造技術(shù)。該封裝結(jié)構(gòu)還包括電互連電路，其連接到（例如，用于電連接）第一管芯、第二管芯和/或載體襯底。
【專利說明】電子元件的扇出和異構(gòu)性封裝
[0001]相關(guān)申請的交叉引用
[0002]本申請要求享有于2013年3月5日提交的、名稱為“Fan-out and HeterogeneousPackaging of Electronic Components”的美國臨時申請?zhí)?1/772, 579的優(yōu)先權(quán),其以全部內(nèi)容通過參考并入于此。
【背景技術(shù)】
[0003]為了提供增強的連接水平、以及增大的功率分配和信號處理方案，半導(dǎo)體芯片常常配接和附接至芯片載體襯底。芯片載體襯底通常包括附加的導(dǎo)體層和在這些導(dǎo)體層之上的分離的介電層，這些導(dǎo)體層包括在半導(dǎo)體芯片內(nèi)。因此，芯片載體襯底在功能和/或性能方面將半導(dǎo)體芯片的增強的連接水平提供給另一組裝的較高級別的電氣元件。盡管芯片載體襯底因此在將增強的性能提供給微電子電路是必要的，然而芯片載體襯底并非完全沒有問題。

【發(fā)明內(nèi)容】

[0004]本文描述了配置為提供電子元件的異構(gòu)封裝和用于制造其的工藝的封裝結(jié)構(gòu)。該封裝結(jié)構(gòu)包括載體襯底，所述載體襯底具有形成于其中的多個空腔。所述空腔以側(cè)壁和底壁為邊界。該側(cè)壁包括傾斜部分(例如，是傾斜的，為梯形的)。該封裝結(jié)構(gòu)還包括第一管芯和第二管芯。第一管芯至少基本包含在第一空腔內(nèi)，所述第一空腔包括在多個空腔中。第二管芯至少基本包含在第二空腔內(nèi)，所述第二空腔包括在多個空腔中。第一管芯經(jīng)由第一制造技術(shù)來制造，并且第二管芯經(jīng)由第二制造技術(shù)來制造，第二制造技術(shù)不同于第一制造技術(shù)。該封裝結(jié)構(gòu)還包括電互連電路，其連接到第一管芯、第二管芯以及載體襯底。
[0005]以簡化形式提供了該
【發(fā)明內(nèi)容】
，以引入所選擇的概念，其在以下【具體實施方式】中將被進(jìn)一步描述。該
【發(fā)明內(nèi)容】
并不旨在確定所要求的主體的關(guān)鍵性特征或必要特征，也不旨在用作有助于確定所要求主體的范圍。
【專利附圖】

【附圖說明】
[0006]參照附圖描述了【具體實施方式】。在說明書和附圖中的不同實例中的相同附圖標(biāo)記的使用可以表示類似或相同項。
[0007]圖1A和IB示出了說明用于制造根據(jù)本公開內(nèi)容的示例性實施例的封裝結(jié)構(gòu)的示例性工藝的流程圖。
[0008]圖2是根據(jù)本公開內(nèi)容的示例性實施例的具有形成在其頂表面的多個空腔的襯底的截面圖。
[0009]圖3是在圖2所示的襯底在具有形成在其頂表面中的多個空腔之前的截面圖，該襯底根據(jù)本公開內(nèi)容的不例性實施例具有施加于其的掩模層。
[0010]圖4是根據(jù)本公開內(nèi)容的示例性實施例的具有梯形空腔的襯底的截面圖。
[0011]圖5是根據(jù)本公開內(nèi)容的示例性實施例的以具有傾斜部分和直線部分這兩者的側(cè)壁為邊界的空腔的襯底的截面圖。
[0012]圖6是第二襯底的截面圖，其中該第二襯底具有施加于其的掩模層，該第二襯底根據(jù)本公開內(nèi)容的示例性實施例還具有蝕刻于其中的槽。
[0013]圖7是圖6所示的第二襯底在去除掩模層并在倒置之后的截面圖，該第二襯底根據(jù)本公開內(nèi)容的示例性實施例被示為面向下的定位在一條膠帶上。
[0014]圖8是具有矩形空腔的襯底的截面圖，該空腔根據(jù)本公開內(nèi)容的示例性實施例包含分割的管芯。
[0015]圖9是具有梯形空腔的襯底的截面圖，該空腔根據(jù)本公開內(nèi)容的示例性實施例包含分割的管芯。
[0016]圖10是具有以傾斜部分和直線部分這兩部的側(cè)壁為邊界的空腔的襯底的截面圖，該空腔根據(jù)本公開內(nèi)容的示例性實施例包含分割的管芯。
[0017]圖11是根據(jù)本公開內(nèi)容的示例性實施例的封裝結(jié)構(gòu)的截面圖。
[0018]圖12是根據(jù)本公開內(nèi)容的另一示例性實施例的包含在其第一空腔中的元件和包含在其第二空腔中的管芯的封裝結(jié)構(gòu)的截面圖。
[0019]圖13是根據(jù)本公開內(nèi)容的另一示例性實施例的包括單個管芯扇出結(jié)構(gòu)的封裝結(jié)構(gòu)的截面圖。
【具體實施方式】
[0020]綜述
[0021]存在多個當(dāng)前可用的用于封裝集成器件的系統(tǒng)或結(jié)構(gòu)。例如，為了(例如，給另一組裝的較高級別的電組件)提供增強的連接水平、以及增大的功率分配和信號處理方案，半導(dǎo)體芯片常常配接和附接至芯片載體襯底。對于當(dāng)前可用產(chǎn)品存在大量的缺陷，其中最顯著的缺陷是多芯片模塊(MCM)典型的大形狀因數(shù)。
[0022]本文描述了封裝結(jié)構(gòu)及用于產(chǎn)生封裝結(jié)構(gòu)的方法，該封裝結(jié)構(gòu)消除了與當(dāng)前可用封裝結(jié)構(gòu)相關(guān)聯(lián)的上述缺陷的至少一些。
[0023]示例性制造工藝和實施方式
[0024]圖1A和IB示出了說明用于根據(jù)本公開內(nèi)容的示例性實施例制造封裝結(jié)構(gòu)的示例性工藝或方法的流程圖。在實施例中，方法100包括在襯底中形成一個或多個空腔的步驟(步驟102)。圖2示出根據(jù)本公開內(nèi)容的示例性實施例的在具有形成在其頂表面206中的一個或多個空腔204之后的襯底202。在實施例中，襯底202是載體襯底(例如，芯片載體襯底)。例如，載體襯底由半導(dǎo)體材料形成。在實施例中，載體襯底202是晶片(例如，載體晶體)。例如，載體襯底202是硅晶片。在實施例中，襯底202是插入器(例如，插入器晶片)和/或封裝。
[0025]在實施例中，在襯底中形成空腔的步驟(步驟102)包括將掩模層(例如，掩模材料，掩模)施加到襯底的子步驟(步驟104)。圖3示出在一個或多個空腔204形成在襯底202的頂表面206中之前具有施加到其的掩模層302的襯底202。在實施例中，掩模層302 (圖3中所示)是已使用光刻而圖案化的光致抗蝕劑。在其它實施例中，掩模層302是硬模(例如，由氮化硅或氧化硅形成)。在實施例中，在襯底中形成空腔的步驟(步驟102)包括蝕刻襯底的另一子步驟(步驟106)。在實施例中，執(zhí)行標(biāo)準(zhǔn)蝕刻工藝。例如，可以使用濕蝕刻工藝(實施濕蝕刻劑，諸如氫氧化鉀)、諸如深反應(yīng)離子蝕刻(DRIE)的干蝕刻(例如，等離子蝕亥Ij)工藝、或兩者的組合將空腔204蝕刻在襯底202中。在實施例中，根據(jù)橫跨襯底202的頂表面206上的指定圖案來形成空腔204的數(shù)量和位置。在實施例中，在襯底中形成空腔的步驟(步驟102)包括從襯底中去除掩模層的另一子步驟(步驟108)。在蝕刻并去除掩模層之后，所得結(jié)果為具有經(jīng)蝕刻的空腔204的載體襯底202，如圖2所示。
[0026]在實施例中，形成在襯底202中的一個或多個空腔204為矩形，每個矩形空腔以直(例如，非傾斜)側(cè)壁和底壁為邊界，如圖2所示。在實施例中，干蝕刻非常適于形成圖2所示的矩形空腔。在其它實施例中，形成在襯底202中的一個或多個空腔204為梯形，每一梯形空腔以傾斜側(cè)壁和底壁為邊界，如圖4所示。另外，每一梯形空腔在它們遠(yuǎn)離襯底202的頂表面206延伸時向內(nèi)逐漸變窄。在實施例中，濕蝕刻非常適于形成圖4所示的梯形空腔。在另一實施例中，形成在襯底202中的一個或多個空腔204的每一個以底壁和側(cè)壁為邊界，側(cè)壁具有直線部分和傾斜部分這兩者，如圖5所示。在實施例中，濕蝕刻(例如，氫氧化鉀蝕亥IJ)和干/離子蝕刻(例如，深反應(yīng)離子蝕刻)的組合非常適于形成圖5所示的空腔。
[0027]在實施例中，方法100還包括將第二襯底分隔(分割)以形成多個管芯的步驟(步驟110)。圖6示出了第二襯底402。在實施例中，第二襯底402由半導(dǎo)體材料形成。在實施例中，第二襯底是晶片(例如，活性晶片)。在實施例中，第二襯底402由與載體襯底202相同的材料(例如，硅)形成。在其它實施例中，第二襯底402由與載體襯底202不同的材料形成。在實施例中，將第二襯底分割以形成多個管芯的步驟(步驟110)包括將掩模層(例如，掩模材料，掩模)施加到第二襯底的子步驟(步驟112)。在實施例中，掩模層502 (如圖6所示，施加在第二襯底402上)是已使用光刻而圖案化的光致抗蝕劑。在其它實施例中，掩模層502是硬模(例如，由氮化硅形成)。在實施例中，將第二襯底分割以形成多個管芯的步驟(步驟110)還包括蝕刻或切割第二襯底以在第二襯底中形成槽的子步驟(步驟114)。在實施例中，實施標(biāo)準(zhǔn)蝕刻工藝來形成槽404。例如，可使用干蝕刻工藝將槽404蝕刻在第二襯底402的頂表面中。在實施例中，槽404形成在管芯之間的(例如，邊界)分界線。使用干蝕刻工藝以在第二襯底402中形成槽404允許精確控制管芯大小。在實施例中，槽404垂直穿過第二襯底402的頂表面延伸，并朝向但并非一直到(例如，并非穿過)底表面408。在實施例中，將第二襯底分割以形成多個管芯的步驟(步驟HO)還包括從第二襯底去除掩模層的子步驟(步驟116)。在實施例中，作為可容忍管芯尺寸精度降低的一種工藝簡化，可通過對第二襯底402的機械切割來制造槽404。采用該方案，將省略掩模和蝕刻步驟。以與上述類似的方式，通過局部切割的槽404垂直穿過第二襯底402的頂表面延伸，并朝向但并非一直到(例如，并非穿過)底表面408。
[0028]在實施例中，將第二襯底分割以形成多個管芯的步驟還包括將第二襯底放置到粘接面上的子步驟(步驟118)。例如,如圖7所示,第二襯底402經(jīng)由拾放(pick-and-place)機構(gòu)(例如，經(jīng)由機器人機器的實現(xiàn))被放置到(例如，粘附到)一條膠帶的粘接面。在實施例中，第二襯底被面向下地放置在膠帶602上，以使得具有形成在其中的槽404的表面(例如，頂表面)直接與膠帶602物理接觸(例如，粘附到膠帶)。在實施例中，將第二襯底分割以形成多個管芯的步驟還包括減小第二襯底的厚度以將第二襯底分隔(例如，分割)成多個管芯(步驟120)。在實施例中，實施標(biāo)準(zhǔn)晶片背面研磨工藝來減小第二襯底402的厚度。在實施例中，將背面研磨工藝應(yīng)用于第二襯底402的底(例如，背)表面408，以促進(jìn)將第二襯底分隔(例如，分割)成單個管芯(例如，分割的管芯)。在用于管芯切割的這些實施例中的以上順序被通常稱為切割前研磨(Dice-Before-Grind)。
[0029]在實施例中，可在沒有圖6所示的第一形成局部槽的情況下執(zhí)行將第二襯底分割以形成多個管芯的步驟。代替地，第二襯底的分割將包括將第二襯底的活性面放置在粘接面上的第一子步驟、對第二襯底的背面進(jìn)行研磨以實現(xiàn)第二襯底所需厚度的第二子步驟、去除活性電路(即，前)側(cè)粘合劑并施加背面粘合劑的第三子步驟、以及切穿第二襯底的整個厚度以實現(xiàn)多個管芯(例如，分割的管芯、集成電路、芯片、集成器件)的第四子步驟。
[0030]在實施例中，方法100還包括將包括在多個管芯中的第一管芯放置在包括在第一襯底的一個或多個空腔中的第一空腔中且將第二管芯放置在包括在第一襯底的一個或多個空腔中的第二空腔中的步驟，其中第二管芯是與第一管芯相同或不同的電路設(shè)計，或經(jīng)由與第一管芯相同或不同類型的制造工藝(例如，制造技術(shù))來制造(步驟122)。在實施例中，第一管芯與膠帶602分離(例如，去除)，并被放置在第一襯底202的第一空腔204中，第二管芯與膠帶602分離(例如，去除)，并被放置在第一襯底202的第二空腔204中。在實施例中，第一管芯和第二管芯經(jīng)由標(biāo)準(zhǔn)的拾放工藝、自對準(zhǔn)拾放工藝、攪動組裝工藝、流體自轉(zhuǎn)配工藝等從膠帶602上移除，和/或放置在其相應(yīng)的空腔204中。在實施例中，如圖8、圖9以及圖10所示，管芯702通常為矩形，并且每個空腔204按規(guī)定尺寸和形狀制作以將管芯702容納在空腔204內(nèi)。在實施例中，每個管芯702的活性電路位于管芯702的頂表面704上。在空腔204為矩形的實施例中，如圖8所示，空腔204非常適于以對于空腔而言最小的橫向尺寸來容納矩形管芯。在空腔204為梯形的實施例中，如圖9所示，以傾斜側(cè)壁為邊界的梯形空腔提供了對準(zhǔn)特征，從而使得在管芯被放置(例如，嵌入)在這些空腔內(nèi)時，它們有助于管芯702相對于載體襯底202易于對準(zhǔn)(例如，精確對準(zhǔn)，自對準(zhǔn))。在空腔204是以具有直線部分和傾斜部分這兩者的兩個側(cè)壁為邊界的實施例中，如圖10所示，這些空腔結(jié)合了圖8和9所示的每一個空腔類型的優(yōu)點。例如，側(cè)壁的傾斜部分允許圖10中所示的空腔204提供梯形空腔的自對準(zhǔn)特性，而側(cè)壁的直線部分允許圖10所示的空腔204相比于梯形空腔具有減小的橫向尺寸。
[0031]在實施例中，方法100還包括將粘合劑和填充材料沉積在第一空腔和第二空腔中的步驟(步驟124)(例如，間隙填充)。在實施例中，粘合劑和填充材料可以以兩個步驟沉積，以分別覆蓋底部和管芯，或組合在單個步驟中。在實施例中，如圖8-10所示，填充材料802 (例如，間隙填充材料)放置在管芯702周圍(例如，在管芯的側(cè)面和/或底部周圍)，以消除管芯702與作為空腔204邊界的壁(例如，側(cè)壁和/或底壁)之間的間隙。在實施例中，填充材料802是環(huán)氧樹脂。在實施例中，如圖9和10所示，作為這些空腔204邊界的傾斜側(cè)壁和/或側(cè)壁的傾斜部分有助于穩(wěn)固的間隙填充。在一些實施例中，在將管芯702放置在空腔204內(nèi)之前，局部粘合劑(例如，膠、光膠)可施加在管芯702與以空腔204為邊界的壁(例如，底壁)之間，以促進(jìn)管芯702緊固在空腔內(nèi)?？筛鶕?jù)管芯背面所規(guī)定的需要來使用導(dǎo)電或非導(dǎo)電粘合劑，以電浮至或束縛至主襯底。此外，可根據(jù)與周圍材料熱且機械兼容的合適特性以及與先前和隨后處理步驟相兼容的工藝，來使用濕粘合劑(即，配制的液體)或干(即，膜)粘合劑。另外，在如圖9和10所示的實施例中，使嵌入在具有傾斜側(cè)壁的空腔204中的矩形管芯702與來自側(cè)間隙填充物的膠合劑分離，從而有助于靈活性、穩(wěn)固性的實現(xiàn)。在實施例中，通過優(yōu)化管芯厚度、在管芯下面的膠厚度、以及空腔深度，將管芯702在空腔204內(nèi)取向(例如，定位)，從而使管芯702的頂表面704大體上與載體襯底202的頂表面206共平面，以便于隨后在嵌入管芯之上和之間布線的互連。
[0032]在實施例中，方法100還包括在載體襯底上形成鈍化層(例如，具有共形或平坦表面的介電層)的步驟(步驟126)。圖11和圖12每個示出了根據(jù)本公開內(nèi)容實施例的形成在襯底202的頂表面206上的鈍化層902。在實施例中，鈍化層902也形成在空腔204之上以及管芯702的頂表面704上。在實施例中，方法100還包括的步驟為圖案化、蝕刻鈍化層以將開口(即，通孔)產(chǎn)生至嵌入的管芯的頂層金屬，并且在通孔內(nèi)和鈍化層上金屬化以在管芯內(nèi)、從管芯至襯底(步驟128)、以及從管芯至管芯形成金屬互連(例如，金屬線、配線、高密度垂直和/或橫向金屬互連)。圖11和12示出鈍化層902的金屬互連904。在實施例中，金屬互連904連接至管芯702的頂表面704。另外，金屬互連904將管芯702彼此電連接且電連接至載體襯底202。例如，金屬互連904提供管芯內(nèi)連接以及管芯至管芯連接。在實施例中，方法100還包括在金屬互連層(例如，金屬互連)上形成焊接凸點的步驟(步驟130)。圖11和12示出了在金屬互連904上的焊接凸點1102。
[0033]在其它實施例中，作為用于執(zhí)行(例如，包括)步驟126、128和130的替換，方法100還包括在載體襯底上形成再分布層的步驟(步驟132)。圖13示出襯底202僅包括形成在襯底202的頂表面206中的單個空腔204以及一個管芯702被定位在該單個空腔206內(nèi)的實施例。在實施例中，根據(jù)本公開內(nèi)容的實施例，再分布層1004形成在鈍化層1002上以及鈍化層1002中，以在較大的管芯加襯底202之上將管芯的電連接再分布(B卩，展開)。在圖13所示的實施例中，再分布層1004形成在單個空腔204之上以及單個管芯702的頂表面704上。在實施例中，方法100還包括的步驟為圖案化、蝕刻鈍化層以將開口(即，通孔)產(chǎn)生至嵌入的管芯的頂層金屬，并且在通孔內(nèi)和鈍化層上金屬化，以形成再分布層的金屬互連(步驟134)。在實施例中，再分布層1004將來自與管芯702 —致的區(qū)域的一些或所有連接重新布線到與載體襯底202 —致的區(qū)域。該配置稱為扇出結(jié)構(gòu)。圖13示出單個管芯扇出配置。與管芯702接口的輸入/輸出(I/O)從管芯702的頂表面704扇出到載體襯底202的頂表面206。在扇出實施例中，載體襯底202的頂表面206用于擴大載體襯底202與管芯702的活性電路之間的連接區(qū)域。在實施例中，方法100還包括在再分布層上形成焊接凸點的步驟(步驟136)。這樣的再分布層可用于實現(xiàn)較大的焊接凸點，以其它方式無法將較大的焊接凸點裝備在嵌入管芯的原始區(qū)域內(nèi)。圖13示出了在再分布層1004上的焊接凸點1102。
[0034]在實施例中，上述方法100分別制造了圖11、12和13中所示的封裝結(jié)構(gòu)(例如，晶片級封裝組件)1100、1200和1300。在實施例中，封裝結(jié)構(gòu)(1100，1200，1300)(例如，封裝結(jié)構(gòu)的管芯702)被配置為經(jīng)由眾多接合方法的任一種(例如，有線接合、晶片接合等)(諸如 2010 年 6 月 2 曰提交的，名稱為 “Use of Device Assembly for a Generalizat1nof Three-Dimens1nal Metal Interconnect Technologies，，的共有的美國專利公開N0.2011/0300668，其以全部內(nèi)容通過參考并入于此)連接(例如，接合到)其它襯底、器件
坐寸ο
[0035]在實施例中，如圖12所示，一個或多個元件1400可替代封裝結(jié)構(gòu)1200中的一個或多個管芯702。在實施例中，一個或多個元件1400為矩形分立元件(例如，現(xiàn)有的(off-the-shelf)分立元件、分立器件)。在實施例中，管芯702和/或元件1400可由與襯底202相同的材料(例如，硅)來形成。這有助于管芯702與襯底202或元件1400與襯底202之間熱膨脹(CTE)/熱匹配的良好系數(shù)。在實施例中，當(dāng)多個管芯702 (例如，多個分割的管芯)包括在封裝結(jié)構(gòu)中時，多個管芯702可以是相同類型。例如，使用相同技術(shù)(例如，互補金屬氧化物半導(dǎo)體(CMOS )技術(shù)、絕緣體上硅(SOI)技術(shù)、砷化鎵(GaAs )技術(shù)、或氮化鎵(GaN)技術(shù))來制造相同類型的多個管芯702。在其它實施例中，當(dāng)多個管芯702包括在封裝結(jié)構(gòu)中時，多個管芯中的至少兩個可以是不同類型，從而使用不同技術(shù)來制造它們。在實施例中，當(dāng)多個元件1400包括在封裝結(jié)構(gòu)中時，多個元件可以是相同類型(例如，使用相同技術(shù)制造)，或元件1400中的至少兩個可以是不同類型(例如，使用不同技術(shù)制造)。因此在實施例中，本公開內(nèi)容的封裝結(jié)構(gòu)(1100，1200)允許多種集成和分立器件異構(gòu)集成(例如，多個管芯的集成和/或不同技術(shù)的元件)。例如，封裝結(jié)構(gòu)可實現(xiàn)數(shù)字+模擬+存儲器+無源的組合。另外，在實施例中，本公開內(nèi)容的封裝結(jié)構(gòu)促進(jìn)了較高的模擬集成(例如，超聲波接收器(高電壓(HV)開關(guān)+接收器+模數(shù)轉(zhuǎn)換器(ADC) +電容器(Caps))。
[0036]在封裝結(jié)構(gòu)1100中實現(xiàn)多個管芯702的實施例中(如圖11所示)，管芯702相對的大小和/或形狀可以彼此相同或不同。在封裝結(jié)構(gòu)1200實現(xiàn)一個或多個元件1400與一個或多個管芯702相組合的實施例中(如圖12所示)，元件1400的大小和/或形狀可以與管芯702的大小和/或形狀相同或不同。在實現(xiàn)多個元件的實施例中，這些元件相對的大小和/或形狀可以相同或不同。對應(yīng)地，襯底202的空腔204相對于彼此可具有相同大小和/或形狀，或可具有不同大小和/或形狀，以容納管芯702和/或元件1400。例如，如圖
11和12所示，空腔204相對于彼此可具有不同寬度(圖11、12)和/或深度(圖12)。在實施例中，因為封裝結(jié)構(gòu)的空腔204按大小制造以容納大的、矩形管芯，因此本文描述的封裝結(jié)構(gòu)有助于在管芯被放置在空腔中之前通過減小或消除對管芯形狀的需要而減少處理的復(fù)雜性和成本。另外，本文描述的封裝結(jié)構(gòu)(1100，1200，1300)由于使用晶片級處理的配線而有助于緊密的設(shè)計規(guī)則，這將通過由封裝結(jié)構(gòu)的空腔204提供的管芯對準(zhǔn)準(zhǔn)確度來實現(xiàn)。
[0037]結(jié)論
[0038]盡管以用于結(jié)構(gòu)特征和/或工藝操作的特定語言來描述了主體，然而應(yīng)理解由所附權(quán)利要求定義的主題并不必需限制于上述特定特征或動作。相反，上述特定特征和動作作為實現(xiàn)權(quán)利要求的示例性形式而公開。
【權(quán)利要求】
1.一種用于制造封裝結(jié)構(gòu)的方法，所述方法包括: 在襯底中形成多個空腔； 分割第二襯底以形成多個管芯； 將所述多個管芯的第一管芯放置在所述襯底的所述多個空腔的第一空腔中，所述第一管芯經(jīng)由第一類型制造工藝來制造；以及 將所述多個管芯的第二管芯放置在所述襯底的所述多個空腔的第二空腔中，所述第二管芯經(jīng)由第二類型制造工藝來制造， 其中，所述第二類型制造工藝不同于所述第一類型制造工藝。
2.如權(quán)利要求1所述的方法，其中在襯底中形成一個或多個空腔的步驟包括以下子步驟: 將掩模層施加于所述襯底； 蝕刻所述襯底；以及 從所述襯底去除所述掩模層。
3.如權(quán)利要求1所述的方法，其中分割所述第二襯底以形成所述多個管芯的步驟包括以下子步驟: 將掩模層施加于所述第二襯底； 蝕刻或切割所述第二襯底，以在所述第二襯底中形成槽； 從所述第二襯底去除所述掩模層； 將所述第二襯底放置在粘接面上； 減小所述第二襯底的厚度，以將所述第二襯底分割成所述多個管芯。
4.如權(quán)利要求1所述的方法，還包括: 將粘合劑和填充材料沉積在所述第一空腔中和所述第二空腔中。
5.如權(quán)利要求1所述的方法，還包括: 將鈍化層形成在所述載體襯底上。
6.如權(quán)利要求5所述的方法，還包括: 圖案化、蝕刻以對嵌入管芯的頂層金屬產(chǎn)生通路孔，并且在通孔內(nèi)和所述鈍化層上金屬化以形成金屬互連，所述金屬互連連接所述第一管芯和所述第二管芯。
7.如權(quán)利要求6所述的方法，還包括: 在所述金屬互連上形成焊接凸點。
8.如權(quán)利要求1所述的方法，其中所述第一類型制造工藝和所述第二類型制造工藝中的每一個是以下之一:互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)、絕緣體上硅(SOI)技術(shù)、砷化鎵(GaAs)技術(shù)、或氮化鎵(GaN)技術(shù)。
9.一種封裝結(jié)構(gòu),包括: 芯片載體襯底，所述芯片載體襯底具有形成于其中的多個空腔，所述空腔以側(cè)壁和底壁為邊界； 第一管芯，所述第一管芯至少基本包含在第一空腔內(nèi)，所述第一空腔包括在所述多個空腔中，所述第一管芯經(jīng)由第一類型制造工藝來制造； 第二管芯，所述第二管芯至少基本包含在第二空腔內(nèi)，所述第二空腔包括在所述多個空腔中，所述第二管芯經(jīng)由第二類型制造工藝來制造，所述第二類型制造工藝不同于所述第一類型制造工藝； 填充材料，其位于所述第一空腔和所述第二空腔內(nèi)以及所述第一管芯和所述第二管芯周圍；以及 電互連電路，其連接所述第一管芯、所述第二管芯以及所述載體襯底。
10.如權(quán)利要求9所述的封裝結(jié)構(gòu)，其中所述芯片載體襯底由半導(dǎo)體材料形成。
11.如權(quán)利要求9所述的封裝結(jié)構(gòu)，其中所述側(cè)壁包括傾斜部分。
12.如權(quán)利要求9所述的封裝結(jié)構(gòu)，其中所述第一類型制造工藝和所述第二類型制造工藝中的每一個是以下之一:互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)、絕緣體上硅(SOI)技術(shù)、砷化鎵(GaAs)技術(shù)、或氮化鎵(GaN)技術(shù)。
13.如權(quán)利要求9所述的封裝結(jié)構(gòu)，還包括: 填充材料，所述填充材料位于所述第一空腔和所述第二空腔內(nèi)以及所述第一管芯和所述第二管芯周圍。
14.如權(quán)利要求9所述的封裝結(jié)構(gòu)，其中所述電互連電路包括在鈍化層上的圖案化、蝕刻以及金屬化的連接層。
15.一種封裝結(jié) 構(gòu)，包括: 芯片載體襯底，所述芯片載體襯底由半導(dǎo)體材料形成，并具有形成于其中的多個空腔，所述空腔以傾斜側(cè)壁和底壁為邊界； 管芯，所述管芯至少基本包含在第一空腔內(nèi)，所述第一空腔包括在所述多個空腔中，所述管芯經(jīng)由一種制造工藝來制造； 元件，所述元件基本包含在第二空腔內(nèi)，所述第二空腔包括在所述多個空腔中，所述元件是現(xiàn)有的分立元件； 填充材料，其位于所述第一空腔和所述第二空腔內(nèi)以及所述管芯和所述元件周圍；以及 電互連電路，其連接所述管芯、所述元件以及所述載體襯底。
16.如權(quán)利要求15所述的封裝結(jié)構(gòu)，其中所述一種制造工藝是以下之一:互補金屬氧化物半導(dǎo)體(CMOS )技術(shù)、絕緣體上硅(SOI)技術(shù)、砷化鎵(GaAs )技術(shù)、或氮化鎵(GaN)技術(shù)。
17.如權(quán)利要求15所述的封裝結(jié)構(gòu)，其中所述填充材料是環(huán)氧樹脂填充材料。
18.如權(quán)利要求15所述的封裝結(jié)構(gòu)，其中所述電互連電路包括在鈍化層上的圖案化、蝕刻以及金屬化的連接層。
19.一種封裝結(jié)構(gòu)，包括: 芯片載體襯底，所述芯片載體襯底由半導(dǎo)體材料形成，并具有形成于其中的多個空腔，所述空腔以傾斜側(cè)壁和底壁為邊界； 管芯，所述管芯至少基本包含在空腔內(nèi)，所述空腔包括在所述多個空腔中，所述管芯經(jīng)由一種制造工藝來制造； 填充材料，所述填充材料位于所述空腔內(nèi)以及所述管芯周圍；以及 電再分布，所述電再分布用于扇出所述管芯的電連接。
20.如權(quán)利要求19所述的封裝結(jié)構(gòu)，其中所述電分布包括圖案化、蝕刻以及金屬化的再分布互連。
【文檔編號】H01L23/10GK104037134SQ201410077454
【公開日】2014年9月10日 申請日期:2014年3月5日 優(yōu)先權(quán)日:2013年3月5日
【發(fā)明者】K·特蘭, A·V·薩莫伊洛夫, P·帕爾瓦蘭德, A·S·科爾卡 申請人:馬克西姆綜合產(chǎn)品公司