多層多芯片扇出結(jié)構(gòu)及制作方法
【專利摘要】本發(fā)明提供一種多層多芯片扇出結(jié)構(gòu)，包括一承載板，所述承載板上設(shè)有多個(gè)層疊的封裝子體；各封裝子體內(nèi)均封裝有至少一個(gè)管芯；在各封裝子體中，管芯被介質(zhì)層的介質(zhì)材料所包覆，管芯采用正面向上的形式貼裝在金屬墊塊上；在每一封裝子體的介質(zhì)層上均設(shè)有RDL層；管芯正面的焊盤通過第一互連孔與該管芯所在封裝子體的RDL層電連接；相鄰封裝子體之間設(shè)有絕緣層，相鄰封裝子體的RDL層之間通過層間的第二互連孔電連接。底部封裝子體中的金屬墊塊壓在承載板的表面上；中間或頂部的封裝子體中的金屬墊塊壓在封裝子體間的絕緣層上；在頂部封裝子體的表面布設(shè)有一層阻焊層。本發(fā)明能夠較為容易地實(shí)現(xiàn)三維多芯片堆疊。
【專利說明】多層多芯片扇出結(jié)構(gòu)及制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子封裝領(lǐng)域，尤其是一種層疊的芯片扇出結(jié)構(gòu)及制作方法。
【背景技術(shù)】
[0002]今日的電子封裝不但要提供芯片的保護(hù)，同時(shí)還要在一定的成本下滿足不斷增加的性能、可靠性、散熱、功率分配等要求，功能芯片速度及處理能力的增加需要更多的引腳數(shù)，更快的時(shí)鐘頻率和更好的電源分配。同時(shí)由于用戶對(duì)超薄，微縮，多功能，高性能且低耗電的智能移動(dòng)電子產(chǎn)品的需求越來越大，直接促成移動(dòng)終端芯片計(jì)算和通信功能的融合，出現(xiàn)集成度，復(fù)雜度越來越高，功耗和成本越來越低的趨勢(shì)。
[0003]傳統(tǒng)的封裝技術(shù)可以分為兩類。在第一類中，晶圓上的管芯在它們被切割之前進(jìn)行封裝。這種封裝技術(shù)具有一些有利的特征，諸如大產(chǎn)量和低成本。此外，需要較少的底部填充物或模塑料。然而，這種封裝技術(shù)也具有缺陷。如上所述，管芯的尺寸變得越來越小，而且對(duì)應(yīng)的封裝只能是扇入型封裝，例如圖1所示為一種扇入型封裝，其中，每個(gè)管芯的I/O焊盤I都限于直接位于對(duì)應(yīng)管芯表面上方的區(qū)域。由于管芯的受限面積，I/O焊盤I的數(shù)量由于I/o焊盤I的間距限制而受到限制。如果焊盤I的間距減小，則可能出現(xiàn)焊橋。此夕卜，在要求固定焊球大小的情況下，焊球2必須具有一定的尺寸，這又限制了可封裝在管芯表面上的焊球2的數(shù)量。
[0004]在另一種封裝中，管芯在封裝之前從晶圓中切割，而且只有“合格管芯”被封裝。這種封裝技術(shù)的優(yōu)點(diǎn)在于可形成扇出型封裝，該技術(shù)通過RDL (再布線層)將單個(gè)芯片的I/O進(jìn)行扇出，增大單個(gè)封裝面積，從而提高整體I/O數(shù)。相對(duì)于傳統(tǒng)的單個(gè)IC芯片的塑封方式，扇出型封裝技術(shù)可以得到更小的封裝尺寸、更好的電學(xué)熱學(xué)性能和更高的封裝密度。典型的扇出型圓片級(jí)封裝(fan-out WLP)結(jié)構(gòu)如圖2所示。
[0005]實(shí)現(xiàn)扇出型圓片級(jí)封裝目前有三種不同的工藝路線，各有優(yōu)缺點(diǎn)。最常見的也是最早出現(xiàn)的就是英飛凌提出的eWLB方案。此方案將合格管芯(Good die)重組且正面向下(face down)貼裝在dummy晶圓上,整體進(jìn)行塑封,重構(gòu)晶圓，dummy晶圓拆鍵合后進(jìn)行表面RDL布線、植球,最后切割成單個(gè)封裝體,從而實(shí)現(xiàn)I/O管腳(pin)扇出。這種使用du_y晶圓為載板的封裝技術(shù)的缺點(diǎn)在于使用成本較高、生產(chǎn)效率較低。另一方面，雖然可以解決I/O數(shù)限制的問題，但是由于使用包覆塑封料，其強(qiáng)度偏低，使扇出結(jié)構(gòu)的支撐強(qiáng)度不夠，在薄型封裝中難以應(yīng)用；包覆塑封料較大的熱膨脹系數(shù)使得工藝過程翹曲較大，設(shè)備可加工能力較低，良率損失較大；而且較大的熱膨脹系數(shù)導(dǎo)致芯片位置對(duì)準(zhǔn)精度不高，細(xì)間距(finepitch)實(shí)現(xiàn)困難；包封樹脂較為昂貴，不利于產(chǎn)品的低成本化。同時(shí)由于再布線是在塑封完以后進(jìn)行，多芯片三維封裝也難以實(shí)現(xiàn)。另一種方案是高精度的photo define扇出封裝。此方案將合格管芯(Good die)重組且face up貼裝在dummy晶圓上，使用光敏性材料涂覆整個(gè)晶圓表面并利用RDL等技術(shù)把1/0 Pin扇出。鑒于晶圓光刻技術(shù)精度高的特點(diǎn)，這種方式有機(jī)會(huì)實(shí)現(xiàn)細(xì)間距和多層芯片堆疊。然而超薄芯片技術(shù)、光敏性厚膠材料選擇、大尺寸晶圓可能出現(xiàn)的翅曲問題以及較高的成本是該方案面臨的挑戰(zhàn)。還有一種方案是embeddedpackage。此方案利用基板生產(chǎn)工藝，通常采用雙馬來酰亞胺三嗪樹脂(BT resin)基板來實(shí)現(xiàn)再布線和內(nèi)外部的互連，將有源或無源芯片埋入基板中，通過基板的布線，將芯片I/OPin扇出。然而基板占封裝成本的很大一部分，同時(shí)由于受到基板工藝中鉆孔精度的影響，在實(shí)現(xiàn)三維多芯片堆疊的時(shí)候同樣非常困難。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種多層多芯片扇出結(jié)構(gòu)及制作方法，能夠較為容易地實(shí)現(xiàn)三維多芯片堆疊，也可以避免發(fā)生因?yàn)樾酒恢脤?duì)準(zhǔn)精度不高而產(chǎn)生的芯片移位問題。本發(fā)明采用的技術(shù)方案是:
一種多層多芯片扇出結(jié)構(gòu)，包括一承載板，所述承載板上設(shè)有多個(gè)層疊的封裝子體；各封裝子體內(nèi)均封裝有至少一個(gè)管芯；在各封裝子體中，一個(gè)或多個(gè)管芯被介質(zhì)層的介質(zhì)材料所包覆，管芯采用正面向上的形式貼裝在金屬墊塊上；在每一封裝子體的介質(zhì)層上均設(shè)有RDL層；管芯正面的焊盤通過第一互連孔與該管芯所在封裝子體的RDL層電連接；
相鄰封裝子體之間設(shè)有絕緣層，相鄰封裝子體的RDL層之間通過層間的第二互連孔電連接；
在與承載板結(jié)合的底部封裝子體中，底部封裝子體中的金屬墊塊壓在承載板的一個(gè)表面上；中間或頂部的封裝子體中的金屬墊塊壓在封裝子體間的絕緣層上；
在頂部封裝子體的表面布設(shè)有一層阻焊層，在阻焊層上對(duì)應(yīng)于頂部封裝子體的RDL層上的焊盤處開有開窗，在開窗處植有連接頂部封裝子體RDL層焊盤的I/O焊球。
[0007]進(jìn)一步地，所述承載板為有機(jī)基板或半固化片。
[0008]進(jìn)一步地，所述介質(zhì)層的介質(zhì)材料為聚丙烯。
[0009]進(jìn)一步地，所述絕緣層的材料為BCB或PBO。
[0010]進(jìn)一步地，所述第一互連孔和第二互連孔中均填充有導(dǎo)電金屬。
[0011]進(jìn)一步地，所述RDL層的材料為銅。
[0012]一種多層多芯片扇出結(jié)構(gòu)的制作方法，包括下述步驟:
步驟(a).提供承載板，在承載板上壓金屬箔，然后經(jīng)過貼膜曝光顯影后刻蝕出管芯的金屬墊塊；
步驟(b).將管芯采用正面向上的形式貼裝在金屬墊塊上；
步驟(c).在承載板上制作介質(zhì)層，使得介質(zhì)層完全包覆管芯；在介質(zhì)層中對(duì)準(zhǔn)管芯正面的焊盤處開第一盲孔；
步驟(d).對(duì)第一盲孔面進(jìn)行化鍍和填孔電鍍，在第一盲孔中填充滿導(dǎo)電金屬，形成第一互連孔，填孔電鍍的同時(shí)在介質(zhì)層表面形成一層金屬層，刻蝕介質(zhì)層表面的金屬層形成連接第一互連孔的RDL層；第一層即底層的封裝子體形成；
步驟(e).在底層封裝子體的表面制作一層絕緣層；
步驟(f).接著進(jìn)行第二層封裝子體的制作，在絕緣層上壓金屬箔，然后經(jīng)過貼膜曝光顯影后刻蝕出管芯的金屬墊塊；將管芯采用正面向上的形式貼裝在第二層封裝子體的金屬墊塊上；
步驟(g).在絕緣層上制作介質(zhì)層，使得介質(zhì)層完全包覆第二層封裝子體的管芯；在第二層封裝子體的介質(zhì)層中對(duì)準(zhǔn)管芯正面的焊盤處開第一盲孔，在第二層封裝子體的介質(zhì)層中對(duì)準(zhǔn)底層封裝子體的RDL層金屬開第二盲孔；
步驟(h).對(duì)第二層封裝子體的第一盲孔面和第二盲孔面進(jìn)行化鍍和填孔電鍍，形成第一互連孔和第二互連孔，填孔電鍍的同時(shí)在介質(zhì)層表面形成一層金屬層，刻蝕介質(zhì)層表面的金屬層形成連接第一互連孔和第二互連孔的RDL層；第二層封裝子體形成；
步驟(i).在第二層封裝子體的表面布設(shè)一層阻焊層，在阻焊層上對(duì)應(yīng)于第二層封裝子體的RDL層上的焊盤處開開窗，在開窗處植連接第二層封裝子體RDL層焊盤的I/O焊球。
[0013]本發(fā)明的優(yōu)點(diǎn):本發(fā)明所提出的基于先進(jìn)封裝的低成本三維扇出型封裝技術(shù)是為了面向量大面廣的智能手機(jī)芯片市場(chǎng)，為高度敏感的模擬設(shè)備以及數(shù)字平臺(tái)提供解決方案。這些技術(shù)與小封裝尺寸和較大封裝尺寸都兼容；能夠支持單布線層和多布線層，以優(yōu)化封裝尺寸、性能、I/o的芯片尺寸范圍和成本。具體有下述優(yōu)點(diǎn):
I).有機(jī)基板的工藝相對(duì)于晶圓級(jí)工藝對(duì)設(shè)備以及環(huán)境等要求比較低，材料的價(jià)格具有很大的優(yōu)勢(shì)，所以基于有機(jī)基板的扇出型(fan-out)工藝其價(jià)格優(yōu)勢(shì)非常明顯，更適合于大規(guī)模生產(chǎn)。
[0014]2).在制作過程該技術(shù)方案對(duì)整個(gè)模塊的翹曲等機(jī)械應(yīng)力問題更具有優(yōu)勢(shì)。
[0015]3).該扇出型工藝與有機(jī)基板制作技術(shù)中的很多常規(guī)工藝兼容，更適應(yīng)于該技術(shù)在基板量產(chǎn)廠商的推廣和大規(guī)模量產(chǎn)。
[0016]4).三維多芯片扇出結(jié)構(gòu)使得整體封裝尺寸更加緊湊，利于在單個(gè)封裝內(nèi)集成盡可能多數(shù)量的管芯。
【專利附圖】

【附圖說明】
[0017]圖1為現(xiàn)有技術(shù)扇出結(jié)構(gòu)之一。
[0018]圖2為現(xiàn)有技術(shù)扇出結(jié)構(gòu)之二。
[0019]圖3為本發(fā)明的承載板上制作金屬墊塊示意圖。
[0020]圖4為本發(fā)明的底層封裝子體的管芯貼裝示意圖。
[0021]圖5為本發(fā)明的底層封裝子體的介質(zhì)層和盲孔制作示意圖。
[0022]圖6為本發(fā)明的底層封裝子體的第一互連孔和RDL層制作示意圖。
[0023]圖7為本發(fā)明的制作絕緣層示意圖。
[0024]圖8為本發(fā)明的第二層封裝子體的金屬墊塊制作和管芯貼裝示意圖。
[0025]圖9為本發(fā)明的第二層封裝子體的絕緣層、盲孔制作示意圖。
[0026]圖10為本發(fā)明的第二層封裝子體的介質(zhì)層、第一互連孔、第二互連孔制作示意圖。
[0027]圖11為本發(fā)明的形成阻焊層、焊球示意圖。
【具體實(shí)施方式】
[0028]下面結(jié)合具體附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。
[0029]如圖11所示:
一種多層多芯片扇出結(jié)構(gòu)，包括一承載板101,所述承載板101上設(shè)有多個(gè)層疊的封裝子體；各封裝子體內(nèi)均封裝有至少一個(gè)管芯201 ;在各封裝子體中，一個(gè)或多個(gè)管芯201被介質(zhì)層103的介質(zhì)材料所包覆，管芯201采用正面向上的形式貼裝在金屬墊塊102上；在每一封裝子體的介質(zhì)層103上均設(shè)有RDL層104 ;管芯201正面的焊盤通過第一互連孔202 '與該管芯201所在封裝子體的RDL層104電連接。
[0030]相鄰封裝子體之間設(shè)有絕緣層105，相鄰封裝子體的RDL層104之間通過層間的第二互連孔203 ^電連接。
[0031]在與承載板101結(jié)合的底部封裝子體中，底部封裝子體中的金屬墊塊102壓在承載板101的一個(gè)表面上；中間或頂部的封裝子體中的金屬墊塊102壓在封裝子體間的絕緣層105上。
[0032]在頂部封裝子體的表面布設(shè)有一層阻焊層106，在阻焊層106上對(duì)應(yīng)于頂部封裝子體的RDL層104上的焊盤處開有開窗，在開窗處植有連接頂部封裝子體RDL層焊盤的I/O焊球108。
[0033]進(jìn)一步地，所述承載板101為有機(jī)基板或半固化片。
[0034]進(jìn)一步地，所述介質(zhì)層103的介質(zhì)材料為聚丙烯。
[0035]進(jìn)一步地，所述絕緣層的材料為BCB或PBO。
[0036]進(jìn)一步地，所述第一互連孔202 ^和第二互連孔203 ^中均填充有導(dǎo)電金屬。
[0037]進(jìn)一步地，所述RDL層104的材料為銅。
[0038]此種多層多芯片扇出結(jié)構(gòu)的制作方法如下所述，包括下述步驟:
步驟(a).如圖3所示，提供承載板101，在承載板101上壓金屬箔，然后經(jīng)過貼膜曝光顯影后刻蝕出管芯的金屬墊塊102· ；
在此步驟中，承載板101優(yōu)選采用有機(jī)基板或半固化片(PP片)，該承載板101尺寸較大，可以是250mm*400mm、500mm*600mm等。承載板101上所壓的金屬箔為銅箔,將銅箔上不需要部分刻蝕掉，刻蝕出的金屬墊塊102具有電磁兼容(EMC)的功能，使器件具有更好的可靠性。
[0039]步驟(b).如圖4所示，將管芯201采用正面向上的形式貼裝在金屬墊塊102上； 在此步驟中，可以在金屬墊塊102上點(diǎn)膠，然后再貼裝管芯201。
[0040]步驟(c).如圖5所示，在承載板101上制作介質(zhì)層103，使得介質(zhì)層103完全包覆管芯201 ;在介質(zhì)層103中對(duì)準(zhǔn)管芯201正面的焊盤處開第一盲孔202 ；
介質(zhì)層103的介質(zhì)材料采用PP (聚丙烯)等材質(zhì)，盲孔形成采用激光或機(jī)械鉆孔的方式，要求第一盲孔202需與管芯201正面的焊盤(pad)精確對(duì)準(zhǔn)。
[0041]步驟(d).如圖6所示，對(duì)第一盲孔202面進(jìn)行化鍍和填孔電鍍，在第一盲孔202中填充滿導(dǎo)電金屬，形成第一互連孔202 1 ,填孔電鍍的同時(shí)在介質(zhì)層103表面形成一層金屬層，刻蝕介質(zhì)層103表面的金屬層形成連接第一互連孔202丨的RDL層104 ;第一層即底層的封裝子體形成；
此步驟中，盲孔電鍍的厚度以及RDL的尺寸按照產(chǎn)品需求進(jìn)行，同時(shí)控制全板電鍍的均勻性。RDL層即再布線層(Re-Distribution Layer),材質(zhì)可以是銅。
[0042]步驟(e).如圖7所示，在底層封裝子體的表面(也就是底層封裝子體的介質(zhì)層103和RDL層104之上)制作一層絕緣層105 ；
絕緣層可以采用BCB (苯并環(huán)丁烯)、ΡΒ0 (聚對(duì)苯撐苯并雙惡唑)等材質(zhì)，可以采用旋涂或噴涂的方法進(jìn)行，并按照材質(zhì)要求進(jìn)行固化處理。
[0043]步驟(f).如圖8所示，接著進(jìn)行第二層封裝子體的制作，在絕緣層105上壓金屬箔，然后經(jīng)過貼膜曝光顯影后刻蝕出管芯的金屬墊塊102 ;將管芯201采用正面向上的形式貼裝在第二層封裝子體的金屬墊塊102上；
制作金屬墊塊102和貼裝管芯201的方式同步驟(a)、(b)。本實(shí)施例只制作兩層層疊的封裝子體，第二層封裝子體也就是頂層的封裝子體。
[0044]步驟(g).如圖9所示，在絕緣層105上制作介質(zhì)層103，使得介質(zhì)層103完全包覆第二層封裝子體的管芯201 ;在第二層封裝子體的介質(zhì)層103中對(duì)準(zhǔn)管芯201正面的焊盤處開第一盲孔202，在第二層封裝子體的介質(zhì)層103中對(duì)準(zhǔn)底層封裝子體的RDL層金屬開第二盲孔203 ；
步驟(h).如圖10所示，對(duì)第二層封裝子體的第一盲孔202面和第二盲孔203面進(jìn)行化鍍和填孔電鍍，形成第一互連孔202 '和第二互連孔203'，填孔電鍍的同時(shí)在介質(zhì)層103表面形成一層金屬層，刻蝕介質(zhì)層103表面的金屬層形成連接第一互連孔202 '和第二互連孔203丨的RDL層104 ;第二層封裝子體形成；
第二層封裝子體的RDL層104上設(shè)有焊盤，以便于后續(xù)步驟中將焊球植在焊盤上。
[0045]步驟(i).如圖11所示，在第二層封裝子體(本例也就是頂部封裝子體)的表面(也就是第二層封裝子體的介質(zhì)層103和RDL層104之上)布設(shè)一層阻焊層106，在阻焊層106上對(duì)應(yīng)于第二層封裝子體的RDL層104上的焊盤處開開窗，在開窗處植連接第二層封裝子體RDL層焊盤的I/O焊球108。
[0046]阻焊層106采用通常所用的綠油，可以起到阻焊和防氧化保護(hù)的作用。
[0047]本實(shí)施例在第二層封裝子體形成后即開始制作阻焊層和I/O焊球，但并不限制本扇出結(jié)構(gòu)僅能夠包含兩層層疊的封裝子體。根據(jù)實(shí)際需要，可以制作包含更多層層疊的封裝子體。
【權(quán)利要求】
1.一種多層多芯片扇出結(jié)構(gòu)，包括一承載板(101)，其特征在于:所述承載板(101)上設(shè)有多個(gè)層疊的封裝子體；各封裝子體內(nèi)均封裝有至少一個(gè)管芯(201)； 在各封裝子體中，一個(gè)或多個(gè)管芯(201)被介質(zhì)層(103)的介質(zhì)材料所包覆，管芯(201)采用正面向上的形式貼裝在金屬墊塊(102)上；在每一封裝子體的介質(zhì)層(103)上均設(shè)有RDL層(104);管芯(201)正面的焊盤通過第一互連孔(202 ’ )與該管芯(201)所在封裝子體的RDL層(104)電連接； 相鄰封裝子體之間設(shè)有絕緣層(105)，相鄰封裝子體的RDL層(104)之間通過層間的第二互連孔(203 ’ )電連接； 在與承載板(101)結(jié)合的底部封裝子體中，底部封裝子體中的金屬墊塊(102)壓在承載板(101)的一個(gè)表面上；中間或頂部的封裝子體中的金屬墊塊(102)壓在封裝子體間的絕緣層(105)上； 在頂部封裝子體的表面布設(shè)有一層阻焊層(106)，在阻焊層(106)上對(duì)應(yīng)于頂部封裝子體的RDL層(104)上的焊盤處開有開窗，在開窗處植有連接頂部封裝子體RDL層焊盤的I/O 焊球(108)。
2.如權(quán)利要求1所述的多層多芯片扇出結(jié)構(gòu)，其特征在于:所述承載板(101)為有機(jī)基板或半固化片。
3.如權(quán)利要求1或2所述的多層多芯片扇出結(jié)構(gòu)，其特征在于:所述介質(zhì)層(103)的介質(zhì)材料為聚丙烯。
4.如權(quán)利要求1或2所述的多層多芯片扇出結(jié)構(gòu)，其特征在于:所述絕緣層(105)的材料為BCB或PBO。
5.如權(quán)利要求1或2所述的多層多芯片扇出結(jié)構(gòu)，其特征在于:所述第一互連孔(202 ’ )和第二互連孔(203 ’ )中均填充有導(dǎo)電金屬。
6.如權(quán)利要求1或2所述的多層多芯片扇出結(jié)構(gòu)，其特征在于:所述RDL層(104)的材料為銅。
7.一種多層多芯片扇出結(jié)構(gòu)的制作方法，其特征在于，包括下述步驟: 步驟(a).提供承載板(101)，在承載板(101)上壓金屬箔，然后經(jīng)過貼膜曝光顯影后刻蝕出管芯的金屬墊塊(102)； 步驟(b).將管芯(201)采用正面向上的形式貼裝在金屬墊塊(102)上； 步驟(c).在承載板(101)上制作介質(zhì)層(103)，使得介質(zhì)層(103)完全包覆管芯(201);在介質(zhì)層(103)中對(duì)準(zhǔn)管芯(201)正面的焊盤處開第一盲孔(202)； 步驟(d).對(duì)第一盲孔(202)面進(jìn)行化鍍和填孔電鍍，在第一盲孔(202)中填充滿導(dǎo)電金屬，形成第一互連孔(202丨)，填孔電鍍的同時(shí)在介質(zhì)層(103)表面形成一層金屬層，刻蝕介質(zhì)層(103)表面的金屬層形成連接第一互連孔(202丨)的RDL層(104);第一層即底層的封裝子體形成； 步驟(e).在底層封裝子體的表面制作一層絕緣層(105)； 步驟(f).接著進(jìn)行第二層封裝子體的制作，在絕緣層(105)上壓金屬箔，然后經(jīng)過貼膜曝光顯影后刻蝕出管芯的金屬墊塊(102);將管芯(201)采用正面向上的形式貼裝在第二層封裝子體的金屬墊塊(102)上； 步驟(g).在絕緣層(105)上制作介質(zhì)層(103)， 使得介質(zhì)層(103)完全包覆第二層封裝子體的管芯(201);在第二層封裝子體的介質(zhì)層(103)中對(duì)準(zhǔn)管芯(201)正面的焊盤處開第一盲孔(202)，在第二層封裝子體的介質(zhì)層(103)中對(duì)準(zhǔn)底層封裝子體的RDL層金屬開第二盲孔(203)； 步驟(h).對(duì)第二層封裝子體的第一盲孔(202)面和第二盲孔(203)面進(jìn)行化鍍和填孔電鍍，形成第一互連孔(202')和第二互連孔(203')，填孔電鍍的同時(shí)在介質(zhì)層(103)表面形成一層金屬層，刻蝕介質(zhì)層(103)表面的金屬層形成連接第一互連孔(202丨)和第二互連孔(203丨)的RDL層(104);第二層封裝子體形成； 步驟(i).在第二層封裝子體的表面布設(shè)一層阻焊層(106)，在阻焊層(106)上對(duì)應(yīng)于第二層封裝子體的RDL 層(104)上的焊盤處開開窗，在開窗處植連接第二層封裝子體RDL層焊盤的I/O焊球(108)。
【文檔編號(hào)】H01L21/50GK103594451SQ201310578899
【公開日】2014年2月19日 申請(qǐng)日期:2013年11月18日 優(yōu)先權(quán)日:2013年11月18日
【發(fā)明者】張文奇, 王磊, 于中堯, 郭學(xué)平 申請(qǐng)人:華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司