一種降低阱接出電阻的方法
【專利摘要】一種降低阱接出電阻的方法，包括：步驟S1：提供半導(dǎo)體基底，并形成第一型離子之MOS器件；步驟S2：在所述第一型離子之MOS器件內(nèi)進(jìn)行第二型離子阱注入；步驟S3：在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域進(jìn)行第一型離子低摻雜源漏注入工藝；步驟S4：在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域進(jìn)行第二型離子環(huán)狀注入工藝；步驟S5：在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域進(jìn)行第二型離子源漏重?fù)诫s注入工藝；步驟S6：在所述第二型離子阱接出區(qū)域形成金屬硅化物。本發(fā)明所述降低阱接出電阻的方法增加了阱接出區(qū)域的注入劑量，從而減小了阱接出區(qū)域的接出電阻，降低了器件的襯底效應(yīng)和栓鎖效應(yīng)，提高了器件的性能。
【專利說明】—種降低阱接出電阻的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種降低阱接出電阻的方法。
【背景技術(shù)】
[0002]在CMOS器件制備工藝中，NMOS器件和PMOS器件是通過阱(Well)進(jìn)行隔離。通常地，阱需要接出，即將阱連接到電源端(Vdd)或者地端(Ground)。阱的接出之目的是為了防止未接出的阱中有電荷積累，導(dǎo)致對(duì)器件產(chǎn)生襯底效應(yīng)、栓鎖效應(yīng)等影響。
[0003]但是，由亍阱電阻和阱接出(pick up)區(qū)域之接出電阻的存在，在半導(dǎo)體器件工作時(shí)，仍然會(huì)有襯底偏壓存在，從而對(duì)器件的性能造成影響。尋求一種減小阱電阻和阱接出區(qū)域之接出電阻，以降低器件的襯底效應(yīng)、栓鎖效應(yīng)，從而提高器件性能的方法已成為本領(lǐng)域技術(shù)人員亟待解決的問題之一。
[0004]故針對(duì)現(xiàn)有技術(shù)存在的問題，本案設(shè)計(jì)人憑借從事此行業(yè)多年的經(jīng)驗(yàn)，積極研究改良，亍是有了本發(fā)明一種降低阱接出電阻的方法。

【發(fā)明內(nèi)容】

[0005]本發(fā)明是針對(duì)現(xiàn)有技術(shù)中，傳統(tǒng)的CMOS器件中阱電阻和阱接出(pick up)區(qū)域之接出電阻的存在，在器件工作時(shí)，仍然會(huì)有襯底偏壓存在，從而對(duì)器件的性能造成影響等缺陷提供一種降低阱接出電阻的方法。
[0006]為實(shí)現(xiàn)本發(fā)明之目的，本發(fā)明提供一種降低阱接出電阻的方法，所述方法包括:
[0007]執(zhí)行步驟S1:提供半導(dǎo)體基底，并在所述半導(dǎo)體基底上形成所述第一型離子之MOS器件；
[0008]執(zhí)行步驟S2:在所述第一型離子之MOS器件內(nèi)進(jìn)行第二型離子阱注入，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第二型離子阱注入過程中采用第III族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第二型離子阱注入過程中采用第V族元素進(jìn)行注入；
[0009]執(zhí)行步驟S3:在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域進(jìn)行第一型離子低摻雜源漏注入工藝，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第一型離子低摻雜源漏注入工藝中采用第V族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第一型離子低摻雜源漏注入工藝中采用第III族元素進(jìn)行注入；
[0010]執(zhí)行步驟S4:在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域進(jìn)行第二型離子環(huán)狀注入工藝，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型時(shí)，在所述第二型離子環(huán)狀注入工藝中采用第III族元素進(jìn)行注入；當(dāng)所述第二型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第一型離子環(huán)狀注入工藝中采用第V族元素進(jìn)行注入；
[0011 ] 執(zhí)行步驟S5:在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域進(jìn)行第二型離子源漏重?fù)诫s注入工藝，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第二型離子源漏重?fù)诫s注入工藝中采用第III族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第二型離子源漏重?fù)诫s注入工藝中采用第V族元素進(jìn)行注入；
[0012]執(zhí)行步驟S6:在所述第二型離子阱接出區(qū)域形成金屬硅化物，以進(jìn)行后續(xù)金屬互連工藝。
[0013]可選地，所述第一型離子之MOS器件進(jìn)一步包括形成在所述半導(dǎo)體基底上的源極、漏極、柵極，設(shè)置在所述半導(dǎo)體基底內(nèi)，并用亍電氣隔離的淺溝槽隔離結(jié)構(gòu)，以及設(shè)置在所述半導(dǎo)體基底內(nèi)，并用亍所述第一型離子之MOS器件的第二型離子阱接出的第二型離子阱接出區(qū)域。
[0014]可選地，所述金屬硅化物的深度h大亍所述第一型離子低摻雜源漏注入的深度tv
[0015]綜上所述，本發(fā)明所述降低阱接出電阻的方法增加了阱接出區(qū)域的注入劑量，從而減小了阱接出區(qū)域的接出電阻，降低了器件的襯底效應(yīng)和栓鎖效應(yīng)，提高了器件的性能。
【專利附圖】

【附圖說明】
[0016]圖1所示為本發(fā)明降低阱接出電阻的方法之流程圖；
[0017]圖2所示為通過本發(fā)明所述降低阱接出電阻的方法所制備的第一型離子之MOS器件的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0018]為詳細(xì)說明本發(fā)明創(chuàng)造的技術(shù)內(nèi)容、構(gòu)造特征、所達(dá)成目的及功效，下面將結(jié)合實(shí)施例并配合附圖予以詳細(xì)說明。
[0019]請(qǐng)參閱圖1、圖2，圖1所示為本發(fā)明降低阱接出電阻的方法之流程圖。圖2所示為通過本發(fā)明所述降低阱接出電阻的方法所制備的第一型離子之MOS器件的結(jié)構(gòu)示意圖。所述降低阱接出電阻的方法，包括:
[0020]執(zhí)行步驟S1:提供半導(dǎo)體基底11，并在所述半導(dǎo)體基底11上形成所述第一型離子之MOS器件I ;
[0021]具體地，所述第一型離子之MOS器件I進(jìn)一步包括形成在所述半導(dǎo)體基底11上的源極12、漏極13、柵極14，設(shè)置在所述半導(dǎo)體基底11內(nèi)，并用亍電氣隔離的淺溝槽隔離結(jié)構(gòu)15，以及設(shè)置在所述半導(dǎo)體基底11內(nèi)，并用亍所述第一型離子之MOS器件I的第二型離子阱16接出的第二型離子阱接出區(qū)域17。所述第一型離子之MOS器件I的源極12、漏極13、柵極14，以及淺溝槽隔離結(jié)構(gòu)15的制備方法為本領(lǐng)域技術(shù)人員所掌握的常規(guī)技術(shù)手段，在此丌予贅述。
[0022]執(zhí)行步驟S2:在所述第一型離子之MOS器件I內(nèi)進(jìn)行第二型離子阱16注入；
[0023]其中，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第二型離子阱16注入過程中采用第III族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第二型離子阱16注入過程中采用第V族元素進(jìn)行注入。
[0024]執(zhí)行步驟S3:在所述第一型離子之MOS器件I的第二型離子阱接出區(qū)域17進(jìn)行第一型離子低摻雜源漏注入工藝；
[0025]其中，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第一型離子低摻雜源漏注入工藝中采用第V族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第一型離子低摻雜源漏注入工藝中采用第III族元素進(jìn)行注入。
[0026]執(zhí)行步驟S4:在所述第一型離子之MOS器件I的第二型離子阱接出區(qū)域17進(jìn)行第二型離子環(huán)狀注入工藝；
[0027]其中，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型時(shí)，在所述第二型離子環(huán)狀注入工藝中采用第III族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第二型離子環(huán)狀注入工藝中采用第V族元素進(jìn)行注入；
[0028]執(zhí)行步驟S5:在所述第一型離子之MOS器件I的第二型離子阱接出區(qū)域17進(jìn)行第二型離子源漏重?fù)诫s注入工藝；
[0029]其中，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第二型離子源漏重?fù)诫s注入工藝中采用第III族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第二型離子源漏重?fù)诫s注入工藝中采用第V族元素進(jìn)行注入。
[0030]執(zhí)行步驟S6:在所述第二型離子阱接出區(qū)域17形成金屬硅化物18，以進(jìn)行后續(xù)金
屬互連工藝。
[0031]請(qǐng)繼續(xù)參閱圖1、圖2，在本發(fā)明中，對(duì)通過本發(fā)明所述降低阱接出電阻的方法所制備的第一型離子之MOS器件I的第二型離子阱接出區(qū)域17的離子分布定義為:第一深度Ii1所示為第一型離子低摻雜源漏注入的深度，第二深度h2所示為第二型離子環(huán)狀注入的深度，第三深度h3所示為第二型離子重?fù)诫s注入的深度，第四深度h4所示為第二型離子阱注入深度。
[0032]作為本領(lǐng)域技術(shù)人員，容易理解地，由亍在40nm等先進(jìn)技術(shù)工藝中，金屬硅化物18的深度h大亍所述第一型離子低摻雜源漏注入的深度Ii1，則當(dāng)所述第一型離子為N型離子時(shí)，在所述第一型離子低摻雜源漏注入工藝中采用第V族元素進(jìn)行注入；或當(dāng)所述第一型離子為P型離子時(shí)，在所述第一型離子低摻雜源漏注入工藝中采用第III族元素進(jìn)行注入，均丌會(huì)對(duì)所述第二型離子阱接出區(qū)域的總摻雜計(jì)量造成影響。
[0033]另一方面，在本發(fā)明中，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第二型離子環(huán)狀注入工藝中采用第III族元素進(jìn)行注入，不所述第二型離子阱接出區(qū)域17的主要注入離子均為第二型離子，因此增加了第二型離子阱接出區(qū)域17中第III族元素離子的總劑量，從而降低了第二型離子阱接出區(qū)域17的電阻；
[0034]當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第二型離子環(huán)狀注入工藝中采用第V族元素進(jìn)行注入，不所述第二型離子阱接出區(qū)域17的主要注入離子均為第二型離子，因此增加了第二型離子阱接出區(qū)域17中第V族元素離子的總劑量，從而降低了第二型離子阱接出區(qū)域17的電阻。
[0035]綜上所述，本發(fā)明所述降低阱接出電阻的方法增加了阱接出區(qū)域的注入劑量，從而減小了阱接出區(qū)域的接出電阻，降低了器件的襯底效應(yīng)和栓鎖效應(yīng)，提高了器件的性能。
[0036]本領(lǐng)域技術(shù)人員均應(yīng)了解，在丌脫離本發(fā)明的精神或范圍的情況下，可對(duì)本發(fā)明進(jìn)行各種修改和變型。因而，如果任何修改或變型落入所附權(quán)利要求書及等同物的保護(hù)范圍內(nèi)時(shí)，認(rèn)為本發(fā)明涵蓋這些修改和變型。
【權(quán)利要求】
1.一種降低阱接出電阻的方法，其特征在于，所述方法包括: 執(zhí)行步驟S1:提供半導(dǎo)體基底，并在所述半導(dǎo)體基底上形成所述第一型離子之MOS器件； 執(zhí)行步驟S2:在所述第一型離子之MOS器件內(nèi)進(jìn)行第二型離子阱注入，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第二型離子阱注入過程中采用第III族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第二型離子阱注入過程中采用第V族元素進(jìn)行注入； 執(zhí)行步驟S3:在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域進(jìn)行第一型離子低摻雜源漏注入工藝，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第一型離子低摻雜源漏注入工藝中采用第V族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第一型離子低摻雜源漏注入工藝中采用第III族元素進(jìn)行注入； 執(zhí)行步驟S4:在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域進(jìn)行第二型離子環(huán)狀注入工藝，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型時(shí)，在所述第二型離子環(huán)狀注入工藝中采用第III族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第二型離子環(huán)狀注入工藝中采用第V族元素進(jìn)行注入； 執(zhí)行步驟S5:在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域進(jìn)行第二型離子源漏重?fù)诫s注入工藝，當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第二型離子源漏重?fù)诫s注入工藝中采用第III族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第二型離子源漏重?fù)诫s注入工藝中采用第V族元素進(jìn)行注入； 執(zhí)行步驟S6:在所述第二型離子阱接出區(qū)域形成金屬硅化物，以進(jìn)行后續(xù)金屬互連工藝。
2.如權(quán)利要求1所述的降低阱接出電阻的方法，其特征在于，所述第一型離子之MOS器件進(jìn)一步包括形成在所述半導(dǎo)體基底上的源極、漏極、柵極，設(shè)置在所述半導(dǎo)體基底內(nèi)，并用于電氣隔離的淺溝槽隔離結(jié)構(gòu)，以及設(shè)置在所述半導(dǎo)體基底內(nèi)，并用于所述第一型離子之MOS器件的第二型離子阱接出的第二型離子阱接出區(qū)域。
3.如權(quán)利要求2所述的降低阱接出電阻的方法，其特征在于，所述金屬硅化物的深度h大于所述第一型離子低摻雜源漏注入的深度比。
【文檔編號(hào)】H01L21/8238GK103531439SQ201310492043
【公開日】2014年1月22日 申請(qǐng)日期:2013年10月18日 優(yōu)先權(quán)日:2013年10月18日
【發(fā)明者】俞柳江 申請(qǐng)人:上海華力微電子有限公司