邏輯晶體管和非易失性存儲(chǔ)器的制造方法
【專利摘要】本公開涉及邏輯晶體管和非易失性存儲(chǔ)器的制造方法。含氧化物層（18）直接形成在NVM區(qū)域（14）中的半導(dǎo)體層上，第一材料的第一部分層（20）形成于NVM區(qū)域中的含氧化物層上。第一高k電介質(zhì)層（22）直接形成于邏輯區(qū)域（16）中的半導(dǎo)體層上。第一導(dǎo)電層（24）形成于邏輯區(qū)域中的第一電介質(zhì)層上。第一材料的第二部分層（26）直接形成于NVM區(qū)域中的第一部分層上以及邏輯區(qū)域中的第一導(dǎo)電層上。邏輯器件形成于邏輯區(qū)域中。NVM單元形成于NVM區(qū)域中，其中如果NVM單元是浮置柵極單元或分裂柵極單元，則第一部分層和第二部分層一起用于形成電荷存儲(chǔ)層或選擇柵極。
【專利說(shuō)明】邏輯晶體管和非易失性存儲(chǔ)器的制造方法【技術(shù)領(lǐng)域】
[0001]本公開總體上涉及半導(dǎo)體制造，更特別地，涉及邏輯晶體管和非易失性存儲(chǔ)器(NVM)單元的制造。
【背景技術(shù)】
[0002]非易失性存儲(chǔ)器(NVM)常位于也執(zhí)行其它功能的集成電路上。在這種情況下，為了 NVM的性能而犧牲邏輯性能是不合意的。此外，避免或最小化實(shí)現(xiàn)邏輯器和NVM 二者的高性能的附加成本也很重要。替代柵極(replacement gate)是一種通過(guò)使用虛設(shè)柵極用于形成源/漏且然后用更高性能的柵極(諸如具有更高電導(dǎo)率和優(yōu)化的功函數(shù)的柵極)替代虛設(shè)柵極的技術(shù)，其在改善性能方面已經(jīng)顯示出潛力。替代柵極工藝在允許使用金屬柵極和用于柵極電介質(zhì)的高k電介質(zhì)二者這方面特別有用。
[0003]因此，需要在具有NVM和邏輯器的集成電路中(尤其是在替代柵極的情境中)實(shí)現(xiàn)高性能且同時(shí)也解決成本增大問(wèn)題方面提供進(jìn)一步的改善。

【發(fā)明內(nèi)容】

[0004]本公開的一個(gè)方面提供一種形成半導(dǎo)體結(jié)構(gòu)的方法，該半導(dǎo)體結(jié)構(gòu)具有非易失性存儲(chǔ)器NVM區(qū)域和邏輯區(qū)域，所述方法包括:直接在所述NVM區(qū)域中的半導(dǎo)體層上形成含氧化物層；在所述NVM區(qū)域中的含氧化物層上形成第一材料的第一部分層；直接在所述邏輯區(qū)域中的半導(dǎo)體層上形成具有高介電常數(shù)的第一電介質(zhì)層；在所述邏輯區(qū)域中的第一電介質(zhì)層上形成第一導(dǎo)電層；直接在所述NVM區(qū)域中的第一部分層上以及所述邏輯區(qū)域中的第一導(dǎo)電層上形成所述第一材料的第二部分層；在所述邏輯區(qū)域中形成邏輯器件，其中所述邏輯器件包括所述第一導(dǎo)電層和所述第一電介質(zhì)層的一部分；以及使用所述含氧化物層、所述第一部分層以及所述第二部分層在所述NVM區(qū)域中形成NVM單元，其中如果所述NVM單元是浮置柵極NVM單元或分裂柵極NVM單元，則所述第一部分層和所述第二部分層一起用于形成電荷存儲(chǔ)層或選擇柵極`。
【專利附圖】

【附圖說(shuō)明】
[0005]本發(fā)明通過(guò)舉例的方式說(shuō)明，并沒(méi)有被附圖所限制，在附圖中類似的附圖標(biāo)記表示類似的元件。出于簡(jiǎn)單和清楚而示出附圖中的元件，其不一定是按比例繪制的。
[0006]圖1是在根據(jù)第一實(shí)施例的處理的一階段的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0007]圖2是在處理中的一后續(xù)階段的圖1的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0008]圖3是在處理中的一后續(xù)階段的圖2的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0009]圖4是在處理中的一后續(xù)階段的圖3的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0010]圖5是在處理中的一后續(xù)階段的圖4的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0011]圖6是在處理中的一后續(xù)階段的圖5的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0012]圖7是在處理中的一后續(xù)階段的圖6的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0013]圖8是在處理中的一后續(xù)階段的圖7的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0014]圖9是在處理中的一后續(xù)階段的圖8的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0015]圖10是在處理中的一后續(xù)階段的圖9的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0016]圖11是在處理中的一后續(xù)階段的圖10的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0017]圖12是在處理中的一后續(xù)階段的圖11的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；
[0018]圖13是接續(xù)圖10所示的結(jié)構(gòu)，在根據(jù)第二實(shí)施例的處理中的一階段的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖；以及
[0019]圖14是在處理中的一后續(xù)階段的圖13的非易失性存儲(chǔ)器單元和替代柵極晶體管的截面圖。
【具體實(shí)施方式】
[0020]一方面，邏輯晶體管和NVM單元集成在同一半導(dǎo)體襯底上，其中邏輯晶體管具有高k柵極電介質(zhì)和金屬柵極，該金屬柵極利用替代柵極方案實(shí)現(xiàn)。NVM單元可以是分裂柵極型或浮置柵極型，在分裂柵極型中，選擇柵極通過(guò)兩次不同的沉積制成，在浮置柵極型中，電荷存儲(chǔ)層通過(guò)兩次不同的沉積制成。在任一情況下，兩次沉積都在關(guān)于邏輯晶體管形成的工藝中在相同或基本相同的點(diǎn)進(jìn)行。這通過(guò)參考附圖和下面的說(shuō)明可以得到更好的理解。
[0021 ] 這里描述的半導(dǎo)體襯底可以是任何半導(dǎo)體材料或材料的組合，例如砷化鎵、硅鍺、絕緣體上硅(SOI)、硅、單晶硅等，以及以上的組合。
[0022]圖1示出半導(dǎo)體結(jié)構(gòu)10，其包括具有NVM區(qū)域14和邏輯區(qū)域16的半導(dǎo)體襯底12。在可以是硅的半導(dǎo)體襯底12上形成柵極電介質(zhì)層18和層20，柵極電介質(zhì)層18可以是可在較高溫度下生長(zhǎng)的氧化物層，層20可以是電荷存儲(chǔ)材料或柵極材料。層20可由多晶硅制成，其可用于電荷存儲(chǔ)或用于柵極，諸如選擇柵極。有用于層20的材料選擇的替選。一個(gè)例子是層20可以是起電荷存儲(chǔ)層作用的氮化物。使用高k電介質(zhì)有好處，但如果不使用高k電介質(zhì)，在諸如900攝氏度的高溫下生長(zhǎng)的氧化物通常是半導(dǎo)體制造中可得到的最高品質(zhì)的絕緣體，因此對(duì)于層18而言是合意的。高溫通常難以或不可能用在半導(dǎo)體制造過(guò)程的后面部分中。對(duì)層18而言可有效的替選是可熱生長(zhǎng)或沉積的氮氧化硅。對(duì)層18而言可有效的另一替選是沉積的氧化物。層18的厚度可以顯著變化，例如10-120埃。層20可以比層18厚，例如為200-500埃。兩種情況下的范圍甚至可以比這些更大。
[0023]圖2示出從邏輯區(qū)域16移除層18和層20之后的半導(dǎo)體結(jié)構(gòu)10。這可以通過(guò)在用光致抗蝕劑遮擋NVM區(qū)域14的同時(shí)進(jìn)行蝕刻來(lái)形成。
[0024]圖3示出沉積高k電介質(zhì)22和勢(shì)壘金屬24之后的半導(dǎo)體結(jié)構(gòu)10。高k電介質(zhì)層22可以是鉿氧化物，其可以為大約10-50埃厚。勢(shì)壘金屬24可在100-300埃之間。它們也可以在這些范圍之外。勢(shì)壘金屬24可以是鉭氮化物或能承受柵極形成之前的半導(dǎo)體處理所需的較高溫度并且能用于設(shè)置MOS晶體管的功函數(shù)的其它金屬。
[0025]圖4示出從NVM —側(cè)14去除高k電介質(zhì)22和勢(shì)壘金屬24并且接著進(jìn)行清潔(諸如基于HF的清潔)以清潔層20的表面(這在NVM區(qū)域中特別有益)之后的半導(dǎo)體結(jié)構(gòu)10。該去除可以通過(guò)在用光致抗蝕劑遮擋邏輯區(qū)域16的同時(shí)進(jìn)行蝕刻來(lái)實(shí)現(xiàn)。
[0026]圖5示出在NVM區(qū)域14中的層20上和邏輯區(qū)域16中的層24上沉積和平坦化層26之后的半導(dǎo)體結(jié)構(gòu)10。層26是與層20相同的材料。例如，如果層20是多晶硅，那么層26是多晶硅；如果層20是氮化物，那么層26是氮化物。層26可以約500-2000埃厚，甚至可以在該范圍外。由于層20和層26是相同材料，所以它們之間的線可能難以辨別。
[0027]圖6示出在層26上形成硬掩模30之后的半導(dǎo)體結(jié)構(gòu)10。硬掩模30可以是氮化物或另一種材料，其可以提供蝕刻或化學(xué)機(jī)械拋光(CMP)對(duì)層26的選擇性。圖6還示出層20和層26形成單個(gè)層28，因?yàn)樗鼈兪窍嗤牧稀?br> [0028]圖7示出在處理邏輯區(qū)域16以形成具有準(zhǔn)備用于執(zhí)行替代柵極過(guò)程的晶體管特征的結(jié)構(gòu)并且然后用光致抗蝕劑層42覆蓋邏輯區(qū)域16之后的半導(dǎo)體結(jié)構(gòu)10。邏輯區(qū)域16中的結(jié)果是形成了由層26和硬掩模層30形成的可替代柵極?？商娲鷸艠O周圍包括由層26和層30的剩余部分形成的側(cè)壁間隔物36。利用可替代柵極和側(cè)壁間隔物作為注入掩模，源/漏區(qū)32和34形成于襯底12內(nèi)。在源/漏區(qū)32和34上的分別是硅化物區(qū)域38和40。此外，特別是在圖6和圖7所描述的處理之后，很難看到層20和層26之間的線，因此示為單個(gè)層28。
[0029]圖8示出在圖案化層28和與層28對(duì)準(zhǔn)的層18以留下襯底12上的層28形成的結(jié)構(gòu)以及形成圍繞由層28形成的結(jié)構(gòu)的層間電介質(zhì)(ILD)44之后的半導(dǎo)體結(jié)構(gòu)10。光致抗蝕劑層42被移除，隨后的沉積和平面化步驟導(dǎo)致了層28和周圍的ILD44的結(jié)構(gòu)。
[0030]圖9示出在對(duì)層28的結(jié)構(gòu)進(jìn)行回蝕到其原先高度的大約三分之一之后的半導(dǎo)體結(jié)構(gòu)10。邏輯區(qū)域16在該蝕刻期間被遮擋。
[0031]圖10示出在從NVM區(qū)域14移除ILD44之后的半導(dǎo)體結(jié)構(gòu)10。這留下了層28在層18之上的結(jié)構(gòu)，層18優(yōu)選是使用高溫形成的高品質(zhì)氧化物。邏輯區(qū)域16在該移除期間被遮擋。
[0032]圖11示出在形成電介質(zhì)層46(其可以是氧化物、氮化物和氧化物的復(fù)合層(ONO))并且隨后將其從邏輯區(qū)域16上移除之后的半導(dǎo)體結(jié)構(gòu)10。電介質(zhì)層46作為浮置柵極和控制柵極之間的絕緣體是特別有益的。
[0033]圖12示出通過(guò)在邏輯區(qū)域16和NVM區(qū)域14上沉積金屬層48且然后進(jìn)行CMP，來(lái)在電介質(zhì)層46上形成導(dǎo)電層48并且在勢(shì)壘層24上用替代柵極48替代由層26形成的可替代柵極之后的半導(dǎo)體結(jié)構(gòu)10。通過(guò)在沉積金屬層48之前去除由層26形成的可替代柵極，來(lái)執(zhí)行由層26形成的可替代柵極的替代。邏輯區(qū)域16中的結(jié)果是金屬柵極邏輯晶體管。在NVM區(qū)域14中，對(duì)層48執(zhí)行蝕刻以形成在圖12中從左至右延伸的字線。如果需要，該選項(xiàng)可用于在NVM區(qū)域14中沉積附加金屬以減小字線的表面電阻。在層28是多晶硅的情況下，從層28殘余的結(jié)構(gòu)可以是浮置柵極類型的電荷存儲(chǔ)層；在層28是氮化物的情況下，從層28殘余的結(jié)構(gòu)可以是氮化物陷阱類的電荷存儲(chǔ)層。
[0034]圖13示出針對(duì)層28是多晶硅的情況，代替圖11中首先形成的電介質(zhì)層46，形成氮化物層或納米晶體層60以及其上和其下的電介質(zhì)層之后的半導(dǎo)體結(jié)構(gòu)100。在這樣的情況下，圖13所示的層28的多晶硅結(jié)構(gòu)用于形成分裂柵極NVM單元中的選擇柵極。邏輯區(qū)域16在沉積金屬層48之后是相同的。氮化物或納米晶體層60位于襯底和層28的殘余結(jié)構(gòu)上，并且在沉積層48之前被從邏輯區(qū)域16移除。氮化物或納米晶體層60還可包括與勢(shì)壘層24類似的勢(shì)壘層作為頂層。
[0035]圖14示出在執(zhí)行形成分裂柵極類型的存儲(chǔ)單元的步驟之后的半導(dǎo)體結(jié)構(gòu)100，具有側(cè)壁間隔物62以及襯底12中的源/漏區(qū)64和66。氮化物或納米晶體在沒(méi)有被層48的殘余結(jié)構(gòu)覆蓋的區(qū)域中被移除。還形成了在源/漏區(qū)64的頂部中的硅化物區(qū)域68、在源/漏區(qū)66的頂部中的硅化物區(qū)域70、以及在層28上的與側(cè)壁間隔物62相鄰的硅化物區(qū)域72。
[0036]于是可見(jiàn)，NVM單元可以與邏輯晶體管組合地形成，其中NVM單元的重要部分形成為相同材料的兩個(gè)不同沉積的組合，有居間步驟。在一種情況下，該重要部分是電荷存儲(chǔ)區(qū)域，其可以在多晶硅的情況下是導(dǎo)電的，或者在氮化物的情況下是非導(dǎo)電的。在多晶硅的情況下，該重要部分可以替代地是分裂柵極NVM單元的選擇柵極。因此，可以獲得替代柵極邏輯晶體管，同時(shí)仍保留高質(zhì)量高溫氧化物選項(xiàng)以用于電荷存儲(chǔ)層或分裂柵極存儲(chǔ)單元的選擇柵極下面的柵極電介質(zhì)。
[0037]在一替選實(shí)施例中，層28的結(jié)構(gòu)沒(méi)有回縮，而是留下完整厚度。在這種情況下，在沉積和圖案化電介質(zhì)層46或納米晶體層60之后，遵循先前描述的那些，采用單獨(dú)的金屬柵極層沉積和圖案化步驟以用于邏輯和NVM區(qū)域。
[0038]雖然這里參照具體實(shí)施例描述了本發(fā)明，但是在不脫離所附權(quán)利要求闡述的本發(fā)明的范圍的情況下，可以進(jìn)行各種修改以及變化。例如，特定尺寸可能變化并且材料變化可以是靈活的。因此，說(shuō)明書以及附圖被認(rèn)為是說(shuō)明性而不是限制性的，所有這些修改旨在被包括在本發(fā)明的范圍內(nèi)。這里關(guān)于具體實(shí)施例描述的任何好處、優(yōu)點(diǎn)或問(wèn)題的解決方案都無(wú)意被解釋為任何或所有權(quán)利要求的關(guān)鍵、必需或必要特征或元素。
[0039]目前顯然的是，公開了一種用于形成具有非易失性存儲(chǔ)器(NVM)區(qū)域和邏輯區(qū)域的半導(dǎo)體結(jié)構(gòu)的方法。所述方法包括直接在所述NVM區(qū)域中的半導(dǎo)體層上形成含氧化物層。所述方法還包括在所述NVM區(qū)域中的含氧化物層上形成第一材料的第一部分層。所述方法還包括直接在所述邏輯區(qū)域中的所述半導(dǎo)體層上形成具有高介電常數(shù)的第一電介質(zhì)層。所述方法還包括在所述邏輯區(qū)域中的所述第一電介質(zhì)層上形成第一導(dǎo)電層。所述方法還包括直接在所述NVM區(qū)域中的所述第一部分層上以及所述邏輯區(qū)域中的所述第一導(dǎo)電層上形成所述第一材料的第二部分層。所述方法還包括在所述邏輯區(qū)域中形成邏輯器件，其中所述邏輯器件包括所述第一導(dǎo)電層和所述第一電介質(zhì)層的一部分。所述方法還包括使用所述含氧化物層、所述第一部分層以及所述第二部分層在所述NVM區(qū)域中形成NVM單元，其中如果所述NVM單元是浮置柵極NVM單元，則所述第一部分層和所述第二部分層一起用于形成電荷存儲(chǔ)層；如果所述NVM單元是分裂柵極NVM單元，則所述第一部分層和所述第二部分層一起用于形成選擇柵極。所述方法還具有如下特征:在所述邏輯區(qū)域中形成邏輯器件的步驟包括圖案化所述第二部分層、所述第一導(dǎo)電層以及所述第一電介質(zhì)層以在所述邏輯區(qū)域中形成邏輯堆疊，以及在所述邏輯堆疊中用第二導(dǎo)電層替代所述第二部分層。所述方法還可具有如下特征:所述NVM單元是浮置柵極NVM單元，所述第一材料是氮化物。所述方法還可具有如下特征:所述第一材料是多晶硅。所述方法還可具有如下特征:所述第一導(dǎo)電層包括金屬。所述方法還可具有如下特征:所述第一導(dǎo)電層操作來(lái)設(shè)置所述邏輯區(qū)域中的邏輯器件的功函數(shù)。所述方法還可具有如下特征:形成所述含氧化物層以及所述第一部分層的步驟包括在所述NVM區(qū)域和所述邏輯區(qū)域中的所述半導(dǎo)體層上生長(zhǎng)所述含氧化物層，在所述NVM區(qū)域和所述邏輯區(qū)域中的所述含氧化物層上沉積所述第一部分層，以及從所述邏輯區(qū)域移除所述含氧化物層和所述第一部分層。所述方法還可具有如下特征:形成所述第一電介質(zhì)層以及所述第一導(dǎo)電層的步驟包括在所述NVM區(qū)域中的所述第一部分層和所述邏輯區(qū)域中的所述半導(dǎo)體層上沉積所述第一電介質(zhì)層，在所述NVM區(qū)域和所述邏輯區(qū)域中的所述第一電介質(zhì)層上沉積所述第一導(dǎo)電層，以及將所述NVM區(qū)域中的所述第一部分層用作蝕刻停止層以從所述NVM區(qū)域移除所述第一導(dǎo)電層和所述第一電介質(zhì)層。所述方法還可具有如下特征:當(dāng)所述NVM單元是浮置柵極NVM單元時(shí)，所述方法還包括圖案化所述第二部分層、所述第一導(dǎo)電層以及所述第一電介質(zhì)層以在所述邏輯區(qū)域中形成邏輯堆疊，圖案化所述第一部分層和所述第二部分層以在所述NVM區(qū)域中形成所述浮置柵極NVM單元的電荷存儲(chǔ)層，在所述NVM區(qū)域中的所述電荷存儲(chǔ)層上形成第二電介質(zhì)層，從所述邏輯區(qū)域中的所述邏輯堆疊移除所述第二部分層，在所述NVM區(qū)域中的所述第二電介質(zhì)層和所述邏輯區(qū)域中的所述邏輯堆疊的所述第一導(dǎo)電層上形成第二導(dǎo)電層，以及圖案化所述NVM區(qū)域中的所述第二導(dǎo)電層以形成所述浮置柵極NVM單元的控制柵極。所述方法還可具有如下特征:當(dāng)所述NVM單元是分裂柵極NVM單元時(shí)，所述方法還包括圖案化所述第二部分層、所述第一導(dǎo)電層以及所述第一電介質(zhì)層以在所述邏輯區(qū)域中形成邏輯堆疊，圖案化所述第一部分層和所述第二部分層以在所述NVM區(qū)域中形成所述分裂柵極NVM單元的選擇柵極，在所述NVM區(qū)域中的所述選擇柵極上形成第二電介質(zhì)層，從所述邏輯區(qū)域中的所述邏輯堆疊移除所述第二部分層，在所述NVM區(qū)域中的所述第二電介質(zhì)層和所述邏輯區(qū)域中的所述邏輯堆疊的所述第一導(dǎo)電層上形成第二導(dǎo)電層，以及圖案化所述NVM區(qū)域中的所述第二導(dǎo)電層以形成所述分裂柵極NVM單元的控制柵極。
[0040]還公開了一種用于形成具有非易失性存儲(chǔ)器(NVM)區(qū)域和邏輯區(qū)域的半導(dǎo)體結(jié)構(gòu)的方法。所述方法包括在所述NVM區(qū)域和所述邏輯區(qū)域中的半導(dǎo)體層上形成含氧化物層。所述方法還包括在所述NVM區(qū)域和所述邏輯區(qū)域中的所述含氧化物層上形成第一材料的第一部分層。所述方法還包括從所述邏輯區(qū)域移除所述含氧化物層和所述第一部分層。所述方法還包括在所述NVM區(qū)域中的所述第一部分層上以及所述邏輯區(qū)域中的所述半導(dǎo)體層上形成具有高介電常數(shù)的第一電介質(zhì)層。所述方法還包括在所述NVM區(qū)域和所述邏輯區(qū)域中的所述第一電介質(zhì)層上形成第一導(dǎo)電層。所述方法還包括從所述NVM區(qū)域移除所述第一電介質(zhì)層和所述第一導(dǎo)電層。所述方法還包括直接在所述NVM區(qū)域中的所述第一部分層上以及所述邏輯區(qū)域中的所述第一導(dǎo)電層上形成所述第一材料的第二部分層。所述方法還包括將所述第二部分層用作虛設(shè)柵極，在所述邏輯區(qū)域中形成邏輯器件，其中所述邏輯器件包括所述第一電介質(zhì)層和所述第一導(dǎo)電層的一部分。所述方法還包括使用所述含氧化物層、所述第一部分層以及所述第二部分層在所述NVM區(qū)域中形成NVM單元，其中如果所述NVM單元是浮置柵極NVM單元或分裂柵極NVM單元，則所述第一部分層和所述第二部分層一起用于形成電荷存儲(chǔ)層或選擇柵極。所述方法還可包括在所述NVM區(qū)域和所述邏輯區(qū)域中形成第二導(dǎo)電層，其中所述第二導(dǎo)電層形成于所述NVM區(qū)域中的所述第二部分層上并且用于替代所述邏輯區(qū)域中的所述邏輯器件的所述虛設(shè)柵極。所述方法還可具有如下特征:在所述NVM區(qū)域和所述邏輯區(qū)域中的所述半導(dǎo)體層上形成所述含氧化物層的步驟包括在所述NVM區(qū)域和所述邏輯區(qū)域中的所述半導(dǎo)體層上生長(zhǎng)所述含氧化物層。所述方法還可具有如下特征:所述NVM單元是浮置柵極NVM單元，所述第一材料是氮化物。所述方法還可具有如下特征:所述第一材料是多晶硅。所述方法還可具有如下特征:所述第一導(dǎo)電層包括金屬。所述方法還可具有如下特征:所述第一導(dǎo)電層操作來(lái)設(shè)置所述邏輯區(qū)域中的所述邏輯器件的功函數(shù)。
[0041]還公開了一種用于形成具有非易失性存儲(chǔ)器(NVM)區(qū)域和邏輯區(qū)域的半導(dǎo)體結(jié)構(gòu)的方法。所述方法包括直接在所述NVM區(qū)域中的半導(dǎo)體層上形成含氧化物層。所述方法還包括在所述NVM區(qū)域中的所述含氧化物層上形成第一多晶硅層。所述方法還包括直接在所述邏輯區(qū)域中的所述半導(dǎo)體層上形成具有高介電常數(shù)的第一電介質(zhì)層。所述方法還包括在所述邏輯區(qū)域中的所述第一電介質(zhì)層上形成第一導(dǎo)電層。所述方法還包括直接在所述NVM區(qū)域中的所述第一多晶硅層上以及所述邏輯區(qū)域中的所述第一導(dǎo)電層上形成第二多晶硅層。所述方法還包括在所述邏輯區(qū)域中形成邏輯器件，其中所述邏輯器件包括所述第一電介質(zhì)層和所述第一導(dǎo)電層的一部分。所述方法還包括使用所述含氧化物層、所述第一多晶硅層以及所述第二多晶硅層在所述NVM區(qū)域中形成NVM單元，其中所述第一多晶硅層和所述第二多晶硅層一起用于形成所述NVM單元的普通層。所述方法還可具有如下特征:在所述邏輯區(qū)域中形成所述邏輯器件的步驟包括圖案化所述第二多晶硅層、所述第一導(dǎo)電層以及所述第一電介質(zhì)層以在所述邏輯區(qū)域中形成邏輯堆疊，從所述邏輯堆疊移除所述第二多晶硅層，在所述NVM區(qū)域中的所述普通層上以及所述邏輯堆疊的所述第一導(dǎo)電層上形成第二導(dǎo)電層，以及圖案化所述第二導(dǎo)電層以在所述普通層上形成所述NVM單元的控制柵極。所述方法還可具有如下特征:所述NVM單元的所述普通層被特征化為所述NVM單元的選擇柵極或所述NVM單元的電荷存儲(chǔ)層之一。
[0042]本發(fā)明所用的術(shù)語(yǔ)“耦合”無(wú)意局限于直接耦合或機(jī)械耦合。
[0043]此外，本發(fā)明所用的術(shù)語(yǔ)“一”或“一個(gè)”被定義為一個(gè)或多個(gè)。此外，在權(quán)利要求中使用的引入性短語(yǔ)諸如“至少一個(gè)”以及“一個(gè)或多個(gè)”不應(yīng)被解釋為暗示通過(guò)不定冠詞“一”或“一個(gè)”引入的其它權(quán)利要求元素將包含這樣引入的權(quán)利要求元素的任何特定權(quán)利要求限制到僅含有一個(gè)這樣的元素的發(fā)明，即使這樣的權(quán)利要求包括引入性短語(yǔ)“一個(gè)或更多”或“至少一個(gè)”以及不定冠詞諸如“一”或“一個(gè)”。這對(duì)于定冠詞也成立。
[0044]除非另有說(shuō)明，否則術(shù)語(yǔ)諸如“第一”以及“第二”用于任意區(qū)分這些術(shù)語(yǔ)描述的元素。因此，這些術(shù)語(yǔ)不一定旨在表示時(shí)間或這些元素的其它優(yōu)先次序。
【權(quán)利要求】
1.一種形成半導(dǎo)體結(jié)構(gòu)的方法，該半導(dǎo)體結(jié)構(gòu)具有非易失性存儲(chǔ)器NVM區(qū)域和邏輯區(qū)域，所述方法包括: 直接在所述NVM區(qū)域中的半導(dǎo)體層上形成含氧化物層； 在所述NVM區(qū)域中的含氧化物層上形成第一材料的第一部分層； 直接在所述邏輯區(qū)域中的半導(dǎo)體層上形成具有高介電常數(shù)的第一電介質(zhì)層； 在所述邏輯區(qū)域中的第一電介質(zhì)層上形成第一導(dǎo)電層； 直接在所述NVM區(qū)域中的第一部分層上以及所述邏輯區(qū)域中的第一導(dǎo)電層上形成所述第一材料的第二部分層； 在所述邏輯區(qū)域中形成邏輯器件，其中所述邏輯器件包括所述第一導(dǎo)電層和所述第一電介質(zhì)層的一部分；以及 使用所述含氧化物層、所述第一部分層以及所述第二部分層在所述NVM區(qū)域中形成NVM單元，其中如果所述NVM單元是浮置柵極NVM單元或分裂柵極NVM單元，則所述第一部分層和所述第二部分層一起用于形成電荷存儲(chǔ)層或選擇柵極。
2.根據(jù)權(quán)利要求1所述的方法，其中，在所述邏輯區(qū)域中形成邏輯器件的步驟包括: 圖案化所述第二部分層、所述第一導(dǎo)電層以及所述第一電介質(zhì)層以在所述邏輯區(qū)域中形成邏輯堆疊；以及 用第二導(dǎo)電層替代所述邏輯堆疊中的所述第二部分層。`
3.根據(jù)權(quán)利要求1所述的方法，其中，所述NVM單元是浮置柵極NVM單元，所述第一材料是氮化物。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述第一材料是多晶硅。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述第一導(dǎo)電層包括金屬。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述第一導(dǎo)電層操作來(lái)設(shè)置所述邏輯區(qū)域中的邏輯器件的功函數(shù)。
7.根據(jù)權(quán)利要求1所述的方法，其中，形成所述含氧化物層以及所述第一部分層的步驟包括: 在所述NVM區(qū)域和所述邏輯區(qū)域中的所述半導(dǎo)體層上生長(zhǎng)所述含氧化物層； 在所述NVM區(qū)域和所述邏輯區(qū)域中的所述含氧化物層上沉積所述第一部分層；以及 從所述邏輯區(qū)域移除所述含氧化物層和所述第一部分層。
8.根據(jù)權(quán)利要求1所述的方法，其中，形成所述第一電介質(zhì)層以及所述第一導(dǎo)電層的步驟包括: 在所述NVM區(qū)域中的第一部分層和所述邏輯區(qū)域中的半導(dǎo)體層上沉積所述第一電介質(zhì)層； 在所述NVM區(qū)域和所述邏輯區(qū)域中的第一電介質(zhì)層上沉積所述第一導(dǎo)電層；以及將所述NVM區(qū)域中的第一部分層用作蝕刻停止層，從所述NVM區(qū)域移除所述第一導(dǎo)電層和所述第一電介質(zhì)層。
9.根據(jù)權(quán)利要求1所述的方法，其中，當(dāng)所述NVM單元是浮置柵極NVM單元時(shí)，所述方法還包括: 圖案化所述第二部分層、所述第一導(dǎo)電層以及所述第一電介質(zhì)層以在所述邏輯區(qū)域中形成邏輯堆疊；圖案化所述第一部分層和所述第二部分層以在所述NVM區(qū)域中形成所述浮置柵極NVM單元的電荷存儲(chǔ)層； 在所述NVM區(qū)域中的電荷存儲(chǔ)層上形成第二電介質(zhì)層； 從所述邏輯區(qū)域中的所述邏輯堆疊移除所述第二部分層； 在所述NVM區(qū)域中的第二電介質(zhì)層和所述邏輯區(qū)域中的邏輯堆疊的第一導(dǎo)電層上形成第二導(dǎo)電層；以及 圖案化所述NVM區(qū)域中的第二導(dǎo)電層以形成所述浮置柵極NVM單元的控制柵極。
10.根據(jù)權(quán)利要求1所述的方法，其中，當(dāng)所述NVM單元是分裂柵極NVM單元時(shí)，所述方法還包括: 圖案化所述第二部分層、所述第一導(dǎo)電層以及所述第一電介質(zhì)層以在所述邏輯區(qū)域中形成邏輯堆疊； 圖案化所述第一部分層和所述第二部分層以在所述NVM區(qū)域中形成所述分裂柵極NVM單元的選擇柵極； 在所述NVM區(qū)域中的選擇柵極上形成第二電介質(zhì)層； 從所述邏輯區(qū)域中的邏輯堆疊移除所述第二部分層；以及 在所述NVM區(qū)域中的第二電介質(zhì)層和所述邏輯區(qū)域中的邏輯堆疊的第一導(dǎo)電層上形成第二導(dǎo)電層；以及 圖案化所述NVM區(qū)域中的第二導(dǎo)電層以形成所述分裂柵極NVM單元的控制柵極。
11.一種形成半導(dǎo)體結(jié)構(gòu)的方法，該半導(dǎo)體結(jié)構(gòu)具有非易失性存儲(chǔ)器NVM區(qū)域和邏輯區(qū)域，所述方法包括: 在所述NVM區(qū)域和所述邏輯區(qū)域中的半導(dǎo)體層上形成含氧化物層； 在所述NVM區(qū)域和所述邏輯區(qū)域中的含氧化物層上形成第一材料的第一部分層； 從所述邏輯區(qū)域移除所述含氧化物層和所述第一部分層； 在所述NVM區(qū)域中的第一部分層以及所述邏輯區(qū)域中的半導(dǎo)體層上形成具有高介電常數(shù)的第一電介質(zhì)層； 在所述NVM區(qū)域和所述邏輯區(qū)域中的第一電介質(zhì)層上形成第一導(dǎo)電層； 從所述NVM區(qū)域移除所述第一電介質(zhì)層和所述第一導(dǎo)電層； 直接在所述NVM區(qū)域中的第一部分層上以及在所述邏輯區(qū)域中的第一導(dǎo)電層上形成所述第一材料的第二部分層； 將所述第二部分層用作虛設(shè)柵極，在所述邏輯區(qū)域中形成邏輯器件，其中所述邏輯器件包括所述第一導(dǎo)電層和所述第一電介質(zhì)層的一部分；以及 使用所述含氧化物層、所述第一部分層以及所述第二部分層在所述NVM區(qū)域中形成NVM單元，其中如果所述NVM單元是浮置柵極NVM單元或分裂柵極NVM單元，則所述第一部分層和所述第二部分層一起用于形成電荷存儲(chǔ)層或選擇柵極。
12.根據(jù)權(quán)利要求11所述的方法，還包括: 在所述NVM區(qū)域和所述邏輯區(qū)域中形成第二導(dǎo)電層，其中所述第二導(dǎo)電層形成于所述NVM區(qū)域中的第二部 分層上并且用于替代所述邏輯區(qū)域中的邏輯器件的虛設(shè)柵極。
13.根據(jù)權(quán)利要求11所述的方法，其中，在所述NVM區(qū)域和所述邏輯區(qū)域中的半導(dǎo)體層上形成所述含氧化物層的步驟包括:在所述NVM區(qū)域和所述邏輯區(qū)域中的半導(dǎo)體層上生長(zhǎng)所述含氧化物層。
14.根據(jù)權(quán)利要求11所述的方法，其中，所述NVM單元是浮置柵極NVM單元，所述第一材料是氮化物。
15.根據(jù)權(quán)利要求11所述的方法，其中，所述第一材料是多晶硅。
16.根據(jù)權(quán)利要求11所述的方法，其中，所述第一導(dǎo)電層包括金屬。
17.根據(jù)權(quán)利要求11所述的方法，其中，所述第一導(dǎo)電層操作來(lái)設(shè)置所述邏輯區(qū)域中的邏輯器件的功函數(shù)。
18.一種形成半導(dǎo)體結(jié)構(gòu)的方法，該半導(dǎo)體結(jié)構(gòu)具有非易失性存儲(chǔ)器NVM區(qū)域和邏輯區(qū)域，所述方法包括: 直接在所述NVM區(qū)域中的半導(dǎo)體層上形成含氧化物層； 在所述NVM區(qū)域中的含氧化物層上形成第一多晶硅層； 直接在所述邏輯區(qū)域中的半導(dǎo)體層上形成具有高介電常數(shù)的第一電介質(zhì)層； 在所述邏輯區(qū)域中的第一電介質(zhì)層上形成第一導(dǎo)電層； 直接在所述NVM區(qū)域中的第一多晶硅層上以及在所述邏輯區(qū)域中的第一導(dǎo)電層上形成第二多晶硅層； 在所述邏輯區(qū)域中形成邏輯器件，其中所述邏輯器件包括所述第一導(dǎo)電層和所述第一電介質(zhì)層的一部分；以及 使用所述含氧化物層、所述第一多晶硅層以及所述第二多晶硅層在所述NVM區(qū)域中形成NVM單元，其中所述第一多晶硅`層和所述第二多晶硅層一起用于形成所述NVM單元的普通層。
19.根據(jù)權(quán)利要求18所述的方法，其中，在所述邏輯區(qū)域中形成邏輯器件的步驟包括: 圖案化所述第二多晶硅層、所述第一導(dǎo)電層以及所述第一電介質(zhì)層以在所述邏輯區(qū)域中形成邏輯堆疊； 從所述邏輯堆疊移除所述第二多晶硅層； 在所述NVM區(qū)域中的NVM單元的所述普通層上以及所述邏輯堆疊的第一導(dǎo)電層上形成第二導(dǎo)電層；以及 圖案化所述第二導(dǎo)電層以在所述普通層上形成所述NVM單元的控制柵極。
20.根據(jù)權(quán)利要求19所述的方法，其中所述NVM單元的普通層被特征化為所述NVM單元的選擇柵極或所述NVM單元的電荷存儲(chǔ)層中的一種。
【文檔編號(hào)】H01L21/28GK103794565SQ201310437393
【公開日】2014年5月14日 申請(qǐng)日期:2013年9月24日 優(yōu)先權(quán)日:2012年10月26日
【發(fā)明者】M·D·施羅夫, M·D·霍爾, F·K·小巴克爾 申請(qǐng)人:飛思卡爾半導(dǎo)體公司