一種穿通型溝槽肖特基器件結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明提供一種穿通型溝槽肖特基器件結(jié)構(gòu)及其制造方法，所述穿通型溝槽肖特基器件結(jié)構(gòu)包括：N型重?fù)诫s的硅片；N型輕摻雜的硅外延層，結(jié)合于所述N型重?fù)诫s硅片表面；至少兩個溝槽，至少貫穿所述硅外延層；二氧化硅層，形成于所述溝槽表面；導(dǎo)電材料層，填充于所述溝槽內(nèi)；金屬硅化物層，形成于所述硅外延層表面；以及正面電極層，形成于所述金屬硅化物層表面。本發(fā)明利用硅外延層厚度的優(yōu)勢，制作出深度完全超過所述硅外延層厚度的溝槽，在不提高柵氧化層厚度的同時，提高了反向擊穿能力，同時不會增加正向?qū)▔航?，有利于器件性能的?yōu)化。本發(fā)明與傳統(tǒng)CMOS工藝兼容，適用于工業(yè)生產(chǎn)。
【專利說明】一種穿通型溝槽肖特基器件結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的不斷發(fā)展，功率器件作為一種新型器件，被廣泛地應(yīng)用于磁盤驅(qū)動、汽車電子等領(lǐng)域。功率器件需要能夠承受較大的電壓、電流以及功率負(fù)載。而現(xiàn)有MOS晶體管等器件無法滿足上述需求，因此，為了滿足應(yīng)用的需要，各種功率器件成為關(guān)注的焦點(diǎn)。
[0003]肖特基二極管是貴金屬(金、銀、鋁、鉬等)為正極，以N型半導(dǎo)體為負(fù)極，利用二者接觸面上形成的勢壘具有整流特性而制成的金屬-半導(dǎo)體器件。因?yàn)镹型半導(dǎo)體中存在著大量的電子，硅金屬中僅有極少量的自由電子，所以電子便從濃度高的N型半導(dǎo)體中向濃度低的硅金屬中擴(kuò)散。顯然，硅金屬中沒有空穴，也就不存在空穴自金屬向N型半導(dǎo)體的擴(kuò)散運(yùn)動。隨著電子不斷從N型半導(dǎo)體擴(kuò)散到貴金屬，N型半導(dǎo)體表面電子濃度逐漸降低，表面電中性被破壞，于是就形成勢壘，其電場方向?yàn)镹型半導(dǎo)體一貴金屬。但在該電場作用之下，貴金屬中的電子也會產(chǎn)生從貴金屬一N型半導(dǎo)體的漂移運(yùn)動，從而削弱了由于擴(kuò)散運(yùn)動而形成的電場。當(dāng)建立起一定寬度的空間電荷區(qū)后，電場引起的電子漂移運(yùn)動和濃度不同引起的電子擴(kuò)散運(yùn)動達(dá)到相對的平衡，便形成了肖特基勢壘。肖特基二極管是一種低功耗、超高速半導(dǎo)體器件。最顯著的特點(diǎn)為反向恢復(fù)時間極短(可以小到幾納秒)，正向?qū)▔航档汀Ｆ涠嘤米鞲哳l、低壓、大電流整流二極管、續(xù)流二極管、保護(hù)二極管，也有用在微波通信等電路中作整流二極管、小信號檢波二極管使用。在通信電源、變頻器等中比較常見。
[0004]功率肖特基器件是一種用于大電流整流的半導(dǎo)體兩端器件，目前常用的功率肖特基器件由金屬硅化物和低摻雜N型硅之間的肖特基結(jié)來制作，金屬硅化物可以是鉬硅化合物、鈦硅化合物、鎳硅化合物和鉻硅化合物等。近年來，由于溝槽技術(shù)的發(fā)展，各種溝槽型結(jié)構(gòu)被用于制作單元肖特基結(jié)構(gòu)的漏電保護(hù)環(huán)，如常采用的溝槽型MOS結(jié)構(gòu)等。溝槽型MOS結(jié)構(gòu)的采用縮小了傳統(tǒng)PN結(jié)保護(hù)環(huán)的面積，當(dāng)器件所用芯片面積相同時，可以降低器件的正向?qū)▔航怠?br> [0005]常用的MOS結(jié)構(gòu)在外延層上的溝槽深度都是小于外延層的厚度，在相同的外延層上，為了得到更高的反向擊穿能力，只能通過增加?xùn)叛趸瘜拥暮穸龋坏珡墓に嚿现v，使用厚氧化層需要增加溝槽寬度，這就降低了器件正向?qū)ǖ挠行娣e，從而會增加正向?qū)妷骸?br>
【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種穿通型溝槽肖特基器件結(jié)構(gòu)及其制造方法，用于提供一種在提高肖特基反向擊穿能力時，不增加正向?qū)▔航档拇┩ㄐ蜏喜坌ぬ鼗骷Y(jié)構(gòu)及其制造方法。[0007]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法，至少包括以下步驟:
[0008]I)提供一 N型重?fù)诫s的娃片，于所述基片表面形成N型輕摻雜的娃外延層；
[0009]2)形成至少貫穿所述硅外延層的至少兩個溝槽；
[0010]3)于所述溝槽的表面形成二氧化硅層；
[0011]4)于所述溝槽內(nèi)填充滿導(dǎo)電層料層；
[0012]5 )于所述硅外延層表面形成肖特基金屬層，并通過熱處理工藝使所述肖特基金屬層與所述硅外延層反應(yīng)形成金屬硅化物層；
[0013]6)于所述金屬娃化物層表面形成正面電極層。
[0014]作為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法的一種優(yōu)選方案，所述正面電極層為自下往上依次層疊的 TiN/AlSiCu/Ti/TiN/Ti/Ni/Ag 疊層、TiN/AlSi/Ti/TiN/Ti/Ni/Ag 疊層及 TiN/Al/Ti/TiN/Ti/Ni/Ag 疊層中的一種。
[0015]作為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法的一種優(yōu)選方案，所述N型輕摻雜的硅外延層的厚度為2?20 μ m，離子摻雜濃度為IO14?1017/cm3。
[0016]作為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法的一種優(yōu)選方案，所述溝槽的寬度為0.18?0.8 μ m,且所述溝槽貫穿所述硅外延層并延伸至所述硅片一定深度。
[0017]作為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法的一種優(yōu)選方案，所述的導(dǎo)電材料層為N型重?fù)诫s的多晶娃層,且所述多晶娃層的摻雜濃度為IO19?1021/cm3。
[0018]作為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法的一種優(yōu)選方案，所述肖特基金屬層的材料為Pt、N1、T1、Cr、W、Mo或Co。
[0019]作為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法的一種優(yōu)選方案，還包括以下步驟:
[0020]7)采用光刻工藝對正面電極層進(jìn)行蝕刻，形成正面電極圖形，并在正面淀積保護(hù)層介質(zhì)，再次采用光刻工藝對保護(hù)層介質(zhì)進(jìn)行性蝕刻，形成正面引線窗口圖形；
[0021]8)對所述N型重?fù)诫s的硅片的背面進(jìn)行減薄，然后在所述N型重?fù)诫s的基片背面形成Ti/Ni/Ag疊層,加熱合金化后形成背面電極。
[0022]本發(fā)明還提供一種穿通型溝槽肖特基器件結(jié)構(gòu)，包括:
[0023]N型重?fù)诫s的硅片；
[0024]N型輕摻雜的硅外延層，結(jié)合于所述N型重?fù)诫s硅片表面；
[0025]至少兩個溝槽，至少貫穿所述硅外延層；
[0026]二氧化硅層，形成于所述溝槽表面；
[0027]導(dǎo)電材料層，填充于所述溝槽內(nèi)；
[0028]金屬硅化物層，形成于所述硅外延層表面；以及
[0029]正面電極層，形成于所述金屬娃化物層表面。
[0030]作為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的一種優(yōu)選方案，所述正面電極層為自下往上依次層疊的 TiN/AlSiCu/Ti/TiN/Ti/Ni/Ag 疊層、TiN/AlSi/Ti/TiN/Ti/Ni/Ag 疊層及 TiN/Al/Ti/TiN/Ti/Ni/Ag 疊層中的一種。
[0031]作為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的一種優(yōu)選方案，所述N型輕摻雜的硅外延層的厚度為2?20 μ m，離子摻雜濃度為IO14?1017/cm3。[0032]作為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的一種優(yōu)選方案，所述溝槽的寬度為
0.18?0.8 μ m,且所述溝槽貫穿所述娃外延層并延伸至所述娃片一定深度。
[0033]作為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的一種優(yōu)選方案，所述的導(dǎo)電材料層為N型重?fù)诫s的多晶硅層，且所述多晶硅層的摻雜濃度為IO19?1021/cm3。
[0034]如上所述，本發(fā)明提供一種穿通型溝槽肖特基器件結(jié)構(gòu)及其制造方法，包括:N型重?fù)诫s的娃片；N型輕摻雜的娃外延層，結(jié)合于所述N型重?fù)诫s娃片表面；至少兩個溝槽，至少貫穿所述硅外延層；二氧化硅層，形成于所述溝槽表面；導(dǎo)電材料層，填充于所述溝槽內(nèi)；金屬硅化物層，形成于所述硅外延層表面；以及正面電極層，形成于所述金屬硅化物層表面。本發(fā)明利用硅外延層厚度的優(yōu)勢，制作出深度完全超過所述硅外延層厚度的溝槽，在不提高柵氧化層厚度的同時，提高了反向擊穿能力，同時不會增加正向?qū)▔航担欣谄骷阅艿膬?yōu)化。本發(fā)明與傳統(tǒng)CMOS工藝兼容，適用于工業(yè)生產(chǎn)。
【專利附圖】

【附圖說明】
[0035]圖1顯示為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法的步驟流程示意圖。
[0036]圖2?圖3顯示為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法步驟I)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0037]圖4顯示為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法步驟2)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0038]圖5顯示為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法步驟3)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0039]圖6?圖7顯示為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法步驟4)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0040]圖8?圖9顯示為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法步驟5)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0041]圖10顯示為本發(fā)明的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法步驟6)所呈現(xiàn)的結(jié)構(gòu)示意圖。
[0042]元件標(biāo)號說明
[0043]101硅片
102硅外延層
103溝槽
104二氧化硅層
105導(dǎo)電材料層
106肖特基金屬層
107金屬硅化物層
108TiN S
109AlSiCu IM
I IO Ti if；
111TiN U
112Ti 層
113M 層
114Ag 層
S11-S18 步驟I)~步驟8)
【具體實(shí)施方式】
[0044]以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0045]請參閱圖1~圖10。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0046]如圖1~圖10所示，本實(shí)施例提供一種穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法，至少包括以下步驟:
[0047]如圖1~圖3所示，首先進(jìn)行步驟I)S11，提供一 N型重?fù)诫s的硅片101，于所述基片表面形成N型輕摻雜的娃外延層102。
[0048]作為示例，所述N型重?fù)诫s的硅片101的電阻率不超過0.01歐姆厘米，所述N型輕摻雜的硅外延層102的厚度為2 μ m至20 μ m之間，離子摻雜濃度為IO14~IO1Vcm3之間，在本實(shí)施例中，所述N型重?fù)诫s的硅片101的電阻率為0.005歐姆厘米，所述N型輕摻雜的硅外延層102的厚度為20 μ m，離子摻雜濃度為1015/cm3。
[0049]如圖1及圖4所示，然后進(jìn)行步驟2)S12，形成至少貫穿所述硅外延層102的至少兩個溝槽103。[0050]作為示例，采用干法刻蝕工藝刻蝕所述硅外延層102及所述硅片101，形成貫穿所述硅外延層102并延伸至所述硅片101 —定深度的溝槽103，該深度可以為2?20 μ m之間，在本實(shí)施例中，所述溝槽103延伸至所述硅片101的深度為10 μ m，當(dāng)然，該深度也能超出此范圍，可根據(jù)器件性能而確定。所述溝槽103的所述溝槽103的寬度為0.18?0.8 μ m，在本實(shí)施例中，所述溝槽103的寬度為0.5μπι。
[0051]所述溝槽103的平面形狀可以為阱狀、連續(xù)的長條狀、不連續(xù)的長條狀、或者是密封的矩形、圓形等形狀。所述溝槽103的截面形狀可以為矩形、梯形、或底部呈圓弧狀的多邊形等。
[0052]如圖1及圖5所示，接著進(jìn)行步驟3)S13，于所述溝槽103的表面形成二氧化硅層104。
[0053]作為示例，通過熱氧化方法于所述溝槽103表面及所述硅外延層102表面形成二氧化硅層104，所述二氧化硅層104的厚度為5納米至250納米之間。
[0054]如圖1及圖6?圖7所示，然后進(jìn)行步驟4)S14，于所述溝槽103內(nèi)填充滿導(dǎo)電層料層。
[0055]作為示例，于所述溝槽103內(nèi)的二氧化硅層104表面及所述硅外延層102的二氧化硅層104表面沉積N型重?fù)诫s的多晶硅層直至將所述溝槽103填滿，所述多晶硅層的摻雜濃度為IO19?1021/cm3，然后采用回刻工藝將所述硅外延層102表面的多晶硅層及二氧化硅層104去除，露出所述硅外延層102，并對所述硅外延層102表面進(jìn)行清洗。
[0056]如圖1及圖8?圖9所示，接著進(jìn)行步驟5)S15，于所述硅外延層102表面形成肖特基金屬層106，并通過熱處理工藝使所述肖特基金屬層106與所述硅外延層102反應(yīng)形成金屬娃化物層107。
[0057]作為示例，采用濺射工藝于所述硅外延層102表面形成肖特基金屬層106，然后采用快速熱處理或爐退火的方式使所述肖特基金屬層106與所述硅外延層102反應(yīng)形成金屬硅化物層107，形成肖特基結(jié)。
[0058]作為示例，所述肖特基金屬層106的材料為Pt、N1、T1、Cr、W、Mo或Co，在本實(shí)施例中，所述肖特基金屬層106的材料為Pt。
[0059]如圖1及圖10所示，然后進(jìn)行步驟6) S16，于所述金屬硅化物層107表面形成正面電極層。
[0060]作為示例，所述正面電極層為自下往上依次層疊的TiN/AlSiCu/Ti/TiN/Ti/Ni/Ag疊層，即自下往上依次為TiN層108,AlSiCu M 109,Ti層110,TiN M IlUTi層112,Ni層113、及 Ag 層 114。
[0061]當(dāng)然，在其它的實(shí)施例中，所述正面電極為自下往上依次層疊的TiN/AlSi/Ti/TiN/Ti/Ni/Ag疊層，即所述正面電極自下往上依次為TiN層、AlSi層、Ti層、TiN層、Ti層、Ni層、及Ag層；也可以是自下往上依次層疊的TiN/Al/Ti/TiN/Ti/Ni/Ag疊層，即所述正面電極自下彳主上依次為TiN層、Al層、Ti層、TiN層、Ti層、Ni層、及Ag層。
[0062]如圖1所示，然后進(jìn)行步驟7) S17，采用光刻工藝對正面電極層進(jìn)行蝕刻，形成正面電極圖形，并在正面淀積保護(hù)層介質(zhì)，再次采用光刻工藝對保護(hù)層介質(zhì)進(jìn)行性蝕刻，形成正面引線窗口圖形。
[0063]如圖1所示，最后進(jìn)行步驟8)S18，對所述N型重?fù)诫s的硅片101的背面進(jìn)行減薄，然后在所述N型重?fù)诫s的基片背面形成Ti/Ni/Ag疊層，加熱合金化后形成背面電極。
[0064]如圖10所示，本實(shí)施例還提供一種穿通型溝槽肖特基器件結(jié)構(gòu)，包括:
[0065]N型重?fù)诫s的硅片101;
[0066]N型輕摻雜的娃外延層102,結(jié)合于所述N型重?fù)诫s娃片101表面；
[0067]至少兩個溝槽103，至少貫穿所述硅外延層102 ；
[0068]二氧化硅層104，形成于所述溝槽103表面；
[0069]導(dǎo)電材料層105，填充于所述溝槽103內(nèi)；
[0070]金屬娃化物層107,形成于所述娃外延層102表面；以及
[0071]正面電極層，形成于所述金屬娃化物層107表面。
[0072]作為示例，所述N型重?fù)诫s的硅片101的電阻率不超過0.01歐姆厘米，所述N型輕摻雜的硅外延層102的厚度為2 μ m至20 μ m之間，離子摻雜濃度為IO14?IO1Vcm3之間，在本實(shí)施例中，所述N型重?fù)诫s的硅片101的電阻率為0.005歐姆厘米，所述N型輕摻雜的硅外延層102的厚度為20 μ m，離子摻雜濃度為1015/cm3。
[0073]作為示例，所述溝槽103貫穿所述硅外延層102并延伸至所述硅片101 —定深度，該深度可以為2?20μ m之間，在本實(shí)施例中，所述溝槽103延伸至所述硅片101的深度為IOym,當(dāng)然，該深度也能超出此范圍，可根據(jù)器件性能而確定。所述溝槽103的所述溝槽103的寬度為0.18?0.8 μ m,在本實(shí)施例中，所述溝槽103的寬度為0.5 μ m。
[0074]所述溝槽103的平面形狀可以為阱狀、連續(xù)的長條狀、不連續(xù)的長條狀、或者是密封的矩形、圓形等形狀。所述溝槽103的截面形狀可以為矩形、梯形、或底部呈圓弧狀的多邊形等。
[0075]作為示例，所述二氧化硅層104的厚度為5納米至250納米之間。
[0076]作為示例，所述的導(dǎo)電材料層105為N型重?fù)诫s的多晶硅層，且所述多晶硅層的摻雜濃度為IO19?1021/cm3。
[0077]作為示例，形成所述金屬硅化物的金屬材料為Pt、N1、T1、Cr、W、Mo或Co。
[0078]作為示例，所述正面電極層為自下往上依次層疊的TiN/AlSiCu/Ti/TiN/Ti/Ni/Ag疊層，即自下往上依次為TiN層108,AlSiCu M 109,Ti層110,TiN M IlUTi層112,Ni層113、及 Ag 層 114。
[0079]當(dāng)然，在其它的實(shí)施例中，所述正面電極為自下往上依次層疊的TiN/AlSi/Ti/TiN/Ti/Ni/Ag疊層，即所述正面電極自下往上依次為TiN層、AlSi層、Ti層、TiN層、Ti層、Ni層、及Ag層；也可以是自下往上依次層疊的TiN/Al/Ti/TiN/Ti/Ni/Ag疊層，即所述正面電極自下彳主上依次為TiN層、Al層、Ti層、TiN層、Ti層、Ni層、及Ag層。
[0080]當(dāng)然，所述穿通型溝槽肖特基器件結(jié)構(gòu)還包括結(jié)合于所述硅片101背面的背面電極，在本實(shí)施例中，所述背面電極由T1、N1、Ag組成的合金化合物。
[0081]另外，可以在器件外圍區(qū)域淀積二氧化硅隔離層，所述正面電極結(jié)構(gòu)從肖特基器件區(qū)域延伸并部分覆蓋該二氧化硅隔離層區(qū)域，形成高壓保護(hù)環(huán)，進(jìn)一步提高擊穿電壓。
[0082]如上所述，本發(fā)明提供一種穿通型溝槽肖特基器件結(jié)構(gòu)及其制造方法，包括:N型重?fù)诫s的娃片101 ;N型輕摻雜的娃外延層102,結(jié)合于所述N型重?fù)诫s娃片101表面；至少兩個溝槽103，至少貫穿所述硅外延層102 ;二氧化硅層104，形成于所述溝槽103表面；導(dǎo)電材料層105,填充于所述溝槽103內(nèi)；金屬娃化物層107,形成于所述娃外延層102表面；以及正面電極層，形成于所述金屬硅化物層107表面。本發(fā)明利用硅外延層102厚度的優(yōu)勢，制作出深度完全超過所述硅外延層102厚度的溝槽103，在不提高柵氧化層厚度的同時，提高了反向擊穿能力，同時不會增加正向?qū)▔航?，有利于器件性能的?yōu)化。本發(fā)明與傳統(tǒng)CMOS工藝兼容，適用于工業(yè)生產(chǎn)。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價值。
[0083]上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法，其特征在于，至少包括以下步驟: 1)提供一N型重?fù)诫s的娃片，于所述基片表面形成N型輕摻雜的娃外延層； 2)形成至少貫穿所述硅外延層的至少兩個溝槽； 3)于所述溝槽的表面形成二氧化硅層； 4)于所述溝槽內(nèi)填充滿導(dǎo)電層料層； 5)于所述硅外延層表面形成肖特基金屬層，并通過熱處理工藝使所述肖特基金屬層與所述硅外延層反應(yīng)形成金屬硅化物層； 6)于所述金屬硅化物層表面形成正面電極層。
2.根據(jù)權(quán)利要求1所述的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述正面電極層為自下往上依次層疊的TiN/AlSiCu/Ti/TiN/Ti/Ni/Ag疊層、TiN/AlSi/Ti/TiN/Ti/Ni/Ag 疊層及 TiN/Al/Ti/TiN/Ti/Ni/Ag 疊層中的一種。
3.根據(jù)權(quán)利要求1所述的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述N型輕摻雜的硅外延層的厚度為2~20 μ m，離子摻雜濃度為IO14~1017/cm3。
4.根據(jù)權(quán)利要求1所述的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述溝槽的 寬度為0.18~0.8 μ m,且所述溝槽貫穿所述硅外延層并延伸至所述硅片一定深度。
5.根據(jù)權(quán)利要求1所述的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述的導(dǎo)電材料層為N型重?fù)诫s的多晶娃層,且所述多晶娃層的摻雜濃度為IO19~1021/cm3。
6.根據(jù)權(quán)利要求1所述的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法，其特征在于:所述肖特基金屬層的材料為Pt、N1、T1、Cr、W、Mo或Co。
7.根據(jù)權(quán)利要求1所述的穿通型溝槽肖特基器件結(jié)構(gòu)的制造方法，其特征在于:還包括以下步驟: 7)采用光刻工藝對正面電極層進(jìn)行蝕刻，形成正面電極圖形，并在正面淀積保護(hù)層介質(zhì)，再次采用光刻工藝對保護(hù)層介質(zhì)進(jìn)行性蝕刻，形成正面引線窗口圖形； 8)對所述N型重?fù)诫s的硅片的背面進(jìn)行減薄，然后在所述N型重?fù)诫s的基片背面形成Ti/Ni/Ag疊層,加熱合金化后形成背面電極。
8.一種穿通型溝槽肖特基器件結(jié)構(gòu)，其特征在于:包括: N型重?fù)诫s的硅片； N型輕摻雜的娃外延層，結(jié)合于所述N型重?fù)诫s娃片表面； 至少兩個溝槽，至少貫穿所述硅外延層； 二氧化硅層，形成于所述溝槽表面； 導(dǎo)電材料層，填充于所述溝槽內(nèi)； 金屬硅化物層，形成于所述硅外延層表面；以及 正面電極層，形成于所述金屬硅化物層表面。
9.根據(jù)權(quán)利要求8所述的穿通型溝槽肖特基器件結(jié)構(gòu)，其特征在于:所述正面電極層為自下往上依次層疊的 TiN/AlSiCu/Ti/TiN/Ti/Ni/Ag 疊層、TiN/AlSi/Ti/TiN/Ti/Ni/Ag疊層及TiN/Al/Ti/TiN/Ti/Ni/Ag疊層中的一種。
10.根據(jù)權(quán)利要求8所述的穿通型溝槽肖特基器件結(jié)構(gòu)，所述N型輕摻雜的硅外延層的厚度為2~20 μ m，離子摻雜濃度為IO14~IO1Vcm3。
11.根據(jù)權(quán)利要求8所述的穿通型溝槽肖特基器件結(jié)構(gòu)，其特征在于:所述溝槽的寬度為0.18~0.8 μ m，且所述溝槽貫穿所述硅外延層并延伸至所述硅片一定深度。
12.根據(jù)權(quán)利要求8所述的穿通型溝槽肖特基器件結(jié)構(gòu)，其特征在于:所述的導(dǎo)電材料層為N型重?fù)诫s的多晶硅層，且所述多晶硅層的摻雜濃度為1019~1021/cm3。
【文檔編號】H01L29/872GK103474348SQ201310382400
【公開日】2013年12月25日 申請日期:2013年8月28日 優(yōu)先權(quán)日:2013年8月28日
【發(fā)明者】鄭晨炎, 王東 申請人:中航（重慶）微電子有限公司