具有側(cè)壁間隔物的接觸墊及其制作方法
【專利摘要】本發(fā)明涉及具有側(cè)壁間隔物的接觸墊及其制作方法。公開了一種芯片接觸墊和一種制作芯片接觸墊的方法。本發(fā)明的實(shí)施例包括：在工件上形成多個(gè)接觸墊，每個(gè)接觸墊具有下側(cè)壁和上側(cè)壁；以及減小每個(gè)接觸墊的下寬度，使得每個(gè)接觸墊的上寬度大于下寬度。方法進(jìn)一步包括在多個(gè)接觸墊上形成光刻膠以及去除光刻膠的部分從而沿下側(cè)壁形成側(cè)壁間隔物。
【專利說(shuō)明】具有側(cè)壁間隔物的接觸墊及其制作方法【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體器件和制作半導(dǎo)體器件的方法。具體地說(shuō)，本發(fā)明的實(shí)施例涉及具有側(cè)壁間隔物的芯片接觸墊和制作具有側(cè)壁間隔物的芯片接觸墊的方法。
【背景技術(shù)】
[0002]功率半導(dǎo)體器件是在功率電子電路中用作開關(guān)或整流器的半導(dǎo)體器件。
[0003]功率器件領(lǐng)域被劃分成兩個(gè)主要類別:兩端器件(二極管)，其狀態(tài)完全依賴于它們連接到的外部功率電路；和三端器件，其狀態(tài)不僅依賴于它們的外部功率電路，而且還依賴于在它們的驅(qū)動(dòng)端(柵極或基極)上的信號(hào)。晶體管和晶閘管屬于那個(gè)類別。
[0004]第二種分類是不太明顯的，但是對(duì)器件性能具有強(qiáng)烈影響:一些器件是多數(shù)載流子器件諸如肖特基二極管和M0SFET，而另一些是少數(shù)載流子器件諸如晶閘管、雙極晶體管、和IGBT。前者僅使用一種類型的電荷載流子，而后者使用兩者(即電子和空穴)。多數(shù)載流子器件更快，但少數(shù)載流子器件的電荷注入允許更好`的導(dǎo)通狀態(tài)性能。

【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的實(shí)施例，制作半導(dǎo)體器件的方法包括在工件上形成多個(gè)接觸墊，每個(gè)接觸墊具有下側(cè)壁和上側(cè)壁并且減少每個(gè)接觸墊的下寬度以便每個(gè)接觸墊的上寬度比下寬度大。方法進(jìn)一步包括在多個(gè)接觸墊上形成光刻膠并且去除光刻膠的部分從而沿下側(cè)壁形成側(cè)壁間隔物。
[0006]根據(jù)本發(fā)明的實(shí)施例，制作半導(dǎo)體器件的方法包括在工件上形成多個(gè)芯片接觸墊，其中每個(gè)芯片接觸墊具有上部分和下部分，上部分橫向突出下部分，并且其中每個(gè)芯片接觸墊包括沿著上部分的上側(cè)壁和沿著下部分的下側(cè)壁。方法進(jìn)一步包括:在多個(gè)芯片接觸墊的下側(cè)壁上形成光刻膠間隔物；通過(guò)切割工件形成多個(gè)芯片，每個(gè)芯片具有接合接觸墊；和在載體上放置多個(gè)芯片中的一個(gè)芯片。方法最后包括將芯片接觸墊接合到載體的載體接觸墊和用封裝材料封裝芯片。
[0007]根據(jù)本發(fā)明的實(shí)施例，半導(dǎo)體器件包括載體、布置在載體上的芯片和設(shè)置在芯片上的第一芯片接觸墊，第一芯片接觸墊具有下側(cè)壁和上側(cè)壁，第一芯片接觸墊的下寬度小于第一芯片接觸墊的上寬度，下寬度對(duì)應(yīng)于下側(cè)壁而上寬度對(duì)應(yīng)于上側(cè)壁。半導(dǎo)體器件進(jìn)一步包括沿第一芯片接觸墊的下側(cè)壁布置的光刻膠側(cè)壁間隔物和封裝該芯片的封裝材料。
【專利附圖】

【附圖說(shuō)明】
[0008]為了更完全地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在參考連同附圖進(jìn)行的后面的描述，其中:
圖1圖示常規(guī)芯片接觸墊；
圖2a圖示在芯片接觸墊上具有側(cè)壁間隔物的包裝半導(dǎo)體器件的實(shí)施例；
圖2b圖示在芯片接觸墊上具有側(cè)壁間隔物的包裝半導(dǎo)體器件的進(jìn)一步實(shí)施例； 圖3圖示芯片頂面的部分的詳細(xì)視圖的實(shí)施例；以及
圖4圖示制造具有帶有側(cè)壁間隔物的芯片接觸墊的半導(dǎo)體器件的方法的實(shí)施例的流程圖。
【具體實(shí)施方式】
[0009]下面詳細(xì)地討論目前優(yōu)選實(shí)施例的制作和使用。然而應(yīng)當(dāng)理解的是，本發(fā)明提供了許多可應(yīng)用的創(chuàng)造性構(gòu)思，其可以體現(xiàn)于廣泛的各種具體背景中。所討論的具體實(shí)施例僅僅說(shuō)明用于制作和使用本發(fā)明的具體方式并且不限制本發(fā)明的范圍。
[0010]將在具體背景中關(guān)于實(shí)施例(即功率接觸元件的光刻膠側(cè)壁間隔物)描述本發(fā)明。然而，本發(fā)明也可以應(yīng)用到其它接觸元件的其它類型的側(cè)壁間隔物。
[0011]圖1圖示常規(guī)功率接觸墊120。常規(guī)功率接觸墊120被封裝在模制化合物140中。常規(guī)功率接觸墊120的問(wèn)題是模制化合物不適當(dāng)?shù)馗街解g化層110以及功率接觸墊的頂面和側(cè)壁上的氧化鈀。常規(guī)功率接觸墊120的進(jìn)一步的問(wèn)題是模制化合物的粗粒子不適當(dāng)?shù)靥畛渚o密間隔的鄰近功率接觸墊120之間的空間125。最后，常規(guī)功率接觸墊120的問(wèn)題是圍繞常規(guī)功率接觸墊120所使用的聚酰亞胺130的量產(chǎn)生顯著的晶片彎曲。
[0012]因此，在側(cè)壁間隔物提供到鈍化層和芯片接觸墊的側(cè)壁的適當(dāng)附著并且進(jìn)一步在鄰近芯片接觸墊之間提供適當(dāng)介電強(qiáng)度(擊穿每單位厚度的絕緣體所需要的電勢(shì))的領(lǐng)域中需要包裝的功率半導(dǎo)體器件。
[0013]本發(fā)明的實(shí)施例提供一種具有底切并且因此具有較小下寬度和較大上寬度的芯片接觸墊。本發(fā)明的實(shí)施例沿較小下寬度的側(cè)壁而不沿較大上寬度的側(cè)壁提供側(cè)壁間隔物。本發(fā)明進(jìn)一步的實(shí)施例在緊密間隔的芯片接觸墊的相對(duì)側(cè)壁上提供側(cè)壁間隔物，其中芯片接觸墊之間的空間的大部分用封裝材料填充。
[0014]本發(fā)明的實(shí)施例提供一種通過(guò)在芯片接觸墊上沉積正性光刻膠并且在不使用光刻掩膜的情況下曝光正性光刻膠而在芯片接觸墊上形成光刻膠側(cè)壁間隔物的方法。
[0015]優(yōu)點(diǎn)是可以通過(guò)在沒(méi)有光刻掩膜的情況下曝光正性光刻膠或以偽光刻掩膜曝光正性光刻膠來(lái)形成芯片接觸墊的側(cè)壁間隔物。進(jìn)一步的優(yōu)點(diǎn)是介電強(qiáng)度被增加并且因?yàn)槭褂昧烁俚墓饪棠z，晶片彎曲被減小。最后的優(yōu)點(diǎn)是在不使用光刻掩膜的情況下很好地限定了側(cè)壁間隔物。
[0016]圖2a示出了封裝功率半導(dǎo)體器件200的實(shí)施例。芯片210布置在載體220上。芯片210具有第一主表面211和第二主表面212。芯片接觸墊215布置在第一主表面212上。側(cè)壁間隔物217布置在芯片接觸墊215的側(cè)壁上。芯片接觸墊215經(jīng)由接合引線230電連接到載體接觸墊225。芯片210用封裝材料240諸如模制化合物進(jìn)行封裝。
[0017]芯片210包括半導(dǎo)體襯底。半導(dǎo)體襯底可以是單晶體襯底諸如硅或鍺，或者化合物襯底諸如SiGe、GaAs、InP或SiC。一個(gè)或多個(gè)互連金屬化層可以設(shè)置在襯底上。鈍化層布置在金屬化層的頂面上以便密封芯片。芯片的頂面是第一主表面211。襯底的底部是芯片的第二主表面212。芯片接觸墊215布置在芯片210的頂面211上。
[0018]芯片210可以包括集成電路(IC)或分立器件諸如單個(gè)晶體管。例如，芯片210可以包括功率半導(dǎo)體器件諸如雙極晶體管、絕緣柵雙極晶體管(IGBT)、功率M0SFET、晶閘管或二極管。[0019]載體220可以包括襯底、引線框架或印刷電路板(PCB)。載體220可以包括載體接觸墊225。載體接觸墊225包括導(dǎo)電材料諸如金屬。例如，載體接觸墊225包括銅和鎳。
[0020]芯片210通過(guò)粘合或焊接而附著到載體220。例如，芯片210的第二主表面212用膠帶接合或粘合到載體220的頂面?？商娲兀酒?10的第二主表面212使用電絕緣粘合劑諸如樹脂接合或粘合到載體220的頂面。
[0021]芯片接觸墊215經(jīng)由接合引線230電連接到載體接觸墊225。接合引線230可以包括銅(Cu)、金(Au)或鋁(Al)。接合引線230經(jīng)由球形接合工藝或楔形接合工藝可以連接到芯片接觸墊215和/或載體接觸墊225。下面關(guān)于圖3討論芯片接觸墊215的實(shí)施例。
[0022]封裝材料240封裝芯片210并且覆在載體220的頂面上。封裝材料240可以是模制化合物。模制化合物240可以包括熱固性材料或熱塑性材料。模制化合物可以包括粗粒的材料粒子。
[0023]在一個(gè)實(shí)施例中，芯片210可以附著到散熱器。散熱器可以設(shè)置在芯片210和載體220之間。在一個(gè)實(shí)施例中，載體220可以包括散熱器。包裝和散熱器提供了用于通過(guò)將熱量傳導(dǎo)到外部環(huán)境而從半導(dǎo)體器件去除熱量的裝置。大電流器件通常具有大管芯和包裝表面積以及較低的熱阻。
[0024]圖2b示出包裝功率半導(dǎo)體器件250的另一個(gè)實(shí)施例。芯片260布置在載體270上。芯片260具有第一主表面261和第二主表面262。芯片接觸墊265設(shè)置在第二主表面262上。側(cè)壁間隔物267布置在芯片接觸墊265的側(cè)壁上。芯片接觸墊265經(jīng)由焊球280電連接到載體接觸墊275。芯片260用封裝材料290諸如模制化合物進(jìn)行封裝。
[0025]圖2b的實(shí)施例可以包括與關(guān)于圖2a描述的類似或相同的材料和元件，除了芯片260和載體270之間的電連接。例如，芯片260可以是集成電路(IC)或分立器件。在圖2b的實(shí)施例中，芯片260使用焊料凸起電連接到載體270?？商娲兀梢允褂媒鹜蛊?、模制突起(stud)或?qū)щ娋酆衔?。芯?60以倒裝芯片設(shè)置的方式放置在載體270上以便第一主表面261面對(duì)載體270的頂面并且第二主表面262背向載體頂面。焊料凸起可以是鉛基焊料凸起或無(wú)鉛(lead less)焊料凸起。
[0026]圖3圖示圖2a和2b的實(shí)施例的芯片210的頂面211部分的詳細(xì)視圖的實(shí)施例。芯片接觸墊320布置在鈍化層312上。鈍化層312可以包括例如SiN。芯片接觸墊320通過(guò)接觸通孔可以電連接到金屬化層堆疊的頂部金屬。
[0027]芯片接觸墊320可以由導(dǎo)電材料諸如金屬制成。例如，芯片接觸墊320可以包括銅(Cu)層321?？商娲?，芯片接觸墊320可以包括包含預(yù)先確定比例的Cr、Al、S1、T1、Fe、Ag、Pd和/或它們的組合的銅合金層321。芯片接觸墊320進(jìn)一步包括金屬材料層堆疊322。金屬材料層堆疊322可以包括至少一種金屬材料。例如,金屬材料層堆疊322的第一層可以是Ni或Ni合金層323。金屬材料層堆疊的第二層可以是可選的鈀(Pd)或鈀合金層324。金屬材料層堆疊322的第三層可以是可選的金(Au)層或金合金層325。金屬材料層堆疊322可以包括多余三個(gè)的金屬層。
[0028]銅層321可以包括第一側(cè)壁或下側(cè)壁326并且金屬材料層堆疊322可以包括第二側(cè)壁或上側(cè)壁327。第一側(cè)壁326的高度h可以是大約I μ m到大約50 μ m?？商娲?，第一側(cè)壁326的高度h可以是大約6 μ m到大約20 μ m。第二側(cè)壁327的高度可以是大約I μ m到大約10 μ m。芯片接觸墊可以包括蘑菇狀拓?fù)浣Y(jié)構(gòu)。銅層321具有第一寬度Cl1并且金屬材料層堆疊322具有第二寬度d2。第一寬度Cl1不同于第二寬度d2。具體地說(shuō)，第二寬度d2大于第一寬度屯。芯片接觸墊320的金屬材料層堆疊322可以橫向突出或伸出芯片接觸墊320的銅層321。例如，銅層321的寬度Cl1為大約20 μ m到大約500 μ m。伸出部在芯片接觸墊320的每側(cè)伸出銅層321大約0.5 μ m到大約I μ m。
[0029]側(cè)壁間隔物332沿第一側(cè)壁326布置并且可以不沿第二側(cè)壁327布置。側(cè)壁間隔物332可以包括絕緣體材料。絕緣體材料可以包括比封裝材料更高的介電強(qiáng)度。絕緣體材料可以是正性光刻膠，例如PBO (聚苯并惡唑)或聚酰亞胺。側(cè)壁間隔物332主要位于伸出部以下，此處曝光的光不曝光正性光刻膠或僅有限地曝光正性光刻膠。
[0030]封裝材料340包圍接觸芯片接觸墊320和側(cè)壁間隔物332。封裝材料340可以是模制化合物。模制化合物340可以填充緊密間隔的接觸芯片墊320之間的空間的大部分。模制化合物340可以填充緊密間隔的接觸芯片墊之間的空間的中心部分。
[0031]圖4示出制造具有帶有側(cè)壁間隔物的芯片接觸墊的半導(dǎo)體器件的方法的實(shí)施例的流程圖400。在第一步驟410中，在工件上形成多個(gè)芯片接觸墊。工件可以是襯底、晶片或印刷電路板(PCB)。在一個(gè)實(shí)施例中襯底可以包括半導(dǎo)體材料或化合物材料以及布置在其上的一個(gè)或多個(gè)互連金屬化層。鈍化層布置在互連金屬化層上并且芯片接觸墊布置在鈍化層上。芯片接觸墊通過(guò)接觸通孔連接到互連金屬化層的最上金屬層。在另一個(gè)實(shí)施例中，襯底可以包括:由薄金屬箔制成的導(dǎo)電層，嵌入在用例如環(huán)氧樹脂預(yù)浸潰制品層疊在一起的絕緣層中。
[0032]在實(shí)施例中，在鈍化層上遮蔽銅層或銅合金層。例如，通過(guò)首先形成種子層并且然后用電化學(xué)電鍍工藝或電流(electro galvanic)電鍍來(lái)沉積銅/銅合金,形成銅或銅合金層。芯片接觸墊可以進(jìn)一步包含金屬材料層堆疊。金屬材料層堆疊也可以通過(guò)電化學(xué)電鍍或電流電鍍來(lái)形成。金屬材料層堆疊可以包括鎳(Ni)層或鎳合金層。金屬層堆疊可以進(jìn)一步包括可選的鈀(Pd)或鈀合金層。最后，金屬層堆疊可以包括可選的金或金合金層。可替代地，芯片接觸墊可以通過(guò)其它沉積工藝諸如無(wú)電電鍍或PVD工藝來(lái)形成。
[0033]接著，在412處，在形成芯片接觸墊之后可以刻蝕銅層。刻蝕是各向同性化學(xué)濕法刻蝕。濕法化學(xué)刻蝕對(duì)于鈍化層和金屬材料層堆疊是選擇性的。濕法化學(xué)刻蝕相對(duì)于金屬材料層堆疊的寬度減小銅層的寬度。金屬材料層堆疊橫向突出或伸出銅層。金屬材料層堆疊的伸出部在每側(cè)伸出銅或銅合金層大約0.5μπι到大約Ιμπι。
[0034]光刻膠可以布置在接觸墊上(步驟414)。光刻膠可以布置或旋壓(spin)在芯片接觸墊上。光刻膠可以是正性光刻膠。正性光刻膠是其中被曝光的光刻膠部分變得可溶的一種類型的光刻膠。
[0035]光刻膠可以被曝光、顯影和固化(步驟416)。在不使用光刻掩膜的情況下，可以使光刻膠曝光?？商娲?，使用在其上不具有任何結(jié)構(gòu)的偽光刻掩膜，可以曝光光刻膠。光使光刻膠曝光，除了在伸出部以下。當(dāng)曝光光刻膠時(shí)，在伸出部以下的光刻膠在陰影區(qū)中。光可能不足夠曝光芯片接觸墊附近的光刻膠。在一個(gè)實(shí)施例中，當(dāng)兩個(gè)芯片接觸墊從彼此緊密間隔時(shí)，光可能不足夠曝光在兩個(gè)鄰近芯片接觸墊之間的光刻膠，以便在這些位置中的光刻膠不變得可溶。在一個(gè)實(shí)施例中，光刻膠可能僅保持在芯片接觸墊的頂面以下的區(qū)域中。
[0036]在進(jìn)一步的實(shí)施例中，用散焦光曝光正性光刻膠。曝光光的焦點(diǎn)可以設(shè)定在芯片接觸墊的頂面的水平。光可能不足夠曝光芯片接觸墊底部附近的光刻膠，以便在后來(lái)的工藝步驟中光刻膠不被去除。然后正性光刻膠被顯影和固化。在銅層刻蝕期間產(chǎn)生的底切建立起對(duì)這些側(cè)壁的良好保護(hù)。在一個(gè)實(shí)施例中，側(cè)壁間隔物不布置在金屬材料層堆疊的側(cè)壁上。
[0037]在下一個(gè)步驟418中，工件單顆化或切割成多個(gè)芯片或管芯。每個(gè)芯片包括至少一個(gè)包含光刻膠側(cè)壁間隔物的芯片接觸墊。例如，二極管可以包括單個(gè)芯片接觸墊而其它器件可以包括兩個(gè)或多個(gè)芯片接觸墊。
[0038]在下一個(gè)步驟420中，多個(gè)芯片的一個(gè)芯片放置在載體(諸如弓I線框架或印刷電路板(PCB))上。芯片可以通過(guò)粘合或接合而附著到載體。例如，芯片可應(yīng)用膠帶附著到載體。在一個(gè)實(shí)施例中，芯片以芯片接觸墊背向載體的方式接合到載體。在另一個(gè)實(shí)施例中，芯片以芯片接觸墊面向載體的方式接合到載體。
[0039]然后，芯片接觸墊可以接合到載體的載體接觸墊(步驟422)。例如，芯片的芯片接觸墊引線接合到載體的載體接觸墊?？商娲?，芯片的芯片接觸墊焊接到載體的載體接觸墊。在一個(gè)實(shí)施例中，使用鋁引線而引線接合到載體接觸墊的芯片的芯片接觸墊在金屬材料層堆疊中包括鈀層，而使用銅引線而引線接合到載體接觸墊的芯片接觸墊在金屬材料層堆疊中不包括鈀層。
[0040]最后，在步驟424，芯片用封裝材料進(jìn)行封裝。封裝材料可以是模制化合物。模制化合物可以包括熱固性材料或熱塑性材料。模制化合物可以包括粗粒的材料。
[0041]盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)點(diǎn)，但應(yīng)當(dāng)理解的是，在不脫離如由附加的權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，在這里可以進(jìn)行各種變化、替代和更改。
[0042]此外，本申請(qǐng)的范圍不旨在限制于說(shuō)明書中描述的工藝、機(jī)器、制造、物質(zhì)的組成、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域的一個(gè)普通技術(shù)人員將容易地從本發(fā)明的公開中理解到:根據(jù)本發(fā)明可以利用與這里描述的對(duì)應(yīng)的實(shí)施例執(zhí)行基本上相同功能或達(dá)到基本上相同結(jié)果的現(xiàn)存的或后來(lái)要發(fā)展的工藝、機(jī)器、制造、物質(zhì)的組成、裝置、方法或步驟。因此，附加的權(quán)利要求旨在在其范圍內(nèi)包含這樣的工藝、機(jī)器、制造、物質(zhì)的組成、裝置、方法或步驟。
【權(quán)利要求】
1.一種制作半導(dǎo)體器件的方法，該方法包括: 在工件上形成多個(gè)接觸墊，每個(gè)接觸墊具有下側(cè)壁和上側(cè)壁； 減小每個(gè)接觸墊的下寬度，使得每個(gè)接觸墊的上寬度大于下寬度； 在多個(gè)接觸墊上形成光刻膠；以及 去除光刻膠的部分從而沿下側(cè)壁形成側(cè)壁間隔物。
2.根據(jù)權(quán)利要求1的方法，其中形成光刻膠包括形成正性光刻膠。
3.根據(jù)權(quán)利要求2的方法，其中去除正性光刻膠包括曝光正性光刻膠和顯影正性光刻膠。
4.根據(jù)權(quán)利要求3的方法，其中曝光正性光刻膠包括在不使用光刻掩膜的情況下曝光正性光刻膠。
5.根據(jù)權(quán)利要求3的方法,其中曝光正性光刻膠包括以偽光刻掩膜曝光正性光刻膠。
6.根據(jù)權(quán)利要求1的方法，其中光刻膠是聚酰亞胺或PBO(聚苯并惡唑)。
7.根據(jù)權(quán)利要求1的方法，其中形成多個(gè)接觸墊包括形成銅層或銅合金層以及然后形成金屬材料層堆疊，其中金屬材料層堆疊包括鎳(Ni)和金(Au)。
8.根據(jù)權(quán)利要求7的方法，其中形成銅層包括電化學(xué)電鍍銅，并且其中形成金屬材料層堆疊包括電化學(xué)電鍍鎳(Ni)，然后電化學(xué)電鍍鈀(Pd)，以及然后電鍍金(Au)。
9.一 種制作半導(dǎo)體器件的方法: 在工件上形成多個(gè)芯片接觸墊，其中每個(gè)芯片接觸墊具有上部分和下部分，上部分橫向突出下部分，并且其中每個(gè)芯片接觸墊包括沿著上部分的上側(cè)壁和沿著下部分的下側(cè)壁； 在多個(gè)芯片接觸墊的下側(cè)壁上形成光刻膠間隔物； 通過(guò)切割工件形成多個(gè)芯片，每個(gè)芯片具有芯片接觸墊； 在載體上放置多個(gè)芯片中的一個(gè)芯片； 將芯片接觸墊接合到載體的載體接觸墊；以及 用封裝材料來(lái)封裝芯片。
10.根據(jù)權(quán)利要求9的方法，其中形成光刻膠間隔物包括在工件上形成正性光刻膠以及從工件上去除正性光刻膠的部分從而形成正性光刻膠間隔物。
11.根據(jù)權(quán)利要求10的方法，其中去除正性光刻膠包括使正性光刻膠曝光，顯影正性光刻膠，以及固化正性光刻膠。
12.根據(jù)權(quán)利要求11的方法，其中使正性光刻膠曝光包括在不使用光刻掩膜的情況下曝光正性光刻膠或以偽光刻掩膜曝光正性光刻膠。
13.根據(jù)權(quán)利要求9的方法，其中芯片接觸墊的下部分包括銅或銅合金，其中芯片接觸墊的上部分包括金屬材料層堆疊，并且其中金屬材料層堆疊包括鎳層和金(Au)層。
14.根據(jù)權(quán)利要求13的方法，其中金屬材料層堆疊進(jìn)一步包括鈀(Pd)層。
15.一種半導(dǎo)體器件，包括: 載體； 布置在載體上的芯片； 設(shè)置在芯片上的第一芯片接觸墊，第一芯片接觸墊具有下側(cè)壁和上側(cè)壁，第一芯片接觸墊的下寬度小于第一芯片接觸墊的上寬度，下寬度對(duì)應(yīng)于下側(cè)壁而上寬度對(duì)應(yīng)于上側(cè)壁； 沿第一芯片接觸墊的下側(cè)壁布置的光刻膠側(cè)壁間隔物；和 封裝芯片的封裝材料。
16.根據(jù)權(quán)利要求15的半導(dǎo)體器件，其中第一芯片接觸墊包括具有下側(cè)壁的銅層或銅I=Iο
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件，其中第一芯片接觸墊包括上側(cè)壁之間的金屬材料層堆疊，金屬材料層堆疊包括鎳(Ni)層和金(Au)層。
18.根據(jù)權(quán)利要求17的半導(dǎo)體器件，其中光刻膠側(cè)壁間隔物是正性光刻膠側(cè)壁間隔物。
19.根據(jù)權(quán)利要求15的半導(dǎo)體器件，其中載體包括第一載體接觸墊，并且其中第一芯片接觸墊電連接到第一載體接觸墊。
20.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中芯片包括第二芯片接觸墊并且載體包括第二載體接觸墊，其中第二芯片接觸墊電連接到第二載體接觸墊，并且其中第一和第二芯片接觸墊經(jīng)由引線電連接到第一和第二載體接觸墊。
21.根據(jù)權(quán)利要求19的半導(dǎo)體器件，其中芯片包括第二芯片接觸墊并且載體包括第二載體接觸墊，其中第二芯片接觸墊電連接到第二載體接觸墊，并且其中第一和第二芯片接觸墊經(jīng)由焊料電連接到第一和·第二載體接觸墊。
【文檔編號(hào)】H01L23/488GK103594388SQ201310357770
【公開日】2014年2月19日 申請(qǐng)日期:2013年8月16日 優(yōu)先權(quán)日:2012年8月16日
【發(fā)明者】J.加特鮑爾, B.魏德甘斯 申請(qǐng)人:英飛凌科技股份有限公司