監(jiān)控集成電路制造中離子注入工藝的方法

監(jiān)控集成電路制造中離子注入工藝的方法
【專利摘要】本發(fā)明涉及一種監(jiān)控集成電路制造中離子注入工藝的方法，所述方法包括以下步驟：提供一需要進行離子注入工藝的半導體襯底和該離子注入工藝所允許形成的非晶層的厚度值范圍；對上述的半導體襯底進行所述離子注入工藝后，于所述半導體襯底上形成器件區(qū)域和測試區(qū)域；獲取所述測試區(qū)域中形成的離子注入?yún)^(qū)域的第二厚度值，并將該第二厚度值與所述厚度值范圍進行比較，以判斷是否繼續(xù)該半導體襯底的后續(xù)工藝。由于本發(fā)明方法中的測試區(qū)域是與器件結構在同一離子注入工藝中同時形成的，因此其能夠客觀反應采用離子注入工藝所形成的器件結構的真實情況。
【專利說明】監(jiān)控集成電路制造中離子注入工藝的方法
【技術領域】
[0001]本發(fā)明涉及一種監(jiān)控方法，尤其涉及一種監(jiān)控集成電路制造中離子注入工藝的方法。
【背景技術】
[0002]在集成電路中，尤其是在超大規(guī)模集成電路中的主要器件是金屬-氧化物-半導體場效應晶體管(Metal Oxide Semiconductor Field Effect Transistor,簡稱 MOS 晶體管)。
[0003]隨著集成電路制造工藝的飛速發(fā)展，同時以摩爾定律為依據(jù)，集成電路特征尺寸正在不斷縮小，所伴隨而來的是對摻雜工藝的要求也更加苛刻，這種苛刻從一方面就體現(xiàn)在需要精確控制摻雜離子的深度和濃度。
[0004]通過調(diào)節(jié)注入離子的能量和數(shù)量可以精確控制摻雜的深度和濃度。尤其是，當需要超淺結和特殊形狀的雜質(zhì)濃度分布時，離子注入摻雜可保證其精確度和重復性。離子注入具有雜質(zhì)分布準直性好(即橫向擴展小)的優(yōu)勢，有利于獲得精確的淺結摻雜，可提高電路的集成度和成品率。另外，離子注入工藝能夠在任意所需的溫度下進行，并可滿足高純度的工藝需求，以避免有害物質(zhì)進入半導體器件中，因此，可以提高半導體器件的性能?？梢姡x子注入工藝已成為大規(guī)模和超大規(guī)模集成電路生產(chǎn)中的一項不可或缺的技術。
[0005]正是由于離子注入工藝具有這些優(yōu)勢，目前在40納米以下的工藝中離子注入工藝被大量使用，其根據(jù)作用的不同可分為幾十道不同的注入工藝，其中，每一道都有不同的離子注入能量和劑量，如何監(jiān)控工藝的穩(wěn)定性，如何保證每一道離子注入工藝都達到預期效果就顯得尤為關鍵。
[0006]目前，在集成電路的生產(chǎn)過程中，對離子注入工藝的監(jiān)控都是采用線下(offline)的方式進行，大多是通過熱波分析法或者測量光片(bare wafer)的方塊電阻來監(jiān)控離子注入的工藝，該方法的缺陷在于測試的硅片和產(chǎn)品硅片之間是相互獨立的，在一部分情況下測試硅片并不能完全真正體現(xiàn)產(chǎn)品硅片上的客觀情況，另外，熱波分析法對硅片是有損測試，測試完畢硅片就不能再重復使用，需要進行報廢，因此，該方法會導致生產(chǎn)的效益不聞等問題。
[0007]中國專利(CN103151281A)公開了一種離子注入工藝的監(jiān)測方法，該監(jiān)測方法使用一監(jiān)測晶圓作為監(jiān)測樣本，對一確定參數(shù)的離子注入工藝進行監(jiān)測，包括:以所述監(jiān)測晶圓為襯底，制作一外延層；在該外延層上進行離子注入工藝，離子注入的深度小于該外延層厚度；測量該經(jīng)離子注入之后的外延層方塊電阻；根據(jù)上述外延層方塊電阻，計算離子在外延層中的注入狀態(tài)；根據(jù)外延層與襯底的一換算關系，得出該次離子注入工藝相對該監(jiān)測晶圓的離子注入狀態(tài)。該專利采用的是監(jiān)測晶圓和產(chǎn)品晶圓分離的監(jiān)控方法，也就是線下監(jiān)控方法，這樣雖然通過監(jiān)測晶圓的監(jiān)測數(shù)據(jù)來換算得到離子注入工藝的狀態(tài)，但是其相對于產(chǎn)品晶圓會不可避免的產(chǎn)生誤差，并不能完全真實地反應產(chǎn)品晶圓的離子注入工藝狀態(tài)。[0008]中國專利(CN101225506B)公開了一種監(jiān)測離子注入狀態(tài)的方法，包括:在監(jiān)測晶圓上沉積外延層，用于制作P/N結；用測量機器測量監(jiān)測晶圓的薄層電阻值；對監(jiān)測晶圓進行離子注入；用測量機器測量監(jiān)測晶圓的薄層電阻值；計算兩次測量的薄層電阻值的差值。該專利所公開的離子注入監(jiān)測的方法同樣是采用了另設的監(jiān)測晶圓，由于采用另設的監(jiān)測晶圓在反應客觀的工藝狀態(tài)時或多或少會與在線生產(chǎn)的產(chǎn)品晶圓存在一定的誤差，因此該方法僅能夠在一定程度上監(jiān)測同一臺離子注入設備的工作穩(wěn)定性或不同離子注入設備的工作狀態(tài)一致性，而并不能客觀的反應在線生產(chǎn)的產(chǎn)品晶圓上離子注入工藝的狀態(tài)。
[0009]因此，在目前的集成電路生產(chǎn)中，提供一個能在線監(jiān)控(inline monitor)離子注入工藝，并且在監(jiān)控時對產(chǎn)品硅片無損的監(jiān)控方法就顯得具有很大的現(xiàn)實意義。

【發(fā)明內(nèi)容】

[0010]鑒于上述問題，本發(fā)明提供一種監(jiān)控集成電路制造中離子注入工藝的方法。
[0011]本發(fā)明解決技術問題所采用的技術方案為:
[0012]一種監(jiān)控集成電路制造中離子注入工藝的方法，其中，所述方法包括以下步驟:
[0013]提供一需要進行離子注入工藝的半導體襯底和該離子注入工藝所允許形成的非晶層的厚度值范圍；
[0014]對上述的半導體襯底進行所述離子注入工藝后，于所述半導體襯底上形成器件區(qū)域和測試區(qū)域；
[0015]獲取所述測試區(qū)域中形成的離子注入?yún)^(qū)域的第二厚度值，并將該第二厚度值與所述厚度值范圍進行比較，以判斷是否繼續(xù)該半導體襯底的后續(xù)工藝。
[0016]所述的監(jiān)控集成電路制造中離子注入工藝的方法，其中，
[0017]若所述第二厚度值在所述厚度值范圍內(nèi)時，則繼續(xù)對所述半導體襯底進行后續(xù)的生產(chǎn)工藝；
[0018]若所述第二厚度值不在所述厚度值范圍內(nèi)時，則停止對所述半導體襯底進行后續(xù)的生產(chǎn)工藝。
[0019]所述的監(jiān)控集成電路制造中離子注入工藝的方法，其中，所述厚度范圍包括一上限值和一下限值；
[0020]當所述第二厚度值大于所述上限值時，將所述半導體襯底進行報廢操作；
[0021]當所述第二厚度值小于所述下限值時，對所述半導體襯底重新進行所述離子注入工藝；
[0022]當所述第二厚度值等于所述下限值、或等于所述上限值、或大于所述下限值且小于所述上限值時，則對所述半導體襯底繼續(xù)進行后續(xù)生產(chǎn)工藝。
[0023]所述的監(jiān)控集成電路制造中離子注入工藝的方法，其中，采用光學橢偏儀對所述測試區(qū)域進行量測，以獲取所述非晶層的第二厚度值。
[0024]所述的監(jiān)控集成電路制造中離子注入工藝的方法，其中，所述方法還包括:
[0025]在進行所述離子注入工藝之前，根據(jù)工藝需求于一版圖上設置若干測試區(qū)域圖案，以利用所述版圖對所述半導體襯底進行離子注入工藝；
[0026]其中，每個所述測試區(qū)域圖案均對應一種離子注入工藝。
[0027]所述的監(jiān)控集成電路制造中離子注入工藝的方法，其中，每個所述測試區(qū)域圖案的面積為 50umX50um ?IOOumX lOOum。
[0028]上述技術方案具有如下優(yōu)點或有益效果:
[0029]本發(fā)明通過預先在版圖設計時定義出對應于不同離子注入工藝的不同測試圖案區(qū)域的分布位置，然后在產(chǎn)品硅片的正常流片生產(chǎn)過程中的每一個離子注入工藝中保證產(chǎn)品硅片上的半導體器件制備區(qū)域和測試圖案區(qū)域的都進行相同的離子注入工藝，然后對測試圖案區(qū)域進行光學橢偏儀的檢測，并擬合獲得離子注入而導致的非晶層厚度，通過該厚度和預先設定的允許厚度范圍進行比較，從而確定產(chǎn)品硅片是否需要進行報廢或者重新離子注入或者繼續(xù)進行后續(xù)工藝。這樣就可以在線監(jiān)測每一步的離子注入工藝，如果當離子注入工藝中出現(xiàn)問題就可以及時發(fā)現(xiàn)，并進行相應的彌補，并且通過本發(fā)明的監(jiān)控方法能夠較為客觀真實地反映在線生產(chǎn)中的離子注入工藝效果。
【專利附圖】

【附圖說明】
[0030]參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構成對本發(fā)明范圍的限制。
[0031]圖1是本發(fā)明方法實施例中的在線監(jiān)控離子注入工藝流程示意圖；
[0032]圖2?圖5是本發(fā)明方法實施例中在產(chǎn)品硅片上同時形成有源區(qū)和第一測試圖案區(qū)域的分步結構示意圖；
[0033]圖6?圖9是本發(fā)明方法實施例中在產(chǎn)品硅片上同時形成源漏區(qū)和第二測試圖案區(qū)域的分布結構示意圖；
[0034]圖10是本發(fā)明方法實施例中對某一離子注入工藝的長期監(jiān)控示意圖。
【具體實施方式】
[0035]本發(fā)明提供一種監(jiān)控集成電路制造中離子注入工藝的方法，尤其是一種在線的監(jiān)控集成電路制造中離子注入工藝的方法，可用于技術節(jié)點為大于等于130nm、90nm、65/55nm、45/40nm、32/28nm等的工藝中；本發(fā)明同時可用于Logic、Memory、RF、HV等技術平臺中。
[0036]由于在集成電路的制造過程中，會存在多次的離子注入工藝，而在每一次的離子注入工藝完成之后，根據(jù)離子注入工藝中所注入離子的能量，會在集成電路的有源區(qū)內(nèi)形成一定深度的非晶層結構，該非晶層結構的厚度是否在一個合適的限值內(nèi)決定著集成電路的形成是否能夠滿足要求。本發(fā)明正是以上述客觀事時為基礎，通過在每一次的離子注入工藝后都對其內(nèi)部的晶格進行在線的光學測量，根據(jù)光學測量所獲得的光譜擬合出離子注入工藝所形成的非晶層的厚度，并將該厚度與日常所監(jiān)控的由同一種離子注入工藝所形成的非晶層的厚度作比較，以決定是否需要進行對應離子注入工藝的返工或者直接報廢。
[0037]以上是本發(fā)明的主要思想，下面通過具體實施例來對本發(fā)明的方法進行詳細說明。
[0038]本實施例中的在線監(jiān)控離子注入工藝的方法的流程如圖1所示。
[0039]首先，根據(jù)不同離子注入工藝，在版圖上設計出用于量測的測試圖案區(qū)域，這些測試圖案區(qū)域一一對應于每一步的離子注入工藝，為了對這些測試圖案進行區(qū)分，可以對這些測試圖案區(qū)域進行編號，例如:第一測試圖案區(qū)域代表著第一步的離子注入工藝，第二測試圖案區(qū)域代表著第二步的離子注入工藝等。在對版圖進行設計的時候，不同的離子注入工藝可以共用同一個測試圖案區(qū)域，也可以采用互不干涉的不同的測試圖案區(qū)域，在本實施例中優(yōu)選采用不同的離子注入工藝對應于不同的測試圖案區(qū)域。通過在版圖上設計用于量測的測試圖案區(qū)域之后，在后續(xù)的工藝中能夠快速的找到該測試圖案區(qū)域的位置并進行相應的操作。其中，測試圖案區(qū)域的大小可以控制在50umX50um?IOOumX IOOum (如50umX 50um、60umX 60um、IOOumX IOOum 等)。
[0040]在版圖上完成了測試圖案區(qū)域的設計后，需要將版圖上的測試圖案區(qū)域轉(zhuǎn)移至在線生產(chǎn)的產(chǎn)品硅片上，根據(jù)在線生產(chǎn)的產(chǎn)品硅片的具體工藝流程，將版圖上的測試圖案區(qū)域在其對應的每一步的離子注入工藝中轉(zhuǎn)移至產(chǎn)品硅片上，將測試圖案區(qū)域從版圖上轉(zhuǎn)移至產(chǎn)品硅片上的具體步驟和順序如下:
[0041]如圖2所不,在娃襯底201上沉積一層硬掩膜層202,在該硬掩膜層202上涂布光刻膠203，按照的常規(guī)的集成電路流片工藝在該光刻膠203上定義出有源區(qū)，同時根據(jù)版圖上所設計的測試圖案區(qū)域，將對應于有源區(qū)離子注入工藝的測試圖案區(qū)域定在光刻膠203上，此時在光刻膠203上既形成了用于正常生產(chǎn)的有源區(qū)圖案區(qū)域223，同時也形成了用于量測的測試圖案區(qū)域213，然后以該光刻膠203為掩膜刻蝕位于其下方的硬掩膜層202，如圖3所示，使有源區(qū)圖案區(qū)域323和測試圖案區(qū)域313轉(zhuǎn)移至硬掩膜層302中，如圖4所示，繼續(xù)以該硬掩膜層為阻擋按照正常流片工藝進行有源區(qū)離子注入工藝1，以在對應于有源區(qū)圖案區(qū)域323的產(chǎn)品硅片的襯底中形成有源區(qū)421，由于對應于測試圖案區(qū)域313的產(chǎn)品硅片的襯底中的測試圖案區(qū)域411也進行了有源區(qū)離子注入工藝，因此，該區(qū)域的襯底內(nèi)所產(chǎn)生的晶格情況與有源區(qū)內(nèi)的晶格情況相同，因此其能夠反應有源區(qū)的真實情況。然后去除硬掩膜層，如圖5所示。
[0042]經(jīng)過上述步驟之后，已經(jīng)完成了整個有源區(qū)離子注入工藝，此時，采用光學橢偏儀對測試圖案區(qū)域411進行量測，通過量測獲得光譜并擬合出因離子注入而形成的非晶層的厚度，以監(jiān)控有源區(qū)離子注入的工藝情況。根據(jù)具體工藝需求可預先設置正常情況下的允許非晶層厚度的上限值和下限值，通過將量測擬合后得到的非晶層的厚度與所預先設定的上限值和下限值進行比較，若所量測得到的非晶層的厚度值小于該下限值，則需要重新進行離子注入工藝的返工，若所量測得到的非晶硅層的厚度值大于該上限值，則對該產(chǎn)品硅片進行報廢，若所量測得到的非晶硅層的厚度至介于該上限值和該下限值之間時，則進行后續(xù)生產(chǎn)的正常工藝步驟。
[0043]當在線的產(chǎn)品硅片需要進行后續(xù)的離子注入工藝時(如源、漏離子注入工藝)，同樣地，如圖6所示，先在硅片的表面沉積一層硬掩膜層602，繼續(xù)在該硬質(zhì)掩膜層602上涂布光刻膠603，通過正常的流片工藝在光刻膠603上定義出用于后續(xù)源漏注入的源區(qū)圖案643和漏區(qū)圖案653，同時根據(jù)版圖的設計，在光刻膠603中定義出與該源漏區(qū)離子注入工藝相對應的測試圖案區(qū)域633，然后以該光刻膠603為掩膜刻蝕其下方的硬掩膜層602，將源區(qū)圖案643、漏區(qū)圖案653和測試圖案區(qū)域633轉(zhuǎn)移至下方的硬掩膜層602中，如圖7所示，使得該硬掩膜層602中形成源區(qū)圖案圖案742、漏區(qū)圖案752和測試圖案區(qū)域732的缺口，如圖8所示，然后以該硬掩膜層802為阻擋進行源漏離子注入工藝2，以在產(chǎn)品硅片的襯底中形成源區(qū)841、漏區(qū)851和測試圖案區(qū)域831，如圖9所示，然后將硬掩膜層去除。
[0044]此時，再次采用光學橢偏儀對測試圖案區(qū)域931進行量測，通過量測獲得光譜并擬合出因離子注入而形成的非晶層的厚度，以監(jiān)控源漏離子注入的工藝情況。根據(jù)具體工藝需求可預先設置正常情況下的允許非晶層厚度的上限值和下限值，通過將量測擬合后得到的非晶層的厚度與所預先設定的上限值和下限值進行比較，若所量測得到的非晶層的厚度值小于該下限值，則需要重新進行離子注入工藝的返工，若所量測得到的非晶硅層的厚度值大于該上限值，則對該產(chǎn)品硅片進行報廢，若所量測得到的非晶硅層的厚度至介于該上限值和該下限值之間時，則進行后續(xù)生產(chǎn)的正常工藝步驟。
[0045]以上的描述是以在線產(chǎn)品硅片生產(chǎn)過程中的有源區(qū)離子注入工藝和緊接著的源漏區(qū)離子注入工藝為例對本發(fā)明方法進行的說明，本領域的技術人員應該理解，通過上述方法可以對產(chǎn)品硅片的正常生產(chǎn)過程中的每一個離子注入工藝都進行監(jiān)控。
[0046]進一步的，如果工藝步驟中需要在離子注入后進行退火工藝，那么可不必在離子注入工藝之后就進行橢偏儀的量測監(jiān)控，而是可在退火工藝完成后再進行。
[0047]進一步的，采用上述的方法對一段時間內(nèi)在線產(chǎn)品硅片的離子注入工藝進行監(jiān)控后，可以獲得該離子注入工藝制程的長期監(jiān)控值，該長期監(jiān)控值可以為進一步控制離子注入的精度提供參考和依據(jù)，如圖10所示，其中代表非晶層厚度為285埃的粗線表示預先設定的非晶層厚度的上限值，而代表厚度為260埃的粗線則表示預先設定的非晶層厚度的下限值，該上限值和該下限值的設定可根據(jù)實際的工藝情況進行收緊和放寬。
[0048]需要指出的是，所擬合出的非晶層的厚度與X射線光電子能譜(XPS)、透射電鏡(TEM)、二次離子質(zhì)譜儀(SMS)或者其他手段得到的厚度并不一定匹配，也就是說并不能通過本方法中監(jiān)控所得到的非晶層的厚度值來進行器件的特性分析，該厚度僅僅是為了監(jiān)控工藝穩(wěn)定性而得到的注入深度的相對值，但是所擬合出的非晶層的厚度值并不排出通過進一步的改進技術手段是其與SIMS等測試手法相匹配，以作為器件特性分析的準確手段加以利用。
[0049]綜上所述，由于本發(fā)明方法中在每一步離子注入工藝之后是對產(chǎn)品硅片的測試區(qū)域進行量測，并沒有直接對器件結構進行量測，因此該量測監(jiān)控并不會對產(chǎn)品硅片上的器件造成任何損傷；同時由于測試區(qū)域和器件結構中的離子注入?yún)^(qū)域是在同一工藝環(huán)境下形成的，對其進行量測后所獲得的結果能夠直接反應器件上的離子注入效果。
[0050]對于本領域的技術人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應認為仍屬本發(fā)明的意圖和范圍內(nèi)。
【權利要求】
1.一種監(jiān)控集成電路制造中離子注入工藝的方法，其特征在于，所述方法包括以下步驟: 提供一需要進行離子注入工藝的半導體襯底和該離子注入工藝所允許形成的非晶層的厚度值范圍； 對上述的半導體襯底進行所述離子注入工藝后，于所述半導體襯底上形成器件區(qū)域和測試區(qū)域； 獲取所述測試區(qū)域中形成的離子注入?yún)^(qū)域的第二厚度值，并將該第二厚度值與所述厚度值范圍進行比較，以判斷是否繼續(xù)該半導體襯底的后續(xù)工藝。
2.如權利要求1所述的監(jiān)控集成電路制造中離子注入工藝的方法，其特征在于， 若所述第二厚度值在所述厚度值范圍內(nèi)時，則繼續(xù)對所述半導體襯底進行后續(xù)的生產(chǎn)工藝； 若所述第二厚度值不在所述厚度值范圍內(nèi)時，則停止對所述半導體襯底進行后續(xù)的生產(chǎn)工藝。
3.如權利要求1所述的監(jiān)控集成電路制造中離子注入工藝的方法，其特征在于，所述厚度值范圍包括一上限值和一下限值； 當所述第二厚度值大于所述上限值時，將所述半導體襯底進行報廢操作； 當所述第二厚度值小于所述下限值時，對所述半導體襯底重新進行所述離子注入工藝； 當所述第二厚度值等于所述下限值、或等于所述上限值、或大于所述下限值且小于所述上限值時，則對所述半導體襯底繼續(xù)進行后續(xù)生產(chǎn)工藝。
4.如權利要求1所述的監(jiān)控集成電路制造中離子注入工藝的方法，其特征在于，采用光學橢偏儀對所述測試區(qū)域進行量測，以獲取所述非晶層的第二厚度值。
5.如權利要求1所述的監(jiān)控集成電路制造中離子注入工藝的方法，其特征在于，所述方法還包括: 在進行所述離子注入工藝之前，根據(jù)工藝需求于一版圖上設置若干測試區(qū)域圖案，以利用所述版圖對所述半導體襯底進行離子注入工藝； 其中，每個所述測試區(qū)域圖案均對應一種離子注入工藝。
6.如權利要求5所述的監(jiān)控集成電路制造中離子注入工藝的方法，其特征在于，每個所述測試區(qū)域圖案的面積為50umX50um?IOOumX lOOum。
【文檔編號】H01L21/265GK103500718SQ201310337546
【公開日】2014年1月8日 申請日期:2013年8月2日 優(yōu)先權日:2013年8月2日
【發(fā)明者】桑寧波, 賀忻, 雷通 申請人:上海華力微電子有限公司