晶體管及其形成方法
【專(zhuān)利摘要】一種晶體管及其形成方法，其中，晶體管的形成方法包括：襯底表面具有第一半導(dǎo)體層和第二半導(dǎo)體層，第二半導(dǎo)體層的材料與第一半導(dǎo)體層的材料不同；去除部分第二半導(dǎo)體層，在第二半導(dǎo)體層內(nèi)形成若干暴露出第一半導(dǎo)體層的第一開(kāi)口，相鄰第一開(kāi)口之間的第二半導(dǎo)體層形成器件層；去除第一開(kāi)口底部和器件層底部的部分第一半導(dǎo)體層，在第一半導(dǎo)體層內(nèi)形成第二開(kāi)口，器件層橫跨于第二開(kāi)口的頂部，且器件層不與第二開(kāi)口的底部接觸；在第二開(kāi)口內(nèi)形成第一絕緣層；刻蝕部分器件層以形成第三開(kāi)口，所述第三開(kāi)口將至少一條器件層分割為至少兩段分立的子器件層；在子器件層表面形成至少橫跨一個(gè)子器件層的柵極結(jié)構(gòu)。所形成的晶體管性能改善、尺寸精確。
【專(zhuān)利說(shuō)明】晶體管及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種晶體管及其形成方法。

【背景技術(shù)】
[0002]隨著半導(dǎo)體器件的元件密度和集成度的提高，晶體管的柵極尺寸也越來(lái)越小，而晶體管的柵極尺寸變小會(huì)加劇短溝道效應(yīng)，使晶體管產(chǎn)生漏電流，影響半導(dǎo)體器件的電學(xué)性能。
[0003]為了克服晶體管的短溝道效應(yīng)、抑制漏電流，現(xiàn)有技術(shù)提出了一種形成于緣體上的晶體管器件，例如全耗盡絕緣體上半導(dǎo)體(FD-S0I, Fully-Depleted SemiconductorOn Insulator)晶體管，以及部分全耗盡絕緣體上半導(dǎo)體(PD-SOI, Partly-DepletedSemiconductor On Insulator)晶體管。
[0004]圖1至圖3是現(xiàn)有技術(shù)形成絕緣體上晶體管的過(guò)程的剖面結(jié)構(gòu)示意圖。
[0005]請(qǐng)參考圖1，提供襯底，所述襯底為絕緣體上半導(dǎo)體(SOI)襯底，所述襯底包括:基底110、位于基底110表面的絕緣層111、以及位于絕緣層111表面的半導(dǎo)體層112。
[0006]請(qǐng)參考圖2，在所述基底110表面形成柵極結(jié)構(gòu)101，所述柵極結(jié)構(gòu)包括:柵介質(zhì)層、位于柵介質(zhì)層表面的柵電極層、以及位于柵介質(zhì)層和柵電極層兩側(cè)的側(cè)墻。
[0007]請(qǐng)參考圖3，采用離子注入工藝在柵極結(jié)構(gòu)101兩側(cè)的基底內(nèi)形成源區(qū)102和漏區(qū)
103。
[0008]在所形成的晶體管工作時(shí)，源區(qū)102和漏區(qū)103之間的基底110內(nèi)形成溝道區(qū)。對(duì)于全耗盡絕緣體上半導(dǎo)體晶體管，源區(qū)102和漏區(qū)103之間的基底110完全耗盡并形成溝道區(qū)；對(duì)于部分耗盡絕緣體上半導(dǎo)體晶體管，源區(qū)102和漏區(qū)103之間的基底110部分耗盡并形成溝道區(qū)。
[0009]然而，現(xiàn)有技術(shù)所形成的絕緣體上半導(dǎo)體襯底中，半導(dǎo)體層的厚度不均勻且厚度難以精確控制，容易導(dǎo)致所形成的晶體管的性能不穩(wěn)定。而且，現(xiàn)有技術(shù)制造的絕緣體上半導(dǎo)體襯底的較為昂貴，不利于減少工藝成本。


【發(fā)明內(nèi)容】

[0010]本發(fā)明解決的問(wèn)題是提供一種晶體管及其形成方法，使制造所述晶體管的成本降低，且所形成的晶體管能改善、尺寸精確、器件密度提高、應(yīng)用廣泛。
[0011]為解決上述問(wèn)題，本發(fā)明提供一種晶體管的形成方法，包括:提供襯底，所述襯底表面具有第一半導(dǎo)體層；在第一半導(dǎo)體層表面形成第二半導(dǎo)體層，所述第二半導(dǎo)體層的材料與第一半導(dǎo)體層的材料不同；去除部分第二半導(dǎo)體層，在第二半導(dǎo)體層內(nèi)形成若干暴露出第一半導(dǎo)體層的第一開(kāi)口，相鄰第一開(kāi)口之間的第二半導(dǎo)體層形成器件層，所述器件層的圖形包括若干平行排列的條形；去除第一開(kāi)口底部和器件層底部的部分第一半導(dǎo)體層，在第一半導(dǎo)體層內(nèi)形成第二開(kāi)口，所述器件層橫跨于所述第二開(kāi)口的頂部，且所述器件層不與第二開(kāi)口的底部接觸；在所述第二開(kāi)口內(nèi)形成填充滿(mǎn)所述第二開(kāi)口的第一絕緣層；刻蝕部分器件層，在所述器件層內(nèi)形成若干暴露出第一絕緣層的第三開(kāi)口，所述第三開(kāi)口將至少一條器件層分割為至少兩段分立的子器件層；在所述子器件層表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)橫跨于至少一個(gè)子器件層表面。
[0012]可選的，所述第二半導(dǎo)體層的厚度為2納米?10納米。
[0013]可選的，所述第二半導(dǎo)體層的材料為硅、硅鍺、碳化硅或II1-V族化合物。
[0014]可選的，所述第二半導(dǎo)體層的形成工藝為選擇性外延沉積工藝。
[0015]可選的，所述第一半導(dǎo)體層的形成工藝為選擇性外延沉積工藝，所述第一半導(dǎo)體層的材料為硅、硅鍺、碳化硅或II1-V族化合物，所述第一半導(dǎo)體層的厚度為50納米?200納米。
[0016]可選的，提供半導(dǎo)體基底，所述半導(dǎo)體基底包括所述襯底和所述第一半導(dǎo)體層，所述半導(dǎo)體基底為硅襯底、硅鍺襯底、碳化硅襯底或II1-V族化合物襯底。
[0017]可選的，當(dāng)所述第一半導(dǎo)體層的材料為硅鍺時(shí)，所述第二開(kāi)口的形成工藝為各向同性的干法刻蝕工藝，所述干法刻蝕工藝包括:刻蝕氣體包括HCl，偏置電壓為O伏?10伏，偏置功率小于100瓦。
[0018]可選的，當(dāng)所述第一半導(dǎo)體層的材料為硅時(shí)，所述第二開(kāi)口的形成工藝為濕法刻蝕工藝，所述濕法刻蝕工藝的刻蝕液包括TMAH或Κ0Η。
[0019]可選的，所述第一絕緣層的材料為氧化硅。
[0020]可選的，所述第一絕緣層的形成方法包括流體化學(xué)氣相沉積工藝。
[0021]可選的，所述第一開(kāi)口的形成工藝為:在第二半導(dǎo)體層表面形成掩膜層，所述掩膜層暴露出與第一開(kāi)口位置對(duì)應(yīng)的第二半導(dǎo)體層表面；以所述掩膜層為掩膜，刻蝕所述第二半導(dǎo)體層并形成第一開(kāi)口。
[0022]可選的，所述掩膜層的材料為氧化硅、氮化硅中的一種或兩種組合。
[0023]可選的，以所述掩膜層為掩膜，刻蝕所述第二半導(dǎo)體層之后，刻蝕部分第一半導(dǎo)體層，使第一開(kāi)口底部低于第一半導(dǎo)體層表面。
[0024]可選的，所述第三開(kāi)口的形成工藝為:在形成第一絕緣層之后，刻蝕部分所述掩膜層，使所述掩膜層暴露出與第三開(kāi)口位置對(duì)應(yīng)的第二半導(dǎo)體層表面；以所述掩膜層為掩膜層，刻蝕所述第二半導(dǎo)體層并暴露出第一絕緣層表面，形成第三開(kāi)口 ；在形成所述第三開(kāi)口之后，去除所述掩膜層。
[0025]可選的，在形成第三開(kāi)口之后，繼續(xù)刻蝕部分第一半導(dǎo)體層，并暴露出第一絕緣層的側(cè)壁。
[0026]可選的，在形成第三開(kāi)口之后，在所述第三開(kāi)口內(nèi)形成第二絕緣層。
[0027]可選的，所述第二絕緣層的材料為氧化硅，所述第二絕緣層的形成方法包括:流體化學(xué)氣相沉積工藝、高密度等離子體化學(xué)氣相沉積工藝、玻璃上旋涂工藝、高縱寬比填溝沉積工藝。
[0028]可選的，在形成柵極結(jié)構(gòu)之后，在柵極結(jié)構(gòu)兩側(cè)的子器件層內(nèi)形成源區(qū)和漏區(qū)。
[0029]可選的，所述第三開(kāi)口頂部的圖形為條形或矩形，且所述第三開(kāi)口頂部的圖形與器件層的圖形相互垂直。
[0030]相應(yīng)的，本發(fā)明還提供采用上述任一項(xiàng)方法所形成的晶體管，包括:襯底，所述襯底表面具有第一半導(dǎo)體層；位于第一半導(dǎo)體層內(nèi)的第一絕緣層；位于第一絕緣層表面的若干器件層，所述器件層的圖形為若干平行排列的條形；位于所述器件層內(nèi)的若干暴露出第一絕緣層的第三開(kāi)口，所述第三開(kāi)口貫穿所述器件層，使每條器件層分割為至少兩條分立的子器件層；位于所述至少位于一條子器件層表面的柵極結(jié)構(gòu)。
[0031]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0032]在晶體管的形成方法中，位于柵極結(jié)構(gòu)底部的子器件層用于形成溝道區(qū)，所述子器件層由第二半導(dǎo)體層形成，而所述第二半導(dǎo)體層形成于第一半導(dǎo)體層表面，因此所述第二半導(dǎo)體層的厚度能夠通過(guò)形成工藝進(jìn)行控制，從而使述溝道區(qū)的厚度更精確，有利于使所形成的晶體管性能更穩(wěn)定。而且，所述第二半導(dǎo)體層用于形成晶體管，所述第一半導(dǎo)體層內(nèi)形成第一絕緣層，使所形成的晶體管位于第一絕緣層表面，即形成絕緣體上晶體管，而所述襯底種類(lèi)不受限制，所述襯底能夠采用廉價(jià)或應(yīng)用廣泛的基底，從而降低制造成本，且使所述形成晶體管的工藝應(yīng)用更廣泛。此外，所述子器件層由第三開(kāi)口貫穿器件層形成，而所述器件層由相鄰第一開(kāi)口之間的第二半導(dǎo)體層形成，因此，所述子器件層的尺寸能夠通過(guò)調(diào)節(jié)相鄰第一開(kāi)口之間的距離、以及相鄰第三開(kāi)口之間的距離精確控制，有利于使所形成的子器件層尺寸更精確；而且，通過(guò)控制第一開(kāi)口的寬度尺寸以及第三開(kāi)口的寬度尺寸，能夠縮小相鄰子器件層之間的距離，從而提高晶體管的密度。因此，所形成的晶體管能夠減少漏電流、抑制短溝道效應(yīng)，且所形成的晶體管的性能更穩(wěn)定、尺寸更精確、器件密度更高，此夕卜，制造所述晶體管的成本降低，所述晶體管的應(yīng)用更廣泛。
[0033]進(jìn)一步的，所述第二半導(dǎo)體層的厚度為2納米?10納米，由所述第二半導(dǎo)體層形成的子器件層的厚度為2納米?10納米，而位于柵極結(jié)構(gòu)底部的子器件層能夠形成溝道區(qū)，所形成的晶體管為全耗盡絕緣體上半導(dǎo)體晶體管，所述全耗盡絕緣體上半導(dǎo)體晶體管性能更穩(wěn)定且容易控制。
[0034]在晶體管中，所述體管的漏電流減少，短溝道效應(yīng)得以抑制，且所述晶體管的性能穩(wěn)定、尺寸精確、器件密度高，而且制造所述晶體管的成本降低，所述晶體管的應(yīng)用更廣泛。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0035]圖1至圖3是現(xiàn)有技術(shù)形成絕緣體上晶體管的過(guò)程的剖面結(jié)構(gòu)示意圖；
[0036]圖4至圖15是本發(fā)明實(shí)施例的晶體管形成過(guò)程的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0037]如【背景技術(shù)】所述，現(xiàn)有技術(shù)所形成的絕緣體上半導(dǎo)體襯底中，半導(dǎo)體層的厚度不均勻且厚度難以精確控制，容易導(dǎo)致所形成的晶體管的性能不穩(wěn)定。而且，現(xiàn)有技術(shù)制造的絕緣體上半導(dǎo)體襯底的較為昂貴，不利于減少工藝成本。而且，采用絕緣體上半導(dǎo)體襯底所形成的晶體管難以與采用體襯底形成的半導(dǎo)體器件集成，不利于在生產(chǎn)中推廣。
[0038]為了解決上述問(wèn)題，本發(fā)明提供一種晶體管的形成方法:襯底表面具有第一半導(dǎo)體層；在第一半導(dǎo)體層表面形成第二半導(dǎo)體層，所述第二半導(dǎo)體層的材料與第一半導(dǎo)體層的材料不同；去除部分第二半導(dǎo)體層，在第二半導(dǎo)體層內(nèi)形成若干暴露出第一半導(dǎo)體層的第一開(kāi)口，相鄰第一開(kāi)口之間的第二半導(dǎo)體層形成器件層，所述器件層的圖形為若干平行排列的條形；去除第一開(kāi)口底部和器件層底部的部分第一半導(dǎo)體層，在第一半導(dǎo)體層內(nèi)形成第二開(kāi)口，所述器件層橫跨于所述第二開(kāi)口的頂部，且所述器件層不與第二開(kāi)口的底部接觸；在所述第二開(kāi)口內(nèi)形成填充滿(mǎn)所述第二開(kāi)口的第一絕緣層；刻蝕部分器件層，在所述器件層內(nèi)形成若干暴露出第一絕緣層的第三開(kāi)口，所述第三開(kāi)口將每條器件層分割為至少兩段分立的子器件層；在所述子器件層表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)橫跨于至少一個(gè)子器件層表面。
[0039]其中，位于柵極結(jié)構(gòu)底部的子器件層用于形成溝道區(qū)，所述子器件層由第二半導(dǎo)體層形成，而所述第二半導(dǎo)體層形成于第一半導(dǎo)體層表面，因此所述第二半導(dǎo)體層的厚度能夠通過(guò)形成工藝進(jìn)行控制，從而使述溝道區(qū)的厚度更精確，有利于使所形成的晶體管性能更穩(wěn)定。而且，所述第二半導(dǎo)體層用于形成晶體管，所述第一半導(dǎo)體層內(nèi)形成第一絕緣層，使所形成的晶體管位于第一絕緣層表面，即形成絕緣體上晶體管，而所述襯底種類(lèi)不受限制，所述襯底能夠采用廉價(jià)或應(yīng)用廣泛的基底，從而降低制造成本，且使所述形成晶體管的工藝應(yīng)用更廣泛。此外，所述子器件層由第三開(kāi)口貫穿器件層形成，而所述器件層由相鄰第一開(kāi)口之間的第二半導(dǎo)體層形成，因此，所述子器件層的尺寸能夠通過(guò)調(diào)節(jié)相鄰第一開(kāi)口之間的距離、以及相鄰第三開(kāi)口之間的距離精確控制，有利于使所形成的子器件層尺寸更精確；而且，通過(guò)控制第一開(kāi)口的寬度尺寸以及第三開(kāi)口的寬度尺寸，能夠縮小相鄰子器件層之間的距離，從而提高晶體管的密度。因此，所形成的晶體管能夠減少漏電流、抑制短溝道效應(yīng)，且所形成的晶體管的性能更穩(wěn)定、尺寸更精確、器件密度更高，此外，制造所述晶體管的成本降低，所述晶體管的應(yīng)用更廣泛。
[0040]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0041]圖4至圖15是本發(fā)明實(shí)施例的晶體管形成過(guò)程的結(jié)構(gòu)示意圖。
[0042]請(qǐng)參考圖4和圖5，圖5是圖4的俯視結(jié)構(gòu)示意圖，圖4是圖5沿AA’方向的剖面結(jié)構(gòu)示意圖，提供襯底200，所述襯底200表面具有第一半導(dǎo)體層201 ;在第一半導(dǎo)體層201表面形成第二半導(dǎo)體層202，所述第二半導(dǎo)體層202的材料與第一半導(dǎo)體層201的材料不同；在所述第二半導(dǎo)體層202表面形成掩膜層203，所述掩膜層203具有暴露出部分第二半導(dǎo)體層202表面的若干掩膜開(kāi)口(未標(biāo)不)，相鄰掩膜開(kāi)口之間的掩膜層203的圖形為若干平行排列的條形。
[0043]在本實(shí)施例中，所述襯底200為半導(dǎo)體基底，所述半導(dǎo)體基底為體襯底，所述體襯底包括硅襯底、硅鍺襯底、碳化硅襯底、玻璃襯底或II1-V族化合物襯底，例如氮化鎵襯底或砷化鎵襯底等。
[0044]所述第一半導(dǎo)體層201的形成工藝為選擇性外延沉積工藝，所述第一半導(dǎo)體層201的材料為硅、硅鍺、碳化硅或II1-V族化合物，所述第一半導(dǎo)體層201的厚度為50納米?200納米；所述第二半導(dǎo)體層202的形成工藝為選擇性外延沉積工藝，所述第二半導(dǎo)體層202的厚度為2納米?10納米。
[0045]所述第二半導(dǎo)體層202的材料為硅、硅鍺、碳化硅或II1-V族化合物，且所述第二半導(dǎo)體層202的材料與第一半導(dǎo)體層201的材料不同，則所述第二半導(dǎo)體層202的材料與第一半導(dǎo)體層201之間具有刻蝕選擇性；后續(xù)采用刻蝕工藝在第一半導(dǎo)體層201內(nèi)形成第二開(kāi)口時(shí)，由所述第二半導(dǎo)體層202形成的器件層被保留，使器件層橫跨于第二開(kāi)口頂部，且所述器件層不與第二開(kāi)口底部相接觸，后續(xù)在所述第二開(kāi)口內(nèi)形成第一絕緣層后，即所述器件層位于第一絕緣層表面。
[0046]所述第二半導(dǎo)體層202后續(xù)形成子器件層，而所形成的柵極結(jié)構(gòu)位于所述子器件層表面，因此，位于柵極結(jié)構(gòu)底部的子器件層用于形成晶體管溝道區(qū)；在本實(shí)施例中，所述第二半導(dǎo)體層202的厚度為2納米?10納米，即后形成的子器件層的厚度為2納米?10納米，所述子器件層的厚度較薄，在晶體管工作時(shí)，位于柵極結(jié)構(gòu)底部的子器件層能夠完全耗盡并形成溝道區(qū)，則所述第二半導(dǎo)體層202的厚度決定了晶體管溝道區(qū)的厚度，所形成的晶體管為全耗盡絕緣體上晶體管。
[0047]由于所述第一半導(dǎo)體層201和第二半導(dǎo)體層202的形成工藝為選擇性外延沉積工藝，通過(guò)控制所述選擇性外延沉積工藝的參數(shù)，能夠精確控制所形成的第二半導(dǎo)體層202和第一半導(dǎo)體層201的厚度，從而使晶體管的溝道區(qū)厚度能夠精確控制，繼而使所形成的晶體管的性能更穩(wěn)定。而且，由于第一半導(dǎo)體層201和第二半導(dǎo)體層202形成于襯底200表面，因此所述襯底200的選取不受限制，能夠選用更為廉價(jià)的體襯底形成晶體管，例如硅襯底，從而降低工藝成本，而且所形成的晶體管易于與形成于體襯底表面的器件集成，使所述晶體管的形成工藝應(yīng)用更廣泛。
[0048]本實(shí)施例中，所述第一半導(dǎo)體層201的材料為硅鍺，所述第二半導(dǎo)體層202的材料為硅；所述第一半導(dǎo)體層201的形成工藝為:溫度為500攝氏度?800攝氏度，氣壓為I托?100托，反應(yīng)氣體包括硅源氣體(例如SiH4或SiH2Cl2)、鍺源氣體(例如GeH4)、HCl和H2,所述硅源氣體和鍺源氣體的流量為I標(biāo)準(zhǔn)毫升/分鐘?1000標(biāo)準(zhǔn)毫升/分鐘，所述HCl的流量為I標(biāo)準(zhǔn)暈升/分鐘?1000標(biāo)準(zhǔn)暈升/分鐘，H2的流量為0.1標(biāo)準(zhǔn)升/分鐘?標(biāo)準(zhǔn)升/分鐘；所述第二半導(dǎo)體層202的形成工藝為:溫度為500攝氏度?800攝氏度，氣壓為I托?100托，反應(yīng)氣體包括硅源氣體(例如SiH4或SiH2Cl2)、HCl和H2，所述硅源氣體和鍺源氣體的流量為I標(biāo)準(zhǔn)毫升/分鐘?1000標(biāo)準(zhǔn)毫升/分鐘，所述HCl的流量為I標(biāo)準(zhǔn)毫升/分鐘?1000標(biāo)準(zhǔn)毫升/分鐘，H2的流量為0.1標(biāo)準(zhǔn)升/分鐘?標(biāo)準(zhǔn)升/分鐘。在另一實(shí)施例中，第一半導(dǎo)體層201的材料為娃,所述第二半導(dǎo)體層202的材料為娃鍺。
[0049]在另一實(shí)施例中，所述襯底和所述第一半導(dǎo)體層為半導(dǎo)體基底的一部分，所述半導(dǎo)體基底為硅襯底、硅鍺襯底、碳化硅襯底或II1-V族化合物襯底；所述第二半導(dǎo)體層通過(guò)選擇性外延沉積工藝形成于所述半導(dǎo)體基底表面，與所述第二半導(dǎo)體層接觸的部分半導(dǎo)體基底為第一半導(dǎo)體層。
[0050]所述掩膜層203的材料為氧化硅、氮化硅中的一種或兩種組合。所述掩膜層203能夠采用自對(duì)準(zhǔn)多重圖形化掩膜工藝形成，例如自對(duì)準(zhǔn)雙重圖形化(Self-aligned DoublePatterned, SaDP)工藝、自對(duì)準(zhǔn)三重圖形化(Self-aligned Triple Patterned)工藝、自對(duì)準(zhǔn)四重圖形化(Self-aligned Double Double Patterned, SaDDP)工藝，能夠使所形成的掩膜開(kāi)口的尺寸較小，且相鄰掩膜開(kāi)口之間的距離較小，則后續(xù)形成的器件層的寬度尺寸較小，而且相鄰器件層之間的距離較小，有利于提高所形成的晶體管的密度。
[0051]請(qǐng)參考圖6，以所述掩膜層203為掩膜，刻蝕所述第二半導(dǎo)體層202和部分第一半導(dǎo)體層201,在第二半導(dǎo)體層202和第一半導(dǎo)體層201內(nèi)形成若干第一開(kāi)口 204,相鄰第一開(kāi)口 204之間的第二半導(dǎo)體層202形成器件層202a，所述器件層202a的圖形包括若干平行排列的條形。
[0052]在本實(shí)施例中，形成所述第一開(kāi)口 204的刻蝕工藝為各項(xiàng)異性的干法刻蝕工藝，所述刻蝕工藝的工藝參數(shù)根據(jù)所述第一半導(dǎo)體層201和第二半導(dǎo)體層202的材料及厚度而定，所形成的第一開(kāi)口 204的側(cè)壁相對(duì)于第一半導(dǎo)體層201表面垂直。所形成的第一開(kāi)口204的底部低于所述第一半導(dǎo)體層201表面，后續(xù)采用各向同性的刻蝕工藝在第一半導(dǎo)體層201內(nèi)形成第二開(kāi)口時(shí)，由于各向同性的刻蝕工藝能夠?qū)λ龅谝婚_(kāi)口的204的側(cè)壁進(jìn)行刻蝕，因此在完全去除器件層202a底部的第一半導(dǎo)體層201時(shí)，不會(huì)使第二開(kāi)口平行于襯底200表面方向上的尺寸過(guò)大，因此不會(huì)使后續(xù)形成于第二開(kāi)口內(nèi)的第一絕緣層的尺寸過(guò)大，有利于使后續(xù)形成于第一絕緣層表面的晶體管與位于第一絕緣層周?chē)钠渌雽?dǎo)體器件之間距離縮小，從而使芯片或半導(dǎo)體器件的集成度提高。
[0053]所述第一開(kāi)口 204的數(shù)量至少為2個(gè)，且所形成的若干第一開(kāi)口 204相鄰，后續(xù)能夠所述第一開(kāi)口 204的側(cè)壁和底部刻蝕第一半導(dǎo)體層201，去除器件層202a底部的第一半導(dǎo)體層201以形成第二開(kāi)口。較佳的，所述第一開(kāi)口 204數(shù)量大于或等于3個(gè)，則所形成的器件層202a的數(shù)量大于等于2個(gè)，后續(xù)使每一器件層202a形成若干分立的子器件層之后，則形成于第一絕緣層表面的子器件層數(shù)量較多，則縮形成的晶體管密度較大，有利于提高芯片或半導(dǎo)體器件的集成度。
[0054]所述器件層202a為條形，所述器件層202a后續(xù)被第三開(kāi)口分割為若干分立的子器件層，而柵極結(jié)構(gòu)橫跨于所述子器件層表面，則位于柵極結(jié)構(gòu)底部的子器件層用于形成溝道區(qū)，則所述條形的器件層202a的寬度決定了所述溝道區(qū)的尺寸。通過(guò)形成具有精確圖形的掩膜層203，能夠使所述器件層202a的尺寸精確，從而使溝道區(qū)的尺寸精確易控，而所述溝道區(qū)的厚度也能夠精確控制，因此所形成的晶體管的性能更為穩(wěn)定。在其他實(shí)施例中，所述器件層202a還能夠?yàn)槿舾善叫信帕械木匦危蛘邽槿舾沙赎嚵信帕械木匦巍?br> [0055]在另一實(shí)施例中，以所述掩膜層為掩膜，刻蝕所述第二半導(dǎo)體層直至暴露出第一半導(dǎo)體層，在所述第二半導(dǎo)體層內(nèi)形成第一開(kāi)口，所述第一開(kāi)口底部即第一半導(dǎo)體層表面，所述刻蝕工藝為各項(xiàng)異性的干法刻蝕工藝，后續(xù)采用各向同性的刻蝕工藝對(duì)第一開(kāi)口底部的第一半導(dǎo)體層進(jìn)行刻蝕，直至去除器件層底部的第一半導(dǎo)體層。
[0056]請(qǐng)參考圖7，去除第一開(kāi)口 204 (如圖6所示)底部和器件層202a底部的部分第一半導(dǎo)體層201，在第一半導(dǎo)體層201內(nèi)形成第二開(kāi)口 205，所述器件層202a橫跨于所述第二開(kāi)口 205的頂部，且所述器件層202a不與第二開(kāi)口 205的底部接觸。
[0057]本實(shí)施例中，去除第一開(kāi)口 204底部和器件層202a底部的部分第一半導(dǎo)體層201的工藝為刻蝕工藝，包括各向同性的干法刻蝕工藝或濕法刻蝕工藝。當(dāng)所述刻蝕工藝為各向同性的干法刻蝕工藝時(shí)，所述各向同性的干法刻蝕工藝對(duì)第一開(kāi)口 204側(cè)壁和底部的刻蝕速率相同，能夠自所述第一開(kāi)口 204的側(cè)壁對(duì)第一半導(dǎo)體層201進(jìn)行刻蝕，以此去除位于器件層202a底部的第一半導(dǎo)體層201，使器件層202a能夠懸空與第二開(kāi)口 205頂部。當(dāng)所述刻蝕工藝為濕法刻蝕工藝時(shí)，所述濕法刻蝕工藝為各向異性的濕法刻蝕工藝或各向同性的濕法刻蝕工藝，所述各向異性的濕法刻蝕工藝的刻蝕液為堿性溶液，各向同性的濕法刻蝕工藝的刻蝕液為酸性溶液；而無(wú)論所述濕法刻蝕工藝為各向異性的濕法刻蝕工藝，還是各向同性的濕法刻蝕工藝，均能夠?qū)Φ谝婚_(kāi)口 204的第一半導(dǎo)體層201側(cè)壁進(jìn)行刻蝕，直至去除器件層202a底部的第一半導(dǎo)體層201，使所述器件層202a懸空與第二開(kāi)口 205頂部。
[0058]在去除位于各器件層202a底部的第一半導(dǎo)體層201時(shí)，刻蝕工藝分別自該器件層202a兩側(cè)的第一開(kāi)口 204側(cè)壁進(jìn)行刻蝕，直至完全去除器件層202a底部的第一半導(dǎo)體層201，因此所述刻蝕工藝的刻蝕厚度即所述器件層202a寬度的1/2，所述刻蝕厚度較小，相應(yīng)的刻蝕時(shí)間也較少；而且，由于刻蝕厚度較小，所形成的第二開(kāi)口 205平行于襯底200表面方向的尺寸不會(huì)被過(guò)分?jǐn)U大，則后續(xù)形成于第二開(kāi)口 205內(nèi)的第一絕緣層的尺寸不會(huì)過(guò)大，有利于芯片或半導(dǎo)體器件的集成。
[0059]所述第二開(kāi)口 205用于形成第一絕緣層，使所述器件層202a位于第一絕緣層表面，而所述器件層202a后續(xù)被第三開(kāi)口分割為若干子器件層，所述子器件層用于形成單個(gè)晶體管，即所形成的晶體管位于第一絕緣層表面，所述晶體管工作時(shí)，載流子盡在子器件層內(nèi)遷移，所形成的晶體管漏電流減少。
[0060]在本實(shí)施例中，所述第一半導(dǎo)體層201的材料為硅鍺時(shí)，所述第二開(kāi)口 205的形成工藝為各向同性的干法刻蝕工藝，所述干法刻蝕工藝包括:刻蝕氣體包括HC1，偏置電壓為O伏?10伏,偏置功率小于100瓦。在另一實(shí)施例中，當(dāng)所述第一半導(dǎo)體層的材料為娃時(shí)，所述第二開(kāi)口的形成工藝為濕法刻蝕工藝，所述濕法刻蝕工藝的刻蝕液為堿性溶液，所述堿性溶液包括氫氧化鉀(Κ0Η)、氨水(NH4OH)或四甲基氫氧化氨(TMAH)。
[0061]請(qǐng)參考圖8，在所述第二開(kāi)口 205 (如圖7所示)內(nèi)形成填充滿(mǎn)所述第二開(kāi)口 205的第一絕緣層206。
[0062]所述第一絕緣層206的形成工藝為:采用沉積工藝在所述第二開(kāi)口 205內(nèi)填充滿(mǎn)第一絕緣薄膜，直至所述第一絕緣薄膜的表面高于掩膜層203的表面；采用化學(xué)機(jī)械拋光(CMP)工藝或回刻蝕(Etch Back)工藝對(duì)所述第一絕緣薄膜進(jìn)行拋光，直至暴露出掩膜層203表面為止，在所述第二開(kāi)口 205內(nèi)形成第一絕緣層206 ;本實(shí)施例中，所述第一絕緣層206的表面與掩膜層203的表面齊平。
[0063]所述第一絕緣層206的材料為氧化硅，形成第一絕緣薄膜的沉積工藝為流體化學(xué)氣相沉積(FCVD)工藝；由于器件層202a橫跨于所述第二開(kāi)口 205的頂部，而相鄰器件層202a之間的距離較小，所述第二開(kāi)口 205平行于襯底200表面方向的尺寸較大，采用所述流體化學(xué)氣相沉積工藝能夠使第一絕緣薄膜的材料自相鄰器件層202a之間進(jìn)入第二開(kāi)口205內(nèi)，且使第一絕緣薄膜的材料能夠充分分布于第二開(kāi)口 205中，從而使所述第二開(kāi)口205被第一絕緣薄膜的材料填充滿(mǎn)，并且避免所形成的第一絕緣薄膜內(nèi)產(chǎn)生空隙或缺陷。
[0064]所述流體化學(xué)氣相沉積工藝為:反應(yīng)物包括氧氣、硅源氣體(例如SiH4)、載氣(例如氮?dú)?、氫氣或惰性氣體)；首先，在反應(yīng)溫度低于100攝氏度,壓力為0.1托?10托；在溫度為O攝氏度?150攝氏度的狀態(tài)下，在第二開(kāi)口 205內(nèi)沉積形成流體氧化硅材料，所述流體的氧化硅材料能夠自相鄰器件層202a之間流入第二開(kāi)口 205內(nèi)，使第二開(kāi)口 205被填充滿(mǎn)；之后，進(jìn)行熱退火，去除氧化硅材料中的氫氧鍵，以排出水分，形成固態(tài)的氧化硅，所述熱退火的氣體包括氮?dú)?、氬氣或氦氣，退火溫度?00攝氏度?1000攝氏度；在所述流體化學(xué)氣相沉積工藝中，部分氧化娃材料形成于掩膜層203表面，因此在形成第一絕緣薄膜之后，需要采用化學(xué)機(jī)械拋光工藝或回刻蝕以去除掩膜層203表面的氧化硅材料。
[0065]在第二開(kāi)口 205內(nèi)形成所述第一絕緣層206之后，橫跨于第二開(kāi)口 205頂部的器件層202a位于所述第一絕緣層206表面，后續(xù)有所述器件層202a形成的子器件層用于形成晶體管，即所形成的晶體管位于第一絕緣層表面，而且所述器件層202a的厚度較薄，從而能夠形成全耗盡絕緣體上半導(dǎo)體晶體管。
[0066]在其他實(shí)施例中，還能夠采用沉積工藝在第二開(kāi)口內(nèi)形成第一絕緣薄膜，使所述第一絕緣薄膜的表面高于或等于第一半導(dǎo)體層表面、低于掩膜層表面；采用化學(xué)機(jī)械拋光工藝或回刻蝕工藝去除掩膜層表面的第一絕緣薄膜，在第二開(kāi)口內(nèi)形成第一絕緣層，所述第一絕緣層高于或等于第一半導(dǎo)體層表面、低于掩膜層表面。
[0067]請(qǐng)參考圖9和圖10，圖10是圖9的俯視結(jié)構(gòu)示意圖，圖9是圖10沿BB’方向的剖面結(jié)構(gòu)示意圖，刻蝕部分器件層202a和第一絕緣層206，在所述器件層202a和第一絕緣層206內(nèi)形成若干暴露出第一絕緣層206的第三開(kāi)口 207，所述第三開(kāi)口 207將至少一條器件層202a (如圖8所示)分割為至少兩段分立的子器件層202b。
[0068]所述第三開(kāi)口 207的形成工藝為:在器件層202a、第一絕緣層206、和第二半導(dǎo)體層202表面形成光刻膠層，所述光刻膠層暴露出與第三開(kāi)口 207對(duì)應(yīng)的器件層202a和第一絕緣層206的表面；本實(shí)施例中，所述光刻膠層還暴露出位于條形器件層202a兩段的部分第二半導(dǎo)體層202表面；以所述光刻膠層為掩膜，采用各向異性的干法刻蝕工藝刻蝕所述器件層202a和第一絕緣層206，直至暴露出器件層202a底部的第一絕緣層206為止，形成第三開(kāi)口 207。請(qǐng)參考圖10，本實(shí)施例中，所述第三開(kāi)口 207頂部的圖形包括條形和矩形，所述第三開(kāi)口 207頂部的圖形貫穿器件層202a的條形圖形，且所述第三開(kāi)口 207頂部的圖形邊界與器件層202a的條形圖形相互垂直。
[0069]本實(shí)施例中，在刻蝕形成所述第三開(kāi)口 207時(shí)，刻蝕位于條形器件層202a兩端的第二半導(dǎo)體層202，并在刻蝕形成第三開(kāi)口 207之后，繼續(xù)刻蝕部分第一半導(dǎo)體層201，并暴露出第一絕緣層206的部分側(cè)壁，則形成于第一絕緣層206表面的各子器件層202b不與第一半導(dǎo)體層201或第二半導(dǎo)體層202相接處，則形成于子器件層202b表面的晶體管的漏電流得到控制，且通過(guò)控制所述子器件層202b的尺寸，能夠精確調(diào)整所形成的晶體管的性倉(cāng)泛。
[0070]各器件層202a所形成的子器件層202b的數(shù)量能夠相同也能夠不相同，每一器件層202a能夠被分割為2?5個(gè)分立的子器件層。本實(shí)施例中，形成于第一絕緣層206表面的部分器件層202a被分割為2段子器件層202b，部分器件層202a本分割為3段子器件層
202b ο
[0071]所述子器件層202b的厚度能夠通過(guò)形成第二半導(dǎo)體層202的選擇性外延沉積工藝進(jìn)行控制，所述子器件層202b平行于襯底200表面方向的尺寸由掩膜層203決定，因此所述子器件層202b的尺寸能夠精確控制，而所述子器件層用于形成晶體管，所形成的晶體管性能穩(wěn)定且能夠符合工藝需求。而且，相鄰器件層202a之間的距離由第一開(kāi)口 204 (如圖6所示)的寬度決定，由同一器件層202a分割而成的相鄰子器件層202b之間的距離有第三開(kāi)口 207的寬度決定；因此，通過(guò)縮小由第一開(kāi)口 204和第三開(kāi)口 207的寬度，能夠縮小所形成的子器件層202b之間的距離，從而提高子器件層202b的密度，而且所述子器件層202b的密度容易控制。
[0072]所述第一絕緣層206表面形成有若干器件層202a,而每一器件層202a被分割為若干分立的子器件層202b，形成于第一絕緣層206表面的子器件層202b數(shù)量較多，后續(xù)形成于第一絕緣層206表面的晶體管密度較大，則所形成的芯片或半導(dǎo)體器件集成度提高。
[0073]請(qǐng)參考圖11、圖12和圖13，圖13是圖11和圖12的俯視結(jié)構(gòu)示意圖，圖11是圖13沿AA’方向的剖面結(jié)構(gòu)示意圖，圖12是圖13沿BB’方向的剖面結(jié)構(gòu)示意圖，在所述第三開(kāi)口 207 (如圖9和圖10所示)內(nèi)形成第二絕緣層208 ;在形成第二絕緣層208之后，去除掩膜層203 (如圖9和圖10所示)。
[0074]所述第二絕緣層208用于隔離相鄰的子器件層202b。所述第二絕緣層208的材料為氧化硅，所述第二絕緣層208的形成方法為:在第三開(kāi)口 207內(nèi)、掩膜層203表面、第一絕緣層206表面以及第一半導(dǎo)體層201表面沉積第二絕緣薄膜；采用化學(xué)機(jī)械拋光工藝或回刻蝕工藝去除高于掩膜層203表面的第二絕緣薄膜。
[0075]所述第二絕緣薄膜的形成工藝包括:流體化學(xué)氣相沉積工藝、高密度等離子體化學(xué)氣相沉積工藝、玻璃上旋涂工藝、高縱寬比填溝沉積工藝，這些沉積工藝能夠使第二絕緣薄膜的材料充分進(jìn)入第三開(kāi)口 207內(nèi)，使所述第三開(kāi)口 207被填充滿(mǎn)，并其避免第三開(kāi)口207內(nèi)的第二絕緣薄膜形成空洞或縫隙，從而使所形成的第二絕緣層208隔離效果好。
[0076]本實(shí)施例中，采用化學(xué)機(jī)械拋光工藝去除高于掩膜層203表面的第二絕緣薄膜之后，繼續(xù)采用化學(xué)機(jī)械拋光工藝對(duì)所述掩膜層203和第二絕緣薄膜進(jìn)行拋光，直至暴露出子器件層202b表面為止，形成第二絕緣層208，所形成的第二絕緣層208表面與子器件層202b表面齊平。
[0077]在另一實(shí)施例中，采用化學(xué)機(jī)械拋光工藝或回刻蝕工藝去除高于掩膜層表面的第二絕緣薄膜后，形成第二絕緣層，所述第二絕緣層的表面與掩膜層表面齊平；在形成第二絕緣層之后，刻蝕去除掩膜層并暴露出子器件層202b表面。
[0078]請(qǐng)參考圖14和圖15，圖14與圖11的方向一致，圖15與圖12的方向一致，在所述子器件層202b表面形成柵極結(jié)構(gòu)209，所述柵極結(jié)構(gòu)209至少橫跨一個(gè)子器件層202b。
[0079]所述柵極結(jié)構(gòu)209的數(shù)量大于等于2個(gè)，所述柵極結(jié)構(gòu)209形成于第一絕緣層206表面以及至少一條子器件層202b表面。所述柵極結(jié)構(gòu)201包括:位于第一絕緣層206和子器件層202b表面的柵介質(zhì)層、位于柵介質(zhì)層表面的柵電極層以及位于柵介質(zhì)層和柵電極層兩側(cè)的側(cè)墻。在本實(shí)施例中，所述柵介質(zhì)層的材料為高K介質(zhì)材料，所述柵電極層的材料為金屬，所述柵極結(jié)構(gòu)209用于形成高K金屬柵(HKMG，High-k Metal Gate)晶體管，所述柵極結(jié)構(gòu)209采用后柵工藝(Gate Last Process)形成。在另一實(shí)施例中，所述柵介質(zhì)層220的材料為氧化硅，所述柵電極層221的材料為多晶硅。
[0080]本實(shí)施例中，所述柵極結(jié)構(gòu)209橫跨于相鄰兩個(gè)子器件層202b表面，則所述相鄰兩個(gè)子器件層202b分別形成晶體管，且所述相鄰兩個(gè)子器件層202b所形成的晶體管共用柵電極層。
[0081]在形成柵極結(jié)構(gòu)209之后，采用離子注入工藝在柵極結(jié)構(gòu)209兩側(cè)的子器件層202b內(nèi)形成源區(qū)和漏區(qū)。由于所述子器件層202b的厚度較薄，所述源區(qū)和漏區(qū)之間的子器件層202b在晶體管工作時(shí)能夠被完全耗盡，形成溝道區(qū)，即所形成的晶體管為全耗盡絕緣體上晶體管；由于所述子器件層202b的厚度精確，因此所形成的晶體管的溝道區(qū)厚度精確，所形成的晶體管性能穩(wěn)定。在形成源區(qū)和漏區(qū)之后，還能夠在所述源區(qū)和漏區(qū)表面形成導(dǎo)電插塞，所述導(dǎo)電插塞能夠用于對(duì)所述源區(qū)和漏區(qū)施加偏壓，使所形成的晶體管工作。
[0082]本實(shí)施例，位于柵極結(jié)構(gòu)底部的子器件層用于形成溝道區(qū)，所述子器件層由第二半導(dǎo)體層形成，而所述第二半導(dǎo)體層形成于第一半導(dǎo)體層表面，因此所述第二半導(dǎo)體層的厚度能夠通過(guò)形成工藝進(jìn)行控制，從而使述溝道區(qū)的厚度更精確，有利于使所形成的晶體管性能更穩(wěn)定。而且，所述第二半導(dǎo)體層用于形成晶體管，所述第一半導(dǎo)體層內(nèi)形成第一絕緣層，使所形成的晶體管位于第一絕緣層表面，即形成絕緣體上晶體管，而所述襯底種類(lèi)不受限制，所述襯底能夠采用廉價(jià)或應(yīng)用廣泛的基底，從而降低制造成本，且使所述形成晶體管的工藝應(yīng)用更廣泛。此外，所述子器件層由第三開(kāi)口貫穿器件層形成，而所述器件層由相鄰第一開(kāi)口之間的第二半導(dǎo)體層形成，因此，所述子器件層的尺寸能夠通過(guò)調(diào)節(jié)相鄰第一開(kāi)口之間的距離、以及相鄰第三開(kāi)口之間的距離精確控制，有利于使所形成的子器件層尺寸更精確；而且，通過(guò)控制第一開(kāi)口的寬度尺寸以及第三開(kāi)口的寬度尺寸，能夠縮小相鄰子器件層之間的距離，從而提高晶體管的密度。因此，所形成的晶體管能夠減少漏電流、抑制短溝道效應(yīng)，且所形成的晶體管的性能更穩(wěn)定、尺寸更精確、器件密度更高，此外，制造所述晶體管的成本降低，所述晶體管的應(yīng)用更廣泛。
[0083]相應(yīng)的，本發(fā)明還提供一種采用上述方法所形成的晶體管，請(qǐng)繼續(xù)參考圖14和圖15,包括:襯底200,所述襯底200表面具有第一半導(dǎo)體層201 ;位于第一半導(dǎo)體層201內(nèi)的第一絕緣層206 ;位于第一絕緣層206表面的若干器件層，所述器件層的圖形為若干平行排列的條形；位于所述器件層內(nèi)的若干暴露出第一絕緣層201的第三開(kāi)口，使至少一條器件層分割為至少兩段分立的子器件層202b ;位于所述第三開(kāi)口內(nèi)的第二絕緣層208 ;位于所述至少位于一個(gè)子器件層202b表面的柵極結(jié)構(gòu)209。
[0084]本實(shí)施例，在晶體管中，所述體管的漏電流減少，短溝道效應(yīng)得以抑制，且所述晶體管的性能穩(wěn)定、尺寸精確、器件密度高，而且制造所述晶體管的成本降低，所述晶體管的應(yīng)用更廣泛。
[0085]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種晶體管的形成方法，其特征在于，包括: 提供襯底，所述襯底表面具有第一半導(dǎo)體層； 在第一半導(dǎo)體層表面形成第二半導(dǎo)體層，所述第二半導(dǎo)體層的材料與第一半導(dǎo)體層的材料不同； 去除部分第二半導(dǎo)體層，在第二半導(dǎo)體層內(nèi)形成若干暴露出第一半導(dǎo)體層的第一開(kāi)口，相鄰第一開(kāi)口之間的第二半導(dǎo)體層形成器件層，所述器件層的圖形包括若干平行排列的條形； 去除第一開(kāi)口底部和器件層底部的部分第一半導(dǎo)體層，在第一半導(dǎo)體層內(nèi)形成第二開(kāi)口，所述器件層橫跨于所述第二開(kāi)口的頂部，且所述器件層不與第二開(kāi)口的底部接觸； 在所述第二開(kāi)口內(nèi)形成填充滿(mǎn)所述第二開(kāi)口的第一絕緣層； 刻蝕部分器件層，在所述器件層內(nèi)形成若干暴露出第一絕緣層的第三開(kāi)口，所述第三開(kāi)口將至少一條器件層分割為至少兩段分立的子器件層； 在所述子器件層表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)橫跨于至少一個(gè)子器件層表面。
2.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第二半導(dǎo)體層的厚度為2納米?10納米。
3.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第二半導(dǎo)體層的材料為硅、硅鍺、碳化硅或II1-V族化合物。
4.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第二半導(dǎo)體層的形成工藝為選擇性外延沉積工藝。
5.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一半導(dǎo)體層的形成工藝為選擇性外延沉積工藝，所述第一半導(dǎo)體層的材料為硅、硅鍺、碳化硅或II1-V族化合物，所述第一半導(dǎo)體層的厚度為50納米?200納米。
6.如權(quán)利要求1所述晶體管的形成方法，其特征在于，提供半導(dǎo)體基底，所述半導(dǎo)體基底包括所述襯底和所述第一半導(dǎo)體層，所述半導(dǎo)體基底為硅襯底、硅鍺襯底、碳化硅襯底或II1-V族化合物襯底。
7.如權(quán)利要求5或6所述晶體管的形成方法，其特征在于，當(dāng)所述第一半導(dǎo)體層的材料為硅鍺時(shí)，所述第二開(kāi)口的形成工藝為各向同性的干法刻蝕工藝，所述干法刻蝕工藝包括:刻蝕氣體包括HC1，偏置電壓為0伏?10伏，偏置功率小于100瓦。
8.如權(quán)利要求5或6所述晶體管的形成方法，其特征在于，當(dāng)所述第一半導(dǎo)體層的材料為硅時(shí)，所述第二開(kāi)口的形成工藝為濕法刻蝕工藝，所述濕法刻蝕工藝的刻蝕液包括TMAH或 KOH。
9.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一絕緣層的材料為氧化硅。
10.如權(quán)利要求9所述晶體管的形成方法，其特征在于，所述第一絕緣層的形成方法包括流體化學(xué)氣相沉積工藝。
11.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一開(kāi)口的形成工藝為:在第二半導(dǎo)體層表面形成掩膜層，所述掩膜層暴露出與第一開(kāi)口位置對(duì)應(yīng)的第二半導(dǎo)體層表面；以所述掩膜層為掩膜，刻蝕所述第二半導(dǎo)體層并形成第一開(kāi)口。
12.如權(quán)利要求11所述晶體管的形成方法，其特征在于，所述掩膜層的材料為氧化硅、氮化硅中的一種或兩種組合。
13.如權(quán)利要求11所述晶體管的形成方法，其特征在于，以所述掩膜層為掩膜，刻蝕所述第二半導(dǎo)體層之后，刻蝕部分第一半導(dǎo)體層，使第一開(kāi)口底部低于第一半導(dǎo)體層表面。
14.如權(quán)利要求11所述晶體管的形成方法，其特征在于，所述第三開(kāi)口的形成工藝為:在形成第一絕緣層之后，刻蝕部分所述掩膜層，使所述掩膜層暴露出與第三開(kāi)口位置對(duì)應(yīng)的第二半導(dǎo)體層表面；以所述掩膜層為掩膜層，刻蝕所述第二半導(dǎo)體層并暴露出第一絕緣層表面，形成第三開(kāi)口 ；在形成所述第三開(kāi)口之后，去除所述掩膜層。
15.如權(quán)利要求14所述晶體管的形成方法，其特征在于，在形成第三開(kāi)口之后，繼續(xù)刻蝕部分第一半導(dǎo)體層，并暴露出第一絕緣層的側(cè)壁。
16.如權(quán)利要求1所述晶體管的形成方法，其特征在于，在形成第三開(kāi)口之后，在所述第三開(kāi)口內(nèi)形成第二絕緣層。
17.如權(quán)利要求16所述晶體管的形成方法，其特征在于，所述第二絕緣層的材料為氧化硅，所述第二絕緣層的形成方法包括:流體化學(xué)氣相沉積工藝、高密度等離子體化學(xué)氣相沉積工藝、玻璃上旋涂工藝、高縱寬比填溝沉積工藝。
18.如權(quán)利要求1所述晶體管的形成方法，其特征在于，在形成柵極結(jié)構(gòu)之后，在柵極結(jié)構(gòu)兩側(cè)的子器件層內(nèi)形成源區(qū)和漏區(qū)。
19.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第三開(kāi)口頂部的圖形為條形或矩形，且所述第三開(kāi)口頂部的圖形與器件層的圖形相互垂直。
20.一種晶體管，其特征在于，包括: 襯底，所述襯底表面具有第一半導(dǎo)體層； 位于第一半導(dǎo)體層內(nèi)的第一絕緣層； 位于第一絕緣層表面的若干器件層，所述器件層的圖形為若干平行排列的條形； 位于所述器件層內(nèi)的若干暴露出第一絕緣層的第三開(kāi)口，所述第三開(kāi)口貫穿所述器件層，使每條器件層分割為至少兩條分立的子器件層； 位于所述至少位于一條子器件層表面的柵極結(jié)構(gòu)。
【文檔編號(hào)】H01L21/84GK104347523SQ201310315128
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2013年7月24日 優(yōu)先權(quán)日:2013年7月24日
【發(fā)明者】洪中山 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司