制造半導(dǎo)體裝置的方法
【專利摘要】通過在襯底的頂表面之上裝配包括具有小直徑的半導(dǎo)體芯片和具有大直徑的半導(dǎo)體芯片的芯片層壓制件形成的半導(dǎo)體裝置中，防止過度的壓力施加至這兩個(gè)半導(dǎo)體芯片的接合點(diǎn)。通過在支撐襯底之上裝配具有大直徑的第一半導(dǎo)體芯片，然后在所述第一半導(dǎo)體芯片之上裝配具有小直徑的第二半導(dǎo)體芯片，可以：抑制裝配在所述第一半導(dǎo)體芯片之上的第二半導(dǎo)體芯片的傾斜和不穩(wěn)定；從而阻止過度的壓力施加至所述第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的接合點(diǎn)。
【專利說明】制造半導(dǎo)體裝置的方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]在此通過引用并入2012年8月31日提交的日本專利申請(qǐng)第2012-190993號(hào)的全部公布內(nèi)容，包括說明書、附圖和摘要。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及一種制造半導(dǎo)體裝置的方法和一種可有效地應(yīng)用到例如通過在襯底的頂表面之上裝配芯片層壓制件形成半導(dǎo)體裝置的制造技術(shù)，所述芯片層壓制件包括小直徑半導(dǎo)體芯片和大直徑半導(dǎo)體芯片。
【背景技術(shù)】
[0004]專利文獻(xiàn)I公開了通過在配線襯底的頂表面之上裝配控制器芯片和在該控制器芯片的頂表面之上層壓存儲(chǔ)器芯片形成的SIP (System In Package,系統(tǒng)級(jí)封裝)型半導(dǎo)體裝置。使用倒裝(正面朝下)焊接法通過凸點(diǎn)(突起)電極將控制存儲(chǔ)器芯片的控制器芯片裝配在配線襯底的頂表面之上，在配線襯底和控制器芯片之間的間隙填充粘合劑。同時(shí)，使用正面朝上焊接法通過粘合劑將存儲(chǔ)器芯片裝配在控制器芯片的頂表面之上，存儲(chǔ)器芯片的電極焊盤(焊盤)通過電線與配線襯底的電極焊盤(焊接引線)電連接。
[0005]專利文獻(xiàn)2和3公開了一種通過在相對(duì)布置的金屬襯底和配線襯底之間裝配多個(gè)半導(dǎo)體芯片(芯片層壓制件)來形成的COC (Chip On Chip,疊層芯片)型半導(dǎo)體裝置。配置所述芯片層壓制件的半導(dǎo)體芯片:包括多個(gè)存儲(chǔ)器芯片和控制所述存儲(chǔ)器芯片的接口芯片；并且通過穿透所述半導(dǎo)體芯片形成的通孔和在所述通孔的兩端形成的凸點(diǎn)電極彼此電連接。在所述芯片層壓制件中，具有比存儲(chǔ)器芯片小的面積的接口芯片布置在最靠近配線襯底的位置，并且接口芯片的凸點(diǎn)電極通過布線凸痕與配線襯底的電極焊盤電連接。
`[0006]【在先技術(shù)文獻(xiàn)】
[0007]【專利文獻(xiàn)】
[0008]專利文獻(xiàn)I日本未審查專利公開文獻(xiàn)2005-191053
[0009]專利文獻(xiàn)2日本未審查專利公開文獻(xiàn)2011-187574
[0010]專利文獻(xiàn)3日本未審查專利公開文獻(xiàn)2010-251408

【發(fā)明內(nèi)容】

[0011]當(dāng)生產(chǎn)專利文獻(xiàn)2和3公開的這樣的芯片層壓制件結(jié)構(gòu)時(shí)，如果意圖首先在襯底(布線襯底)的頂表面之上裝配第一半導(dǎo)體芯片并且然后在所述第一半導(dǎo)體芯片之上層壓具有比所述第一半導(dǎo)體芯片大的直徑的第二半導(dǎo)體芯片，所產(chǎn)生的問題是組裝困難，包括第二半導(dǎo)體芯片向下面的第一半導(dǎo)體芯片傾斜。
[0012]根據(jù)本說明書的描述和附圖，其他問題和新穎特征會(huì)顯而易見。
[0013]用于解決本申請(qǐng)披露的問題的手段的代表性要點(diǎn)簡(jiǎn)要闡述如下。
[0014]根據(jù)本申請(qǐng)的一種實(shí)施方式的制造半導(dǎo)體裝置的方法，包括下述步驟:[0015](a)在支撐襯底之上裝配第一半導(dǎo)體芯片，第一半導(dǎo)體芯片具有第一主表面、在所述第一主表面上形成的第一主表面焊盤、和在所述第一主表面焊盤之上形成的第一導(dǎo)電部件，以使與所述第一主表面相反的第一背表面面向所述支撐襯底；
[0016](b)在所述步驟(a)之后，將第二半導(dǎo)體芯片裝配在所述第一半導(dǎo)體芯片的第一主表面之上以使第二背表面面向所述第一半導(dǎo)體芯片的第一主表面，并且通過所述第一導(dǎo)電部件將所述第一半導(dǎo)體芯片的第一主表面焊盤與所述第二半導(dǎo)體芯片的第二背表面焊盤電連接，所述第二半導(dǎo)體芯片具有第二主表面、在所述第二主表面之上形成的第二主表面焊盤、在所述第二主表面焊盤之上形成的第二導(dǎo)電部件、以及在與所述第二主表面相反的所述第二背表面上形成并且與所述第二主表面焊盤電連接的第二背表面焊盤，且第二半導(dǎo)體芯片具有比所述第一半導(dǎo)體芯片的外形尺寸小的外形尺寸；
[0017](C)在所述步驟(b)之后，使用密封材料密封所述第一半導(dǎo)體芯片、所述第二半導(dǎo)體芯片、以及第二導(dǎo)電部件，以便所述第二導(dǎo)電部件不從所述密封材料中暴露；
[0018](d)在所述步驟(C)之后，使用密封材料固定基部襯底，基部襯底具有第三表面、在所述第三表面之上形成的多個(gè)焊接引線、以及在與所述第三表面相對(duì)的第四表面之上形成的多個(gè)隆起連接盤，以使所述第三表面面向所述支撐襯底，并且將所述基部襯底的焊接引線與所述第二半導(dǎo)體芯片的第二導(dǎo)電部件電連接；以及
[0019](e)在所述步驟(d)之后，在所述基部襯底的所述多個(gè)隆起連接盤的每個(gè)隆起連接盤處布置外部端子。
[0020]通過本申請(qǐng)公開的本發(fā)明獲得的代表性效果簡(jiǎn)要闡述如下。
[0021]通過在支撐襯底之上裝配第一半導(dǎo)體芯片之后在所述第一半導(dǎo)體芯片之上裝配具有比第一半導(dǎo)體芯片小的外形尺寸的第二半導(dǎo)體芯片，可以:抑制裝配在所述第一半導(dǎo)體芯片之上的所述第二半導(dǎo)體芯片的傾斜和不穩(wěn)定；從而阻止過度的壓力施加至所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片的接合處。
【專利附圖】

【附圖說明】
[0022]圖1是根據(jù)實(shí)施方式I的半導(dǎo)體裝置的頂表面?zhèn)鹊钠矫鎴D。
[0023]圖2是根據(jù)實(shí)施方式I的半導(dǎo)體裝置的背表面?zhèn)鹊钠矫鎴D。
[0024]圖3是沿圖1中線A-A截取的截面圖。
[0025]圖4是微型計(jì)算機(jī)芯片的主表面?zhèn)鹊钠矫鎴D。
[0026]圖5是微型計(jì)算機(jī)芯片的背表面?zhèn)鹊钠矫鎴D。
[0027]圖6是微型計(jì)算機(jī)芯片的部分?jǐn)U大截面圖。
[0028]圖7是存儲(chǔ)器芯片的主表面?zhèn)鹊钠矫鎴D。
[0029]圖8是存儲(chǔ)器芯片的部分?jǐn)U大截面圖。
[0030]圖9A是顯示根據(jù)實(shí)施方式I用于制造半導(dǎo)體裝置的大型襯底的芯片裝配表面的俯視圖，并且圖9是所述大型襯底的截面圖。
[0031]圖10是根據(jù)實(shí)施方式I的用于制造半導(dǎo)體裝置的半導(dǎo)體晶片的平面圖。
[0032]圖11是顯示根據(jù)實(shí)施方式I的制造半導(dǎo)體裝置的方法的平面圖。
[0033]圖12是顯示根據(jù)實(shí)施方式I的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0034]圖13是顯示接著圖11的制造半導(dǎo)體裝置的方法的平面圖。[0035]圖14是顯示接著圖12的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0036]圖15是顯示接著圖13的制造半導(dǎo)體裝置的方法的平面圖。
[0037]圖16是顯示接著圖14的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0038]圖17是根據(jù)實(shí)施方式I用于制造半導(dǎo)體裝置的半導(dǎo)體晶片的平面圖。
[0039]圖18是顯示接著圖16的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0040]圖19是根據(jù)實(shí)施方式I的用于制造半導(dǎo)體裝置的大型配線襯底的芯片裝配表面的平面圖。
[0041]圖20是根據(jù)實(shí)施方式I的用于制造半導(dǎo)體裝置的大型配線襯底的裝配表面的平面圖。
[0042]圖21是顯示接著圖18的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0043]圖22是顯示接著圖16的制造半導(dǎo)體裝置的方法的另一實(shí)施例的部分?jǐn)U大截面圖。
[0044]圖23是顯示接著圖18的制造半導(dǎo)體裝置的方法的另一實(shí)施例的平面圖。
[0045]圖24是顯示接著圖18的制造半導(dǎo)體裝置的方法的另一實(shí)施例的平面圖。
[0046]圖25是顯示接著圖21的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0047]圖26是顯示根據(jù)實(shí)施方式I的半導(dǎo)體裝置的修改實(shí)施例的截面圖。
[0048]圖27是顯示根據(jù)實(shí)施方式2的制造半導(dǎo)體裝置的方法的部分?jǐn)U展截面圖。
[0049]圖28是顯示接著圖27的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0050]圖29是顯示接著圖28的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0051]圖30是顯示接著圖29的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0052]圖31是顯示接著圖30的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0053]圖32是顯示接著圖31的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0054]圖33是顯示接著圖32的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0055]圖33是顯示接著圖32的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0056]圖34是顯示接著圖33的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0057]圖35是顯示接著圖34的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0058]圖36是顯示接著圖35的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0059]圖37是顯示接著圖36的制造半導(dǎo)體裝置的方法的部分?jǐn)U大截面圖。
[0060]圖38是顯示根據(jù)實(shí)施方式2的半導(dǎo)體裝置的截面圖。
[0061]圖39是顯示根據(jù)實(shí)施方式2的半導(dǎo)體裝置的修改實(shí)施例的截面圖。
【具體實(shí)施方式】
[0062]根據(jù)本發(fā)明的實(shí)施方式在下面參考附圖進(jìn)行具體闡述。在此，在用于闡述實(shí)施方式的所有附圖中，具有相同功能的部件使用相同的附圖標(biāo)記標(biāo)識(shí)，并且不重復(fù)闡述。而且，在這些實(shí)施方式中，相同或相似的部分原則上不重復(fù)闡述，除非特別需要。而且，在用于闡述實(shí)施方式的附圖中，為了使配置易于理解，陰影線有時(shí)候甚至可應(yīng)用在平面圖中，或者甚至在截面圖中可省略。
[0063](實(shí)施方式I)
[0064]<半導(dǎo)體裝置>[0065]圖1是根據(jù)實(shí)施方式I的半導(dǎo)體裝置的頂表面?zhèn)鹊钠矫鎴D。圖2是該半導(dǎo)體裝置的背表面?zhèn)鹊钠矫鎴D。圖3是沿圖1的線A-A截取的截面圖。
[0066]根據(jù)實(shí)施方式I的半導(dǎo)體裝置10是SIP (系統(tǒng)級(jí)封裝)型半導(dǎo)體裝置，所述半導(dǎo)體裝置是通過在基部襯底(基材)11之上裝配包括兩個(gè)半導(dǎo)體芯片(微型計(jì)算機(jī)芯片12和存儲(chǔ)器芯片13)的芯片層壓制件來形成的。
[0067]基部襯底11是所謂的雙層配線襯底，例如具有通過將合成樹脂(例如，環(huán)氧樹月旨)浸潰到玻璃纖維或碳素纖維形成的絕緣部件和在所述絕緣部件的兩個(gè)表面之上形成的兩個(gè)布線層。例如，基部襯底11的平面形狀為四角形，其外形尺寸為長(zhǎng)14_、寬14_、厚
0.22mm。
[0068]所述兩個(gè)布線層包括在基部襯底11的芯片裝配表面(圖3中基部襯底11的頂表面)之上形成的多個(gè)焊接引線(電極焊盤)14和在基部襯底11的背表面(裝配表面)之上形成的多個(gè)隆起連接盤(電極焊盤)15。例如，焊接引線14和隆起連接盤15包括銅(Cu)膜和在銅膜的表面之上形成的鍍膜。例如，所述鍍膜包括含有錫(Sn)作為主要成分的金屬膜。所述主要成分是指配置金屬膜的主要材料，并且包括在該金屬膜的內(nèi)部含有細(xì)雜質(zhì)和另外的金屬材料的情形。
[0069]而且，焊接引線14的每一個(gè)通過在基部襯底11的內(nèi)部(絕緣部件)內(nèi)形成的通孔配線16與隆起連接盤15的每一個(gè)電連接。而且，基部襯底11的芯片裝配表面和背表面除了形成電極焊盤(焊接引線14和隆起連接盤15)的區(qū)域之外覆蓋有阻焊膜(絕緣膜)17。
[0070]微型計(jì)算機(jī)芯片12裝配在基部襯底11的芯片裝配表面之上。微型計(jì)算機(jī)芯片12裝配在基部襯底11的芯片裝配表面之上使得該微型計(jì)算機(jī)芯片的主表面可以與基部襯底11相對(duì)。
[0071]圖4是微型計(jì)算機(jī)芯片12的主表面?zhèn)鹊钠矫鎴D。圖5是微型計(jì)算機(jī)芯片12的背表面?zhèn)鹊钠矫鎴D。圖6是微型計(jì)算機(jī)芯片12的部分?jǐn)U大截面圖。
[0072]例如，微型計(jì)算機(jī)芯片12的平面形狀為四角形，微型計(jì)算機(jī)芯片12的外形尺寸為長(zhǎng)6mm、寬6mm、厚50 μ m。例如，如圖6所示，微型計(jì)算機(jī)芯片12具有p型硅襯底30。而且，在硅襯底30的主表面之上形成配置邏輯電路的電路元件(第二半導(dǎo)體元件)的多個(gè)η溝道型MOS晶體管(Qn)。這就是說，根據(jù)本實(shí)施方式的微型計(jì)算機(jī)芯片12為控制存儲(chǔ)器芯片13的半導(dǎo)體芯片。本文，在硅襯底30的主表面之上還形成配置邏輯電路的其他電路元件(半導(dǎo)體元件)(例如，P溝道型MOS晶體管),但省略了這些電路元件的圖。
[0073]在電路元件的上部形成將電路元件與另外的電路元件連接的多層配線31。配線31包括例如銅(Cu)或鋁(Al)的金屬膜。而且，在電路元件和配線31之間以及在下層的配線31和上層的配線31之間形成包括氧化硅膜的多層的夾層絕緣膜32。而且，在夾層絕緣膜32中形成將電路元件與配線31以及下層的配線31和上層的配線31電連接的多個(gè)接觸層33。
[0074]在微型計(jì)算機(jī)芯片12的主表面之上的最上層形成保護(hù)邏輯電路的表面保護(hù)膜(鈍化膜)34。表面保護(hù)膜34由例如通過層壓氧化硅膜和氮化硅膜形成的絕緣膜組成。而且，通過表面保護(hù)膜34的開口部分和配線31的暴露部分形成的多個(gè)主表面焊盤(電極焊盤)35形成在微型計(jì)算機(jī)芯片12的最上層。
[0075]柱狀的凸點(diǎn)電極36形成在各個(gè)主表面焊盤35的表面之上。凸點(diǎn)電極36由金屬膜組成，所述金屬膜例如從較靠近主表面焊盤35的一側(cè)按順序?qū)訅恒~(Cu)膜和包括錫(Sn)-銀(Ag)合金的焊料膜形成。
[0076]在微型計(jì)算機(jī)芯片12的主表面之上形成的主表面焊盤35和在主表面焊盤35之上形成的凸點(diǎn)電極36沿微型計(jì)算機(jī)芯片12的四個(gè)側(cè)邊成一行布置，如圖4所示。然后，微型計(jì)算機(jī)芯片12通過凸點(diǎn)電極36與基部襯底11的焊接引線14電連接，如圖3所示。
[0077]如圖6所示，在微型計(jì)算機(jī)芯片12的硅襯底30內(nèi)形成從微型計(jì)算機(jī)芯片12的背表面到配線31的多個(gè)通孔37。各個(gè)通孔37例如通過將銅(Cu)膜嵌入硅襯底30內(nèi)的通孔開口內(nèi)形成。而且，在微型計(jì)算機(jī)芯片12的背表面上形成分別與通孔37電連接的背表面焊盤38。各個(gè)背表面焊盤38例如由銅(Cu)膜和在銅膜表面上形成的鍍膜組成。所述鍍膜例如由含有錫(Sn)作為主要成分的金屬膜組成。
[0078]這樣，在微型計(jì)算機(jī)芯片12中形成的電路元件通過配線31、接觸層33、和主表面焊盤35與微型計(jì)算機(jī)芯片12的主表面之上的凸點(diǎn)電極36電連接。而且，電路元件通過配線31、接觸層33、和通孔37與微型計(jì)算機(jī)芯片12的背表面之上的背表面焊盤38電連接。
[0079]存儲(chǔ)器芯片13裝配在微型計(jì)算機(jī)芯片12的背表面之上，如圖3所示。存儲(chǔ)器芯片13裝配在微型計(jì)算機(jī)芯片12的背表面之上使得存儲(chǔ)器芯片13的主表面可以與微型計(jì)算機(jī)芯片12的背表面相對(duì)。
[0080]而且，在微型計(jì)算機(jī)芯片12的背表面和存儲(chǔ)器芯片13的主表面之間的間隙填充粘合劑47。在實(shí)施方式I中，作為粘合劑47，使用的是NCF(Non Conductive Film，非導(dǎo)電膜)(是一種熱固性樹脂膜)或NCP (Non Conductive Paste,非導(dǎo)電膠)(是一種熱固性樹脂膠)。
[0081]此處,NCF:由一般社團(tuán)法人日本半導(dǎo)體制造裝置協(xié)會(huì)(Semiconductor EquipmentAssociation of Japan, SEAJ)規(guī)定；是具有用于固定(膠接)半導(dǎo)體芯片或粘合半導(dǎo)體芯片的電極表面(主表面)至襯底(配線襯底)的電路表面(芯片裝配表面)的膜狀的連接材料；并且不僅具有底層填料的功能還同時(shí)具有粘合/絕緣的功能。
[0082]NCP,與NCF類似，是用于固定(膠接)半導(dǎo)體芯片的連接材料，且不僅具有底層填料的功能還同時(shí)具有粘合/絕緣的功能。然而NCF是事先加工成膜狀的材料，NCP是膏狀材料，是在注射進(jìn)入半導(dǎo)體芯片和襯底等之間的間隙之后通過加熱固化的材料。NCP的優(yōu)勢(shì)在于流動(dòng)性比NCF的流動(dòng)性高，因而即使窄的間隙也可以容易地填充。
[0083]圖7是存儲(chǔ)器芯片13的主表面?zhèn)鹊钠矫鎴D。圖8是存儲(chǔ)器芯片13的部分?jǐn)U大截面圖。
[0084]存儲(chǔ)器芯片13的平面形狀為四角形且存儲(chǔ)器芯片13的外形尺寸為例如長(zhǎng)9.2mm、寬8.6_、厚260 μ m。這就是說，裝配在微型計(jì)算機(jī)芯片12的背表面之上的存儲(chǔ)器芯片13的外形尺寸比微型計(jì)算機(jī)芯片12的外形尺寸(長(zhǎng)6mm且寬6mm)大。
[0085]存儲(chǔ)器芯片13具有P型娃襯底40,例如如圖8所示。DRAM (Dynamic RandomAccess Memories，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)(是半導(dǎo)體存儲(chǔ)器的一個(gè)種類)的存儲(chǔ)單元(MC)形成在硅襯底40的主表面之上。各個(gè)DRAM存儲(chǔ)器單元(MC)包括存儲(chǔ)單元選擇MOS晶體管(Qs)和與該存儲(chǔ)單元選擇MOS晶體管(Qs)串聯(lián)連接的信息存儲(chǔ)電容元件(C)。本文中，在硅襯底40的主表面之上還形成配置DRAM電路(存儲(chǔ)單元陣列和外圍電路)的其他電路元件(半導(dǎo)體元件)，但省略這些電路元件的圖。而且，盡管在本實(shí)施方式中基于具有DRAM電路的存儲(chǔ)器芯片13作了說明，但在存儲(chǔ)器芯片13之上形成的電路還可以是閃存電路或其他存儲(chǔ)器電路。
[0086]將電路元件與其他電路元件連接的多層配線41形成在電路元件的上部。而且，在所述電路元件與配線41之間和下層的配線41與上層的配線41之間形成多層的夾層絕緣膜42。而且，在夾層的絕緣膜42中形成將電路元件與配線41電連接和將下層的配線41電連接至上層的配線41的多個(gè)接觸層43。
[0087]保護(hù)DRAM電路的表面保護(hù)膜(鈍化膜)44形成在存儲(chǔ)器芯片13的主表面之上的最上層。而且，在存儲(chǔ)器芯片13的最上層處形成通過表面保護(hù)膜44的開口部分和配線41的暴露部分形成的多個(gè)主表面焊盤(電極焊盤)45。
[0088]球(球體)狀的凸點(diǎn)電極46形成在各個(gè)主表焊盤45的表面之上。各個(gè)凸點(diǎn)電極46由金屬膜組成，所述金屬膜例如通過從較靠近主表面焊盤45的一側(cè)按順序?qū)訅恒~(Cu)膜、鎳(Ni)膜、和包括錫(Sn)-銀(Ag)合金的焊料膜形成。
[0089]在存儲(chǔ)器芯片13的主表面之上形成的主表面焊盤45和在存儲(chǔ)器芯片13的表面之上形成的凸點(diǎn)電極46布置在存儲(chǔ)器芯片13的短邊(圖7中沿Y方向的邊)的中心部分并且沿長(zhǎng)邊(圖7中沿X方向的邊)形成，如圖7所示。然后存儲(chǔ)器芯片13通過凸點(diǎn)電極46與微型計(jì)算機(jī)芯片12的背表面焊盤38電連接，如圖3所示。
[0090]盡管圖是簡(jiǎn)化的，但在存儲(chǔ)器芯片13的主表面之上形成的主表面焊盤45的數(shù)目為約1200，并且所述主表面焊盤45被布置以形成例如沿Y方向4行、每行包括沿存儲(chǔ)器芯片13的長(zhǎng)邊(X方向)約300個(gè)的布局。然后彼此相鄰的主表面焊盤45之間的距離在存儲(chǔ)器芯片13的短邊方向(Y方向)為40 μ m、在長(zhǎng)邊方向(X方向)為50 μ m。這就是說，存儲(chǔ)器芯片13具有比普通DRAM芯片多的輸入-輸出引腳(主表面焊盤45)，從而通過擴(kuò)展總線寬度來提高數(shù)據(jù)傳輸速率。因此，通過凸點(diǎn)電極46與存儲(chǔ)器芯片13的主表面焊盤45電連接的微型計(jì)算機(jī)芯片12的背表面焊盤38的數(shù)目也為約1200。
[0091]如圖3所示，存儲(chǔ)器芯片13的背表面通過粘合劑48固定至副襯底(支撐襯底)50的芯片裝配表面(圖3中副襯底50的背表面)。副襯底50例如由平坦的合成樹脂板組成，且副襯底50的外形尺寸與基部襯底11的外形尺寸(例如，長(zhǎng)14mm且寬14mm)相同。而且，粘合劑48是例如被稱為晶片貼膜(DAF)且具有粘晶和切割膠帶的功能的膜狀粘合劑。
[0092]副襯底50是支撐存儲(chǔ)器芯片13的襯底，因而沒有配線層形成。本文，副襯底50可包括除了合成樹脂板之外的材料，例如玻璃板、陶瓷板或金屬板。
[0093]使用應(yīng)用于副襯底50和基部襯底11之間的間隙的密封材料49將在副襯底50和基部襯底11之間插入的兩個(gè)半導(dǎo)體芯片(半導(dǎo)體芯片12和存儲(chǔ)器芯片13)氣密密封。
[0094]在實(shí)施方式I中，上述NCF用作密封材料49。而且，也可以使用NCP取代NCF。然而，考慮到粘住基部襯底11，在密封材料49的情形下，優(yōu)選使用很可能獲得比膏狀密封材料更好平坦度的膜狀密封材料。
[0095]同時(shí)，配置半導(dǎo)體裝置10的外部端子的焊料球(焊料)18連接至基部襯底11的背表面(裝配表面)之上形成的各個(gè)隆起連接面15的表面。根據(jù)實(shí)施方式I的半導(dǎo)體裝置10通過這些焊料球18裝配在圖中未示出的裝配襯底(母插件板)上。這就是說，半導(dǎo)體裝置10的基部襯底11充當(dāng)內(nèi)插基板將裝配在基部襯底11的芯片裝配表面之上的兩個(gè)半導(dǎo)體芯片(微型計(jì)算機(jī)芯片12和存儲(chǔ)器芯片13)連接至裝配襯底(母插件板)。[0096]焊料球18由基本上不含有鉛(Pb)的無鉛焊料組成，例如僅含有錫(Sn)、錫-鉍(Sn-Bi)合金、或錫-銅-銀(Sn-Cu-Ag)合金。
[0097]這樣，根據(jù)實(shí)施方式I的半導(dǎo)體裝置10通過微型計(jì)算機(jī)芯片12的主表面焊盤35之上形成的凸點(diǎn)電極36將微型計(jì)算機(jī)芯片12與基部襯底11電連接，并且通過存儲(chǔ)器芯片13的主表面焊盤45之上形成的凸點(diǎn)電極46將存儲(chǔ)器芯片13與微型計(jì)算機(jī)芯片12電連接。因此，可以使穿過微型計(jì)算機(jī)芯片12電連接基部襯底11與存儲(chǔ)器芯片13的數(shù)據(jù)傳輸路徑的長(zhǎng)度最小化，從而可以提高數(shù)據(jù)傳輸速率。
[0098]同時(shí)，本申請(qǐng)發(fā)明人還研究了通過在基部襯底11之上裝配由微型計(jì)算機(jī)芯片12和存儲(chǔ)器芯片13組成的芯片層壓制件形成的SIP型半導(dǎo)體裝置(類似于根據(jù)實(shí)施方式I的半導(dǎo)體裝置10)的制造方法。
[0099]一般而言，SIP型半導(dǎo)體裝置的微型計(jì)算機(jī)芯片(控制存儲(chǔ)器芯片的半導(dǎo)體芯片)具有外部接口電路和內(nèi)部接口電路，其中，所述外部接口電路用于輸入來自外部設(shè)備的信號(hào)和向外部設(shè)備輸出信號(hào)，所述內(nèi)部接口電路用于輸入來自內(nèi)部設(shè)備(此處為存儲(chǔ)器芯片)的信號(hào)和向內(nèi)部設(shè)備輸出信號(hào)。因此，優(yōu)選地采用下述配置:將微型計(jì)算機(jī)芯片布置在更靠近基部襯底(配線襯底)的一側(cè)并且在微型計(jì)算機(jī)芯片之上層壓存儲(chǔ)器芯片，從而縮短連接基部襯底和芯片層壓制件的數(shù)據(jù)傳輸路徑的長(zhǎng)度并且實(shí)現(xiàn)SIP型半導(dǎo)體裝置的高速操作。
[0100]而且，通常在半導(dǎo)體芯片的制造步驟中，通過減小半導(dǎo)體芯片的外形尺寸和增加從半導(dǎo)體晶片上獲取的芯片數(shù)目來嘗試改善制造效率和降低制造成本。為了達(dá)到該目的，微型計(jì)算機(jī)芯片的外形尺寸趨于逐年減小。然而，在存儲(chǔ)器芯片的情形下，外形尺寸趨于隨著大容量需求的增長(zhǎng)而逐年增加，而且超過長(zhǎng)6_和寬6_的外形尺寸近年來也變得普遍。這就是說，微型計(jì)算機(jī)芯片的外形尺寸和存儲(chǔ)器芯片的外形尺寸之間的差異正逐年擴(kuò)大。
[0101]因而在SIP型半導(dǎo)體裝置的制造步驟中，如果大直徑的存儲(chǔ)器芯片在小直徑的微型計(jì)算機(jī)芯片裝配在基部襯底(配線襯底)之上后層壓在該微型計(jì)算機(jī)芯片之上，存儲(chǔ)器芯片伸出微型計(jì)算機(jī)芯片的比例上升，并且很可能引起存儲(chǔ)器芯片的傾斜和不穩(wěn)定。結(jié)果，過度的壓力被施加至微型計(jì)算機(jī)芯片和存儲(chǔ)器芯片的接合點(diǎn)，從而使這兩個(gè)芯片的接合點(diǎn)的可靠性退化，在存儲(chǔ)器芯片的伸出部分產(chǎn)生破裂，從而使SIP型半導(dǎo)體裝置的可靠性和制造產(chǎn)量退化。
[0102]鑒于上述情況，在實(shí)施方式I中，通過下述的方法制造SIP型半導(dǎo)體裝置10。
[0103]〈制造半導(dǎo)體裝置的方法〉
[0104]下面根據(jù)與附圖有關(guān)的步驟順序闡述制造根據(jù)實(shí)施方式I的半導(dǎo)體裝置10的方法。
[0105]圖9A是顯示出用于制造根據(jù)實(shí)施方式I的半導(dǎo)體裝置的大型襯底的芯片裝配表面的平面圖，圖9B是該大型襯底的截面圖。
[0106]首先，提供圖9所示的大型襯底100。大型襯底100為平坦襯底，其平面形狀為矩形，并且通過切割線DLl (圖9A中使用雙點(diǎn)劃線示出)分為多個(gè)裝置區(qū)域(本文為6個(gè)裝置區(qū)域)。各個(gè)裝置區(qū)域:是當(dāng)大型襯底100沿裝置區(qū)域的外邊緣(切割線DLl)切割時(shí)變成半導(dǎo)體裝置10的副襯底50的區(qū)域；并且具有與副襯底50相同的外形尺寸。
[0107]而且，通過切割(切斷)圖10中所示的半導(dǎo)體晶片20提供多個(gè)存儲(chǔ)器芯片(第一半導(dǎo)體芯片)13，與提供大型襯底100的步驟并行。如圖7和圖8所示，配置DRAM電路的多個(gè)電路元件(第一半導(dǎo)體元件)和多個(gè)主表面焊盤(第一主表面焊盤)45形成在各個(gè)存儲(chǔ)器芯片13的主表面(第一主表面)之上。而且，凸點(diǎn)電極(第一導(dǎo)電部件)46形成在各個(gè)主表面焊盤45的表面之上。
[0108]此處，在主表面焊盤45的表面之上形成的凸點(diǎn)電極46的形狀不限于球(球體)狀，而可以是柱狀，例如與在微型計(jì)算機(jī)芯片12的主表面焊盤35的表面之上形成的凸點(diǎn)電極36類似。
[0109]當(dāng)半導(dǎo)體晶片20被切割時(shí)，粘合劑48 (晶片貼膜，第一粘合劑)粘附至半導(dǎo)體晶片20的背表面?zhèn)?，并且半?dǎo)體晶片20和粘合劑48同時(shí)被切割。通過這樣做，與存儲(chǔ)器芯片13具有相同外部尺寸的粘合劑48保持在各單一化的存儲(chǔ)器芯片13的背表面之上。因此，當(dāng)存儲(chǔ)器芯片13裝配在大型襯底100之上時(shí)，向大型襯底100的裝置區(qū)域提供粘合劑的步驟變得不是必須的。
[0110]2.芯片焊接步驟
[0111]繼續(xù)地，如圖11 (大型襯底100的平面圖)和圖12 (顯示大型襯底100的一個(gè)裝置區(qū)域的截面圖)所示，存儲(chǔ)器芯片13裝配在大型襯底100的各個(gè)裝置區(qū)域之上。存儲(chǔ)器芯片13通過所謂的正面朝上裝配方法進(jìn)行裝配，所述面朝上安裝方法為:使存儲(chǔ)器芯片13的背表面(粘合劑48粘附的表面,第一背表面)與大型襯底100的芯片裝配表面(第一表面)相對(duì)。這就是說，在存儲(chǔ)器芯片13的背表面通過粘合劑48粘附至大型襯底100的芯片裝配表面之后，大型襯底100被加熱，粘合劑48被固化，進(jìn)而使存儲(chǔ)器芯片固定至大型襯底100的芯片裝配表面。大型襯底100的裝置區(qū)域和存儲(chǔ)器芯片13的位置調(diào)整例如通過利用形成在大型襯底100的裝置區(qū)域內(nèi)的基準(zhǔn)標(biāo)記22來執(zhí)行。
[0112]本文，存儲(chǔ)器芯片13的芯片焊接不限于使用晶片貼膜(粘合劑48)的方法，還可以例如通過向大型襯底100的裝置區(qū)域提供膏狀粘合劑的方法來執(zhí)行。膏狀粘合劑的優(yōu)勢(shì)在于比晶片貼膜便宜。
[0113]接下來如圖13和圖14所示，膜狀粘合劑(第二粘合劑)47裝配在存儲(chǔ)器芯片13的主表面之上。粘合劑47是上述的NCF，并且粘合劑47的外形尺寸比存儲(chǔ)器芯片13的外形尺寸小并且比在下一個(gè)步驟中裝配在存儲(chǔ)器芯片13的主表面之上的微型計(jì)算機(jī)芯片12的外形尺寸大。此處，粘合劑47還可以包括前述的NCP。
[0114]在存儲(chǔ)器芯片13的主表面之上裝配NCF這樣的膜狀粘合劑47的情形下，優(yōu)選地采用真空層壓方法。通過這樣做，可以防止存儲(chǔ)器芯片13的主表面(在該表面上形成凸點(diǎn)電極46)和粘合劑47之間形成間隙。
[0115]接下來如圖15和圖16所示，微型計(jì)算機(jī)芯片12裝配在存儲(chǔ)器芯片13的主表面之上。如圖4和圖6所示，配置邏輯電路的多個(gè)電路元件(第二半導(dǎo)體元件)和多個(gè)主表面焊盤(第二主表面焊盤)35形成在微型計(jì)算機(jī)芯片12的主表面(第二主表面)之上。而且，凸點(diǎn)電極(第二導(dǎo)電部件)36形成在各個(gè)主表面焊盤35的表面之上。而且，如圖5和圖6所示，分別與硅襯底30內(nèi)形成的多個(gè)通孔37電連接的多個(gè)背表面焊盤38形成在微型計(jì)算機(jī)芯片12的背表面(第二背表面)之上。
[0116]本文，在主表面焊盤35的表面之上形成的凸點(diǎn)電極36的形狀不限于柱狀，還可以是球(球體)狀，例如與存儲(chǔ)器芯片13的主表面焊盤45的表面之上形成的凸點(diǎn)電極46類似。此外，微型計(jì)算機(jī)芯片12的凸點(diǎn)電極36和存儲(chǔ)器芯片13的凸點(diǎn)電極46可以由金(Au)的突出電極構(gòu)成。
[0117]與提供大型襯底100的步驟并行，以與提供存儲(chǔ)器芯片13相同的方式提供微型計(jì)算機(jī)芯片12。這就是說，通過切割(切斷)半導(dǎo)體晶片21提供多個(gè)微型計(jì)算機(jī)芯片(第二半導(dǎo)體芯片)12，如圖17所示。
[0118]當(dāng)半導(dǎo)體晶片21被切割時(shí)，切割膜23附著在半導(dǎo)體晶片21的背表面，并且僅切割半導(dǎo)體晶片21。通過這樣做，單一化的微型計(jì)算機(jī)芯片12還處于附著至切割膜23的狀態(tài)，從而可以將微型計(jì)算機(jī)芯片12整體地輸送至焊接步驟。
[0119]當(dāng)微型計(jì)算機(jī)芯片12裝配在存儲(chǔ)器芯片13的主表面之上時(shí)，在附著至切割膜23的微型計(jì)算機(jī)芯片12被拾起并布置在存儲(chǔ)器芯片13的上方之后，微型計(jì)算機(jī)芯片12的背表面與存儲(chǔ)器芯片13的主表面相對(duì)。接著，通過將微型計(jì)算機(jī)芯片12按壓至存儲(chǔ)器芯片13的主表面之上的粘合劑47上，微型計(jì)算機(jī)12的背表面焊盤38與存儲(chǔ)器芯片13的凸點(diǎn)電極46電連接。然后，通過在此狀態(tài)下加熱和固化粘合劑47，微型計(jì)算機(jī)芯片12固定至存儲(chǔ)器芯片13并且所述兩個(gè)芯片的接合點(diǎn)(微型計(jì)算機(jī)芯片12的背表面焊盤38和存儲(chǔ)器芯片13的主表面焊盤45和凸點(diǎn)電極46)使用粘合劑47密封。
[0120]3.密封和襯底粘貼步驟
[0121]接下來如圖18所示，膜狀密封材料49裝配在大型襯底100的芯片裝配表面之上。密封材料49是上述的NCF。密封材料49是密封存儲(chǔ)器芯片13和微型計(jì)算機(jī)芯片12的部件并且具有厚的膜厚度以便微型計(jì)算機(jī)芯片12的主表面之上形成的凸點(diǎn)電極36不被暴露。而且，密封材料49具有與大型襯底100的外形尺寸相同的外形尺寸，并且裝配密封材料49以覆蓋大型襯底100的整個(gè)芯片裝配表面。
[0122]在大型襯底100的芯片裝配表面之上裝配NCF這樣的膜狀密封材料49的情形下，優(yōu)選地采用真空層壓方法。通過這樣做，可以防止在存儲(chǔ)器芯片13和粘合劑47之間或在微型計(jì)算機(jī)芯片12和粘合劑47之間形成間隙。
[0123]接著，提供如圖19和圖20所示的大型配線襯底200。圖19是顯示大型配線襯底200的芯片裝配表面的平面圖。圖20是示出大型配線襯底的裝配表面的平面圖。
[0124]大型配線襯底200是平面形狀為矩形并且具有與大型襯底100相同的外形尺寸的配線襯底。而且,大型配線襯底200通過圖19和圖20中使用雙點(diǎn)劃線所示的切割線DL2劃分為多個(gè)(此處6個(gè))裝置區(qū)域。各個(gè)裝置區(qū)域:是當(dāng)大型配線襯底200沿裝置區(qū)域的外部邊緣(切割線DL2)切割時(shí)變成上述的半導(dǎo)體裝置10的基部襯底11的區(qū)域；并且具有與基部襯底11相同的結(jié)構(gòu)和外形尺寸。多個(gè)焊接引線14形成在大型配線襯底200的芯片裝配表面(第三表面)之上的各個(gè)裝置區(qū)域內(nèi)，并且多個(gè)隆起連接盤15形成在裝配表面(第四表面)之上的各個(gè)裝置區(qū)域內(nèi)。
[0125]接著，如圖21所示(顯示大型配線襯底200的一個(gè)裝置區(qū)域的截面圖)，通過將大型配線襯底200的芯片裝配表面與大型襯底100相對(duì)并且向下按壓大型配線襯底200 (沿大型襯底100的芯片裝配表面的方向)，大型配線襯底200的焊接引線14與微型計(jì)算機(jī)芯片12的凸點(diǎn)電極36電連接。然后，在此狀態(tài)下加熱和固化密封材料49。通過這樣做，由微型計(jì)算機(jī)芯片12和存儲(chǔ)器芯片13組成的芯片層壓制件固定在大型配線襯底200和大型襯底100之間并且使用密封材料49氣密密封。
[0126]本文，盡管在上述的方法中在密封材料49裝配在大型襯底100的芯片裝配表面之上后大型配線襯底200和大型襯底100進(jìn)行層壓，但還可以在事先將密封材料49附著在大型配線襯底200的芯片裝配表面后層壓大型配線襯底200和大型襯底100，如圖22所示。
[0127]而且，盡管在上述制造方法中層壓具有相同外形尺寸的大型配線襯底200和大型襯底100 (圖21)，但大型配線襯底200的外形尺寸可以比大型襯底100的外形尺寸小。
[0128]這就是說，還可以將與大型襯底100具有相同外部尺寸的大型配線襯底200事先切割為多個(gè)塊，而后將所述切割后的大型配線襯底200的各個(gè)塊層壓至大型襯底100，如圖23所示。而且，還可以事先將大型配線襯底200切割為裝置區(qū)域而后逐個(gè)將所述切割后的大型配線襯底200層壓至大型襯底100的各裝置區(qū)域，如圖24所示。這些方法在下述情形下可有效地適用:由于大型襯底100或大型配線襯底200的翹曲等，相對(duì)于大型配線襯底200的裝置區(qū)域，大型襯底100的裝置區(qū)域難以精確調(diào)整。
[0129]4.球裝配步驟
[0130]接著，如圖25所示，焊料球18連接至在大型配線襯底200的裝配表面之上形成的各隆起連接盤15的表面。為了將焊料球18連接至各隆起連接盤15的表面，焊料球18暫時(shí)固定至事先涂覆有焊劑的各隆起連接盤15的表面，然后加熱并回流。
[0131]5.切割步驟
[0132]接著，通過沿著各自裝置區(qū)域的外部邊緣(切割線DLl和DL2)切割大型襯底100和大型配線襯底200完成根據(jù)圖1至圖3所示實(shí)施方式I的半導(dǎo)體裝置10。
[0133]在這種方法中，在實(shí)施方式I中，當(dāng)制造通過在基部襯底11之上裝配由微型計(jì)算機(jī)芯片12和存儲(chǔ)器芯片13組成的芯片層壓制件形成的SIP型半導(dǎo)體裝置10時(shí)，首先將具有大外形尺寸的存儲(chǔ)器芯片13裝配在大型襯底100 (副襯底50)之上。接著，具有比存儲(chǔ)器芯片13小的外形尺寸的微型計(jì)算機(jī)芯片12在存儲(chǔ)器芯片13之上層壓并且將存儲(chǔ)器芯片13與微型計(jì)算機(jī)芯片12電連接。然后最終，大型配線襯底200 (基部襯底11)在微型計(jì)算機(jī)芯片12之上層壓并且從而使微型計(jì)算機(jī)芯片12與大型配線襯底200 (基部襯底11)電連接。
[0134]通過上述制造方法，通過在具有大外形尺寸的存儲(chǔ)器芯片13之上層壓具有小外形尺寸的微型計(jì)算機(jī)芯片12可以抑制上層的微型計(jì)算機(jī)芯片12的傾斜和不穩(wěn)定。通過這樣做，對(duì)微型計(jì)算機(jī)芯片12和存儲(chǔ)器芯片13的接合點(diǎn)未施加過度的壓力，從而可以:抑制微型計(jì)算機(jī)芯片12和存儲(chǔ)器芯片13的接合點(diǎn)的可靠性的退化和芯片破裂的發(fā)生；改善SIP型半導(dǎo)體裝置10的可靠性和制造產(chǎn)量。
[0135]<實(shí)施方式I的修改實(shí)施例>
[0136]盡管在上述實(shí)施方式I中沒有在副襯底50 (大型襯底100)之上形成配線層，但還可以在配置副襯底50 (大型襯底100)的絕緣部件的兩個(gè)表面(芯片裝配表面和背表面)之上形成配線51,例如圖26所示。
[0137]在這種情形下，還可以在通過下述方法在副襯底50之上裝配電子元件:預(yù)先在基部襯底11的芯片裝配表面之上形成配線19并且通過如圖所示的在粘貼步驟之前形成于密封材料49內(nèi)的通孔(導(dǎo)電部件)52將副襯底50的配線51與基部襯底11的配線19電連接，從而可以改善半導(dǎo)體裝置10的裝配密度。
[0138]在這種情形下，進(jìn)一步地，作為副襯底50的絕緣部件，可以使用除了合成樹脂之外的材料，例如玻璃或陶瓷。通過這樣做，與使用由合成樹脂組成的絕緣部件的情形相比，可以減小副襯底50的厚度。
[0139](實(shí)施方式2)
[0140]在根據(jù)實(shí)施方式I的制造方法中，在存儲(chǔ)器芯片13和微型計(jì)算機(jī)芯片12裝配在大型襯底100的芯片裝配表面之上后，大型襯底100和大型配線襯底200層壓在一起。另一方面，在根據(jù)實(shí)施方式2的制造方法中，在存儲(chǔ)器芯片13和微型計(jì)算機(jī)芯片12裝配在大型襯底100的芯片裝配表面之上后，基部襯底(大型配線襯底)形成在微型計(jì)算機(jī)芯片12的主表面之上。
[0141]首先如圖27 (顯示大型襯底100的一個(gè)裝置區(qū)域的截面圖)所示，存儲(chǔ)器芯片13通過粘合劑48 (例如根據(jù)實(shí)施方式I的制造方法的晶片貼膜)裝配在大型襯底100的各裝置區(qū)域內(nèi)。此處，黑色阻焊劑(絕緣層)63形成在實(shí)施方式2中所使用的大型襯底100的兩個(gè)表面(芯片裝配表面和背表面)之上，目的是為保護(hù)大型襯底100之上裝配的存儲(chǔ)器芯片13和遮擋光(防止由于光進(jìn)入芯片而導(dǎo)致的存儲(chǔ)單元的軟錯(cuò)誤)。
[0142]接著，如圖28所示，膜狀粘合劑47 (例如上述NCF)裝配在存儲(chǔ)器芯片13的主表面之上。盡管在實(shí)施方式I中具有比存儲(chǔ)器芯片13小的外形尺寸的粘合劑47裝配在存儲(chǔ)芯片13的主表面之上(圖13和圖14)，但在實(shí)施方式2中使用具有與大型襯底100相同外形尺寸的粘合劑47并且將粘合劑47粘附至大型襯底100的整個(gè)芯片裝配表面。
[0143]接著，如圖29所示，在微型計(jì)算機(jī)芯片12裝配至存儲(chǔ)器芯片13的主表面且微型計(jì)算機(jī)芯片12的背表面焊盤38與存儲(chǔ)器芯片13的凸點(diǎn)電極46電連接后，粘合劑47被加熱并固化。微型計(jì)算機(jī)芯片12從而固定至存儲(chǔ)器芯片13并且所述兩個(gè)芯片的接合點(diǎn)(微型計(jì)算機(jī)芯片12的背表面焊盤38和存儲(chǔ)器芯片13的主表面焊盤45和凸點(diǎn)電極46)使用粘合劑47密封。此處，粘合劑47還可以是膏狀粘合劑材料，例如NCP。
[0144]盡管在實(shí)施方式I中使用具有在主表面焊盤35的表面之上形成的凸點(diǎn)電極36的微型計(jì)算機(jī)芯片12，但在實(shí)施方式2中使用不具有在主表面焊盤35的表面之上形成的凸點(diǎn)電極(第二導(dǎo)電部件)36的微型計(jì)算機(jī)芯片12。
[0145]接著，如圖30所示，絕緣膜60通過例如真空層壓方法附著在微型計(jì)算機(jī)芯片12的主表面和粘合劑47的表面之上。優(yōu)選地，絕緣膜60由對(duì)隨后的配線形成步驟中使用的電解電鍍液具有高耐化學(xué)性并且對(duì)配線材料具有高粘合性的絕緣部件組成。這樣的絕緣部件的例子為預(yù)浸料和 ABF (Ajinomoto Build-up Film,是由 Ajinomoto Fine-Techno C0.生產(chǎn)的產(chǎn)品的商品名稱)，所述預(yù)浸料和ABF用于制造多層的配線襯底，換而言之，用作用于配線襯底的絕緣部件。
[0146]接著，如圖31所示，在微型計(jì)算機(jī)芯片的主表面之上形成的主表面焊盤35的上方的絕緣膜60上形成多個(gè)開口 61，所述主表面焊盤35在開口 61的底部暴露。例如，通過使用激光束照射主表面焊盤35上方的絕緣膜60形成所述開口 61。
[0147]接著，如圖32所示，由銅(Cu)等組成的配線62形成在絕緣膜60的表面之上和開口 61內(nèi)，配線62與形成在微型計(jì)算機(jī)芯片12的主表面之上的主表面焊盤35電連接。
[0148]配線62通過下述步驟形成。首先，通過非電解電鍍或?yàn)R射方法在開口 61內(nèi)和絕緣膜60的表面之上形成由薄銅(Cu)膜組成的籽晶層。接著，在通過電解電鍍方法在籽晶層的表面之上形成厚銅(Cu )膜之后，通過使用光敏抗蝕膜作為掩膜進(jìn)行蝕刻使所述兩層銅(Cu)膜形成圖案。[0149]接著，如圖33所示，在第二分層絕緣膜64附著至絕緣膜60 (配線62形成在絕緣膜60之上)的整個(gè)表面之后，例如使用激光束照射絕緣膜64來在配線62之上的絕緣膜64內(nèi)形成通孔(開口)65，配線62在通孔65的底部暴露。
[0150]接著，如圖34所示，在通孔65內(nèi)和第二分層絕緣膜64的表面之上形成由銅(Cu)膜組成的第二分層配線66，隨后第二分層配線66通過通孔65與第一分層配線62電連接。第二分層配線66可以通過與第一分層配線62相同的步驟形成。
[0151]接著，如圖35所示，在保護(hù)配線66的阻焊劑(絕緣膜)67形成在絕緣膜64的表面之上后，通過蝕刻阻焊劑67并由此暴露第二分層配線66的部分形成多個(gè)隆起連接盤(電極焊盤)68。通過上述步驟，在微型計(jì)算機(jī)芯片12的主表面之上形成了具有兩層配線62和66的基部襯底69。
[0152]接著，在基部襯底69的隆起連接盤68的表面之上形成由鎳(Ni)膜和金(Au)膜組成的鍍膜(圖中未示出)之后，焊料球18連接至隆起連接盤68的表面，如圖36所示。焊料球18通過與實(shí)施方式I中的焊料球18相同的方法進(jìn)行連接。
[0153]接著，如圖37所示，移走不再必需的大型襯底100。在這種情況下，阻焊劑63留在存儲(chǔ)器芯片13的背表面之上以遮光和保護(hù)存儲(chǔ)器芯片13。
[0154]接著，通過切割基部襯底69完成圖38中所示的根據(jù)實(shí)施方式2的半導(dǎo)體裝置70。本文，盡管在本例中基部襯底69是在不必要的大型襯底100移走之后進(jìn)行切割，還可以在通過切割基部襯底69和大型襯底100將半導(dǎo)體裝置70單一化之后將大型襯底100從存儲(chǔ)器芯片13的背表面移走。
[0155]通過上述制造方法，可以通過在具有大外形尺寸的存儲(chǔ)器芯片13之上層壓具有小外形尺寸的微型計(jì)算機(jī)芯片12來抑制上層的微型計(jì)算機(jī)芯片12的傾斜和不穩(wěn)定。通過這樣做，不會(huì)對(duì)微型計(jì)算機(jī)芯片12和存儲(chǔ)器芯片13的接合點(diǎn)施加過度的壓力，從而可以:抑制微型計(jì)算機(jī)芯片12和存儲(chǔ)器芯片13的接合點(diǎn)的可靠性的退化和芯片破裂的發(fā)生；并且改善SIP型半導(dǎo)體裝置70的可靠性和制造產(chǎn)量。
[0156]而且，通過上述制造方法，在球裝配步驟之后移走不再必需的大型襯底100，從而可以實(shí)現(xiàn)比實(shí)施方式I的半導(dǎo)體裝置10薄的半導(dǎo)體裝置70。
[0157]<實(shí)施方式2的修改實(shí)施例>
[0158]盡管在實(shí)施方式2中在球裝配步驟之后移走大型襯底100，但與實(shí)施方式I類似，可保留大型襯底100。在這樣的情況下，通過切割大型襯底100獲得的副襯底(支撐襯底)71固定在存儲(chǔ)器芯片13的背表面?zhèn)龋鐖D39所示，從而可以改善半導(dǎo)體裝置70的機(jī)械強(qiáng)度。此處在這種情形下，由于進(jìn)入存儲(chǔ)器芯片13的光由副襯底71遮擋，可以不在大型襯底100的表面之上形成黑色阻焊劑63。
[0159]進(jìn)一步地，在此情況下，也可以通過以與實(shí)施方式I的修改實(shí)施例(圖26)相同的方式在副襯底71之上形成配線來在副襯底71之上裝配電子元件，從而可以提高半導(dǎo)體裝置70的裝配密度。
[0160]盡管由本申請(qǐng)發(fā)明人創(chuàng)建的本發(fā)明到此已經(jīng)根據(jù)實(shí)施方式進(jìn)行了具體的闡述，但本發(fā)明并不限于上述的實(shí)施方式，當(dāng)然本發(fā)明可以在不脫離本發(fā)明的要旨的范圍內(nèi)進(jìn)行各種不同的修改。
[0161](修改的實(shí)施例1)[0162]例如，盡管在實(shí)施方式I和2中采用通過在基部襯底的隆起連接盤(電極焊盤)的表面之上形成球(球體)狀焊料(焊料球)獲得的所謂BGA (Ball Grid Array,球面柵格陣列)結(jié)構(gòu)作為半導(dǎo)體裝置的外部端子，但還可以采用通過使用少量的焊料代替焊料球覆蓋隆起連接盤的表面獲得的所謂的LGA (Land Grid Array,平面柵格陣列)。
[0163](修改的實(shí)施例2)
[0164]此外，盡管在實(shí)施方式I和2中將由DRAM組成的半導(dǎo)體芯片作為存儲(chǔ)器芯片的例子，存儲(chǔ)器芯片可以是由閃存或SRAM (靜態(tài)隨機(jī)存取器)組成的半導(dǎo)體芯片。
[0165](修改的實(shí)施例3)
[0166]此外，盡管在實(shí)施方式I和2中將雙層配線襯底作為基部襯底(大型配線襯底)的例子，所述基部層還可以是具有四層或更多層配線層的多層配線襯底。
【權(quán)利要求】
1.一種制造半導(dǎo)體裝置的方法，包括如下步驟: (a)提供具有第一表面的支撐襯底； (b)在所述步驟(a)之后，將第一半導(dǎo)體芯片裝配在所述支撐襯底的第一表面之上以便所述第一半導(dǎo)體芯片的第一背表面面向所述支撐襯底的第一表面，所述第一半導(dǎo)體芯片具有第一主表面、在所述第一主表面上形成的第一半導(dǎo)體元件、在所述第一主表面上形成的并且與所述第一半導(dǎo)體元件電連接的第一主表面焊盤、在所述第一主表面焊盤之上形成的第一導(dǎo)電部件、以及與所述第一主表面相反的所述第一背表面； (C)在所述步驟(b)之后，將第二半導(dǎo)體芯片裝配在所述第一半導(dǎo)體芯片的第一主表面之上以便所述第二半導(dǎo)體芯片的第二背表面面向所述第一半導(dǎo)體芯片的第一主表面，并且通過所述第一導(dǎo)電部件將所述第一半導(dǎo)體芯片的第一主表面焊盤與所述第二半導(dǎo)體芯片的第二背表面焊盤電連接，所述第二半導(dǎo)體芯片具有第二主表面、在所述第二主表面上形成的第二半導(dǎo)體元件、在所述第二主表面之上形成的并且與所述第二半導(dǎo)體元件電連接的第二主表面焊盤、在所述第二主表面焊盤之上形成的第二導(dǎo)電部件、與所述第二主表面相反的第二背表面、以及在所述第二背表面上形成的且與所述第二主表面焊盤電連接的第二背表面焊盤， 其中，所述第二半導(dǎo)體芯片的外形尺寸比所述第一半導(dǎo)體芯片的外形尺寸小； (d)在所述步驟(C)之后，使用密封材料密封所述第一半導(dǎo)體芯片、所述第二半導(dǎo)體芯片、和所述第二導(dǎo)電部件，以便所述第二導(dǎo)電部件不從所述密封材料中暴露； (e )在所述步驟(d)之后，在所述支撐襯底的第一表面之上布置基部襯底以便所述基部襯底的第三表面面向所述支撐襯底的第一表面，使用所述密封材料固定所述基部襯底，以及將所述基部襯底的焊接引線與所述第二半導(dǎo)體芯片的第二導(dǎo)電部件電連接，所述基部襯底具有所述第三表面、在所述第三表面上形成的多個(gè)所述焊接引線、與所述第三表面相反的第四表面、以及在所述第四表面上形成的多個(gè)隆起連接盤；以及 Cf)在所述步驟(e)之后，在所述基部襯底的各個(gè)隆起連接盤處布置外部端子。
2.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體裝置的方法，其中所述密封材料為NCF。
3.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體裝置的方法， 其中所述密封材料包括熱固性樹脂， 其中所述步驟(d)在所述密封材料的固化反應(yīng)未開始的溫度執(zhí)行，以及 其中所述步驟(e)在所述密封材料的固化反應(yīng)開始的溫度執(zhí)行。
4.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體裝置的方法，其中在所述步驟(d)中使用所述密封材料填充所述基部襯底和所述支撐襯底之間的間隙。
5.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體裝置的方法，其中所述步驟(c)包括使用粘合劑填充所述第一半導(dǎo)體芯片的第一主表面和所述第二半導(dǎo)體芯片的第二背表面之間的間隙的步驟。
6.根據(jù)權(quán)利要求5所述的制造半導(dǎo)體裝置的方法，其中所述粘合劑為NCF或NCP。
7.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體裝置的方法，其中所述第二半導(dǎo)體芯片的第二背表面焊盤通過在所述第二半導(dǎo)體芯片內(nèi)形成的通孔與所述第二主表面焊盤電連接。
8.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體裝置的方法，其中所述第一半導(dǎo)體芯片為形成有存儲(chǔ)器電路的存儲(chǔ)器芯片，所述第二半導(dǎo)體芯片為形成有控制所述第一半導(dǎo)體芯片的存儲(chǔ)器電路的控制電路的微型計(jì)算機(jī)芯片。
9.根據(jù)權(quán)利要求8所述的制造半導(dǎo)體裝置的方法，其中所述第一半導(dǎo)體芯片的存儲(chǔ)器電路為DRAM電路。
10.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體裝置的方法， 其中，在所述步驟(a)中提供的所述支撐襯底的第一表面之上形成配線，以及 其中，在所述步驟(d)之后，在所述密封材料內(nèi)形成通孔，在所述支撐襯底之上形成的所述配線通過所述通孔與所述基部襯底之上形成的焊接引線電連接。
11.一種制造半導(dǎo)體裝置的方法，包括如下步驟: (a)提供具有第一表面的支撐襯底； (b)在所述步驟(a)之后，將第一半導(dǎo)體芯片裝配在所述支撐襯底的第一表面之上以便所述第一半導(dǎo)體芯片的第一背表面與所述支撐襯底的第一表面相對(duì)，所述第一半導(dǎo)體芯片具有第一主表面、在所述第一主表面之上形成的第一半導(dǎo)體兀件、在所述第一主表面之上形成的并且與所述第一半導(dǎo)體元件電連接的第一主表面焊盤、在所述第一主表面焊盤之上形成的第一導(dǎo)電部件、以及與所述第一主表面相反的所述第一背表面； (C)在所述步驟(b)之后，將第二半導(dǎo)體芯片裝配在所述第一半導(dǎo)體芯片的第一主表面之上以便所述第二半導(dǎo)體芯片的第二背表面與所述第一半導(dǎo)體芯片的第一主表面相對(duì)，并且通過所述第一導(dǎo)電部件將所述第一半導(dǎo)體芯片的第一主表面焊盤與所述第二半導(dǎo)體芯片的第二背表面焊盤電連接，所述第二半導(dǎo)體芯片具有第二主表面、在所述第二主表面之上形成的第二半導(dǎo)體元件、在所述第二主表面之上形成的并且與所述第二半導(dǎo)體元件電連接的第二主表面焊盤、與所述第二主表面相反的第二背表面、以及在所述第二背表面之上形成的并且與所述第二主表面焊盤電連接的第二背表面焊盤，其中所述第二半導(dǎo)體芯片的外形尺寸比所述第一半導(dǎo)體芯片 的外形尺寸?。? (d)在所述步驟(C)之后，使用粘合劑密封所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片; (e)在所述步驟(d)之后，在所述粘合劑之上布置第一絕緣部件，在所述第二半導(dǎo)體芯片之上的所述第一絕緣部件內(nèi)形成開口，進(jìn)而在所述開口的底部暴露所述第二半導(dǎo)體芯片的第二主表面焊盤； (f)在所述步驟(e)之后，在所述第一絕緣部件之上形成配線并且通過所述開口將所述配線與所述第二主表面焊盤電連接； (g)在所述步驟(f)之后，在所述配線和所述第一絕緣部件之上布置第二絕緣部件，移走所述配線之上的所述第二絕緣部件并且暴露所述配線的部分，進(jìn)而形成多個(gè)隆起連接盤；以及 (h)在所述步驟(g)之后，在各個(gè)所述隆起連接盤處布置外部端子。
12.根據(jù)權(quán)利要求11所述的制造半導(dǎo)體裝置的方法，其中所述粘合劑為NCF或NCP。
13.根據(jù)權(quán)利要求11所述的制造半導(dǎo)體裝置的方法，其中所述第二半導(dǎo)體芯片的第二背表面焊盤通過所述第二半導(dǎo)體芯片內(nèi)形成的通孔與所述第二主表面焊盤電連接。
14.根據(jù)權(quán)利要求11所述的制造半導(dǎo)體裝置的方法，其中所述第一半導(dǎo)體芯片為形成有存儲(chǔ)器電路的存儲(chǔ)器芯片，所述第二半導(dǎo)體芯片為形成有控制所述第一半導(dǎo)體芯片的存儲(chǔ)器電路的控制電路的微型計(jì)算機(jī)芯片。
15.根據(jù)權(quán)利要求11所述的制造半導(dǎo)體裝置的方法，其中在所述步驟(h)之后移走所述支撐襯 底。
【文檔編號(hào)】H01L21/98GK103681516SQ201310314424
【公開日】2014年3月26日 申請(qǐng)日期:2013年7月24日 優(yōu)先權(quán)日:2012年8月31日
【發(fā)明者】杉山道昭, 木下順弘 申請(qǐng)人:瑞薩電子株式會(huì)社