本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件的形成方法和MIM電容的形成方法。

背景技術(shù)：
電阻、電容等無(wú)源器件被廣泛地應(yīng)用于集成電路制作技術(shù)中，這些器件通常采用標(biāo)準(zhǔn)的集成電路工藝，利用摻雜單晶硅、摻雜多晶硅等導(dǎo)電材質(zhì)及氧化膜和氮氧化膜等絕緣材質(zhì)制成，例如PIP（poly-Insulator-Poly）電容。這些器件比較接近硅襯底，器件與襯底之間的寄生電容會(huì)影響器件的性能，尤其在射頻（RF）電路中，隨著頻率的上升，器件的性能下降較快。MIM（Metal-Insulator-Metal，金屬-絕緣體-金屬）電容技術(shù)的提出為解決這一問(wèn)題提供了有效的途徑。這是因?yàn)椋篗IM電容一般制作在金屬互連層，即后段制程（back-endofline，簡(jiǎn)稱(chēng)為BEOL），使得無(wú)源器件與硅襯底之間的距離得以拉開(kāi)，克服了寄生電容和寄生電阻大的弊端。此外，MIM電容的制作與現(xiàn)有集成電路工藝兼容，傳統(tǒng)的MIM電容只需要增加一層介電薄膜和上電極的淀積及一步光刻和刻蝕過(guò)程，低成本及高性能這些使得MIM電容逐漸成為RF集成電路制作過(guò)程中無(wú)源器件的主流。現(xiàn)有工藝中，MIM電容的結(jié)構(gòu)為由金屬、絕緣體和金屬三層薄膜組成的夾心結(jié)構(gòu)，形成MIM電容包括如下步驟：提供基底；在所述基底上形成鋁金屬層；在所述鋁金屬層上形成材料為氧化硅或者氮化硅的電容介電層；在所述電容介電層上形成氮化鈦層。所述鋁金屬層的厚度范圍為0.2微米～0.6微米。所述鋁金屬層和氮化鈦金屬層分別作為所形成MIM電容的下極板和上極板。然而，在對(duì)上述工藝形成的MIM電容進(jìn)行檢測(cè)時(shí)發(fā)現(xiàn)，所形成MIM電容的可靠性差。更多與MIM電容相關(guān)的技術(shù)請(qǐng)參考公開(kāi)號(hào)為CN101989621A（公開(kāi)日為2011年3月23日）的中國(guó)專(zhuān)利申請(qǐng)。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體器件的形成方法和MIM電容的形成方法，提高半導(dǎo)體器件和MIM電容的可靠性以及電學(xué)性能。為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：提供基底；在所述基底上形成第一層間介質(zhì)層，并形成貫穿所述第一層間介質(zhì)層的第一金屬互連層和第二金屬互連層，所述第一金屬互連層和第二金屬互連層之間存在距離；在所述第一層間介質(zhì)層、第一金屬互連層和第二金屬互連層上形成第二層間介質(zhì)層，并在所述第一金屬互連層上形成貫穿所述第二層間介質(zhì)層的第一金屬插塞，在所述第二金屬互連層上形成貫穿所述第二層間介質(zhì)層的第二金屬插塞；在所述第二層間介質(zhì)層、第一金屬插塞和第二金屬插塞上形成第一導(dǎo)電材料層；在所述第一金屬互連層上方的第一導(dǎo)電材料層上形成電容介電層；在所述電容介電層和第一導(dǎo)電材料層上形成第二導(dǎo)電材料層；對(duì)位于所述第一金屬互連層和所述第二金屬互連層之間第一層間介質(zhì)層上方的第二導(dǎo)電材料層和第一導(dǎo)電材料層進(jìn)行刻蝕，至暴露出所述第二層間介質(zhì)層；其中，所述第一導(dǎo)電材料層的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合，所述第二導(dǎo)電材料層的材料為鋁。可選的，在所述電容介電層和第一導(dǎo)電材料層上形成第二導(dǎo)電材料層之前，還包括：在所述電容介電層和第一導(dǎo)電材料層上形成第一粘附材料層；在形成所述第二導(dǎo)電材料層之后，還包括：在所述第二導(dǎo)電材料層上形成第二粘附材料層?？蛇x的，所述第一粘附材料層和第二粘附材料層的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合；所述第一粘附材料層和第二粘附材料層的厚度范圍為100埃～1000埃。可選的，形成所述第一導(dǎo)電材料層的方法為物理氣相沉積工藝，形成所述第二導(dǎo)電材料層的方法為物理氣相沉積工藝。可選的，所述第二導(dǎo)電材料層的厚度范圍為0.2微米～4微米?？蛇x的，所述電容介電層的材料為氧化硅或者氮化硅；形成所述電容介電層包括：在所述第一導(dǎo)電材料層上形成電容介電材料層；在所述第一金屬互連層上方的所述電容介電材料層上形成第一掩膜層；以所述第一掩膜層為掩模，對(duì)所述電容介電材料層進(jìn)行刻蝕，至剩余位于所述第一金屬互連層上方的電容介電材料層，以形成電容介電層；去除所述第一掩膜層。可選的，對(duì)位于所述第一金屬互連層和所述第二金屬互連層之間第一層間介質(zhì)層上方的第二導(dǎo)電材料層和第一導(dǎo)電材料層進(jìn)行刻蝕，至暴露出所述第二層間介質(zhì)層時(shí)，還包括：去除位于所述電容介電層邊緣上方的第二導(dǎo)電材料層，直至暴露出預(yù)定寬度的所述電容介電層邊緣?？蛇x的，所述預(yù)定寬度大于500埃。本發(fā)明還提供了一種MIM電容的形成方法，包括：提供基底；在所述基底上由下至上依次形成第一導(dǎo)電層、電容介電層和第二導(dǎo)電層，所述第一導(dǎo)電層的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合，所述第二導(dǎo)電層的材料為鋁?？蛇x的，在所述電容介電層上形成第二導(dǎo)電層之前，還包括：在所述電容介電層上形成第一粘附層；在形成所述第二導(dǎo)電層之后，還包括：在所述第二導(dǎo)電層上形成第二粘附層?？蛇x的，所述第一粘附層和第二粘附層的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合；所述第一粘附層和第二粘附層的厚度范圍為100?！?000埃?？蛇x的，形成所述第一導(dǎo)電層的方法為物理氣相沉積工藝，形成所述第二導(dǎo)電層的方法為物理氣相沉積工藝?？蛇x的，所述第二導(dǎo)電層的厚度范圍為0.2微米～4微米?？蛇x的，所述介電材料為氧化硅或者氮化硅。可選的，在所述基底上形成所述第一導(dǎo)電層之前，還包括：在所述基底上形成第一層間介質(zhì)層，并形成貫穿所述第一層間介質(zhì)層的金屬互連層；在所述第一層間介質(zhì)層和金屬互連層上形成第二層間介質(zhì)層，并形成貫穿所述第二層間介質(zhì)層且與所述金屬互連層連接的金屬插塞；所述第一導(dǎo)電層位于所述第二層間介質(zhì)層和所述金屬插塞上。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：在基底上由下至上依次形成材料為鈦、鉭、氮化鈦和氮化鉭中一種或幾種組合的第一導(dǎo)電層、電容介電層和材料為鋁的第二導(dǎo)電層，以分別作為MIM電容的下極板、介電層和上極板。由于第一導(dǎo)電層的上表面平整，位于第一導(dǎo)電層上電容介電層的下表面也平整；又由于電容介電層的材料為非晶態(tài)，電容介電層的上表面也平整，使得MIM電容中介電層的厚度均勻，MIM電容的電學(xué)性能好、可靠性好。另外，在形成第一導(dǎo)電層之前，在基底上形成包括第一金屬互連層和第二金屬互連層的第一層間介質(zhì)層，在第一金屬互連層、第二金屬互連層和第一層間介質(zhì)層上形成第二層間介質(zhì)層，并在第二層間介質(zhì)層中形成與第一金屬互連層連接的第一金屬插塞和于第二金屬互連層連接的第二金屬插塞。然后，在第二層間介質(zhì)層、第一金屬插塞和第二金屬插塞上形成后續(xù)用于形成第一導(dǎo)電層的第一導(dǎo)電材料層，以及在第一金屬互連層上方的第一導(dǎo)電材料層上形成電容介電層，在電容介電層和第一導(dǎo)電材料層上形成第二導(dǎo)電材料層。最后，去除位于第一金屬互連層和第二金屬互連層之間第一層間介質(zhì)層上方的第二導(dǎo)電材料層和第一導(dǎo)電材料層，于第一金屬互連層上方的第二層間介質(zhì)層上形成由下至上依次包括第一導(dǎo)電層、電容介電層和第二導(dǎo)電層的MIM電容，以及于第二金屬互連層上方的第二層間介質(zhì)層上形成第三金屬互連層。在不增加工藝步驟的基礎(chǔ)上，形成了MIM電容和與MIM電容同層的第三金屬互連層，所形成的第三金屬互連層與現(xiàn)有金屬互連線的結(jié)構(gòu)和特性一樣。因此，本實(shí)施例在不影響現(xiàn)有金屬互連線的電學(xué)性能和可靠性（如電遷移特性）基礎(chǔ)上，實(shí)現(xiàn)了制程的完全兼容。附圖說(shuō)明圖1～圖4為本發(fā)明半導(dǎo)體器件的形成方法一個(gè)實(shí)施例的示意圖。具體實(shí)施方式正如背景部分所述，現(xiàn)有工藝形成的MIM電容的可靠性差。現(xiàn)有MIM電容可靠性差的原因是：鋁為金屬晶體，其晶粒的大小不均勻，在基底上形成鋁金屬層時(shí)，位于基底表面上晶粒分布不均勻，導(dǎo)致所形成鋁金屬層的上表面不平整，進(jìn)而導(dǎo)致后續(xù)形成的電容介電層的下表面不平整；氧化硅和氮化硅為非晶體，形成于鋁金屬層上材料為氧化硅或者氮化硅的電容介電層的上表面平整，而氮化鈦層的上下表面均平整，故位于鋁金屬層和氮化鈦層之間電容介電層的厚度不均勻。由于MIM電容的擊穿電壓由電容介電層中厚度最薄處所決定，導(dǎo)致所形成MIM電容的擊穿電壓變化較大，MIM電容易發(fā)生介質(zhì)擊穿，嚴(yán)重影響了所形成MIM電容的電學(xué)性能和可靠性。更為重要的是，當(dāng)鋁金屬層較厚時(shí)，鋁金屬層中的內(nèi)應(yīng)力不能有效釋放，在鋁金屬層的晶粒向上生長(zhǎng)的過(guò)程中，會(huì)導(dǎo)致小丘(Hillock)和晶須（Whisker）在鋁金屬層表面生成，這兩者會(huì)嚴(yán)重影響鋁金屬層表面的平整度。其中，晶須還會(huì)直接導(dǎo)致鋁金屬層和氮化鈦層短路，使得MIM電容的可靠性和電學(xué)性能變得非常差。類(lèi)似的，在將上述氮化鈦層中氮化鈦替換為鈦、鉭或氮化鉭時(shí)，或者替換為鈦、鉭或氮化鉭鈦、氮化鈦、鉭和氮化鉭中幾種的組合時(shí)，也存在相應(yīng)的問(wèn)題。發(fā)明人經(jīng)過(guò)研究發(fā)現(xiàn)，在形成包括材料為鈦、鉭、氮化鈦和氮化鈦中一種或幾種組合的第一導(dǎo)電層、電容介電層和材料為鋁的第二導(dǎo)電層的MIM電容時(shí)，可先在基底上形成材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合的第一導(dǎo)電層，再在第一導(dǎo)電層上形成電容介電層，以及在電容介電層上形成材料為鋁的第二導(dǎo)電層。由鈦、鉭、氮化鈦和氮化鉭中一種或幾種組合形成的第一導(dǎo)電層上表面平整，形成于第一導(dǎo)電層上電容介電層的下表面平整；又由于氧化硅或者氮化硅為非晶體，所形成電容介電層的上表面也平整，形成于第二導(dǎo)電層上電容介電層的厚度均勻，所形成MIM電容的擊穿電壓穩(wěn)定。另外，由于第二導(dǎo)電層的晶粒是向上生長(zhǎng)的，在形成第二導(dǎo)電層層時(shí)生成的小丘和晶須位于第二導(dǎo)電層的上表面，第二導(dǎo)電層與電容介電層的接觸面平整，小丘和晶須不會(huì)導(dǎo)致第一導(dǎo)電層和第二導(dǎo)電層發(fā)生短路，所形成MIM電容的電學(xué)性能好、可靠性佳。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。參考圖1，提供基底300，在所述基底300上形成第一層間介質(zhì)層304，并形成貫穿所述第一層間介質(zhì)層304的第一金屬互連層302a和第二金屬互連層302b，所述第一金屬互連層302a和第二金屬互連層302b之間存在距離W。距離W大于0即可。本實(shí)施例中，所述基底300可以為包括前介電層（premetaldielectric，簡(jiǎn)稱(chēng)為PMD）的半導(dǎo)體襯底，也可以為包括各種器件或金屬互連結(jié)構(gòu)的半導(dǎo)體襯底。所述第一層間介質(zhì)層304的材料為低k材料或者超低k材料，所述第一金屬互連層302a和第二金屬互連層302b的材料可為鋁或銅。所述第一層間介質(zhì)層304、第一金屬互連層302a和第二金屬互連層302b的形成工藝為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。繼續(xù)參考圖1，在所述第一層間介質(zhì)層304、第一金屬互連層302a和第二金屬互連層302b上形成第二層間介質(zhì)層306，并在所述第一金屬互連層302a上形成貫穿所述第二層間介質(zhì)層306的多個(gè)第一金屬插塞308a，在所述第二金屬互連層302b上形成貫穿所述第二層間介質(zhì)層306的多個(gè)第二金屬插塞308b。本實(shí)施例中，所述第二層間介質(zhì)層306的材料為低k材料或者超低k材料，所述第一金屬插塞308a和第二金屬插塞308b的材料可為鋁或銅。所述第二層間介質(zhì)層306、第一金屬插塞308a和第二金屬插塞308b的形成工藝為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。需要說(shuō)明的是，為了顯示的方便，圖1中僅示出了位于第一金屬互連層302a和第二金屬互連層302b之間的第一層間介質(zhì)層304，實(shí)際上，第一金屬互連層302a和第二金屬互連層302b周?chē)幕?00上均形成有第一層間介質(zhì)層304。本實(shí)施例中，所述第一金屬互連層302a通過(guò)第一金屬插塞308a與后續(xù)形成的MIM電容的下極板連接，所述第二金屬互連層302b通過(guò)第二金屬插塞308b與后續(xù)形成的第三金屬互連層連接。由于第一金屬插塞308a在MIM電容的下極板形成之前形成，第一金屬插塞308a的形成工藝不會(huì)對(duì)MIM電容造成等離子損傷，故可在第一金屬互連層302a和MIM電容下極板之間的第二層間介質(zhì)層306中形成較多的第一金屬插塞308a，以減小包括第一金屬插塞308a和MIM電容的半導(dǎo)體器件的內(nèi)阻，降低該半導(dǎo)體器件的內(nèi)耗，提高所形成半導(dǎo)體器件的電學(xué)性能。繼續(xù)參考圖1，在所述第二層間介質(zhì)層306、第一金屬插塞308a和第二金屬插塞308b上形成第一導(dǎo)電材料層310a，以及在所述第一導(dǎo)電材料層310a上形成電容介電材料層312a。本實(shí)施例中，所述第一導(dǎo)電材料層310a的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合，形成所述第一導(dǎo)電材料層310a的方法可為物理氣相沉積工藝，所述第一導(dǎo)電材料層310a的厚度范圍為500埃～2000埃。鈦、鉭、氮化鈦和氮化鉭所形成的第一導(dǎo)電材料層310a的上表面平整。所述電容介電材料層312a的材料為氧化硅或者氮化硅；形成所述電容介電材料層312a的方法可為化學(xué)氣相沉積工藝，所述電容介電材料層312a的厚度范圍為80?！?000埃。由于氧化硅和氮化硅為非晶體，電容介電材料層312a上表面平整。而電容介電材料層312a下表面的平整度由第一導(dǎo)電材料層310a上表面的平整度所決定，故電容介電材料層312a的下表面也平整。因此，所形成電容介電材料層312a的厚度均勻。繼續(xù)參考圖1，在第一金屬互連層302a上方的電容介電材料層312a上形成第一掩膜層313。具體的，所述第一掩膜層313可為單層結(jié)構(gòu)，也可為多層結(jié)構(gòu)。本實(shí)施例中，所述第一掩膜層313為單層結(jié)構(gòu)，所述第一掩膜層313的材料為光刻膠。形成所述第一掩膜層313的方法為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。參考圖2，以圖1中所述第一掩膜層313為掩模，刻蝕所述電容介電材料層312a，至僅剩余位于所述第一金屬互連層302a上方的電容介電材料層312a，以形成電容介電層312b。所述電容介電層312b作為所形成MIM電容兩極板之間的介電層。由于圖1中所述電容介電材料層312a的厚度均勻，相應(yīng)的，所形成電容介電層312b的厚度均勻，包括電容介電層312b的MIM電容擊穿電壓穩(wěn)定，所形成MIM電容的電學(xué)性能好、可靠性佳。需要說(shuō)明的是，在以圖1中所述第一掩膜層313為掩模，刻蝕所述電容介電材料層312a之后，還可以以所述第一掩膜層313為掩模，對(duì)所述第一導(dǎo)電材料層310a繼續(xù)進(jìn)行刻蝕，以去除位于第二金屬互連層302b上方部分或者全部厚度的第一導(dǎo)電材料層310a。其中，去除位于第二金屬互連層302b上方第一導(dǎo)電材料層310a的厚度由后續(xù)形成第三金屬互連層的厚度所決定。本實(shí)施例中，在以圖1中所述第一掩膜層313為掩模，刻蝕所述電容介電材料層312a之后，還以所述第一掩膜層313為掩模，對(duì)所述第一導(dǎo)電材料層310a繼續(xù)進(jìn)行刻蝕，以去除位于第二金屬互連層302b上方部分厚度的第一導(dǎo)電材料層310a，剩余第一導(dǎo)電材料層310b。參考圖2，去除圖1中所述第一掩膜層313。本實(shí)施例中，去除所述第一掩膜層313的方法可為灰化工藝。其具體工藝為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。繼續(xù)參考圖2，在所述電容介電層312b和第一導(dǎo)電材料層310b上由下至上依次形成第一粘附材料層314a、第二導(dǎo)電材料層316a和第二粘附材料層318a。本實(shí)施例中，所述第二導(dǎo)電材料層316a的材料為鋁，形成所述第二導(dǎo)電材料層316a的方法可為物理氣相沉積工藝。所述第二導(dǎo)電材料層316a的厚度范圍為0.2微米～4微米。如第二導(dǎo)電材料層316a的厚度為0.2微米、0.3微米、0.5微米、0.6微米、0.7微米、1微米、1.5微米、2微米、2.5微米、3微米、3.1微米、3.5微米或4微米。由于第二導(dǎo)電材料層316a表面的平整度不會(huì)對(duì)電容介電層312b表面的平整度造成影響，可根據(jù)需要設(shè)置第二導(dǎo)電材料層316a的厚度。另外，由于第二導(dǎo)電材料層316a的材料為鋁，其晶粒是向上生長(zhǎng)的，在形成第二導(dǎo)電材料層316a時(shí)生成的小丘和晶須位于第二導(dǎo)電材料層316a的上表面，第二導(dǎo)電材料層316a和第一粘附材料層314a的接觸面平整。本實(shí)施例中，第一粘附材料層314a和第二粘附材料層318a的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合，形成所述第一粘附材料層314a和第二粘附材料層318a的方法為物理氣相沉積工藝，所述第一粘附材料層314a和第二粘附材料層318a的厚度范圍為100?！?000埃。在其他實(shí)施例中，還可省略所述第一粘附材料層314a和第二粘附材料層318a。繼續(xù)參考圖2，在所述第二粘附材料層318a上形成第二掩膜層。具體的，所述第二掩膜層可為單層結(jié)構(gòu)，也可為多層結(jié)構(gòu)。本實(shí)施例中，所述第二掩膜層為單層結(jié)構(gòu)，所述第二掩膜層的材料為光刻膠。形成所述第二掩膜層的方法為旋涂工藝。所述第二掩膜層包括位于第一金屬互連層302a上方的第二掩膜層320a和位于第二金屬互連層302b上方的第二掩膜層320b。由于所述第二掩膜層通過(guò)旋涂工藝形成，故所述第二掩膜層320a和第二掩膜層320b的上表面齊平。位于第一金屬互連層302a和第二金屬互連層302b之間第一層間介質(zhì)層304上的第二粘附材料層318a未被所述第二掩膜層覆蓋。所述第二掩膜層320a的尺寸（長(zhǎng)度和寬度）小于所述電容介電層312b的尺寸。在與所述第二掩膜層320a上表面平行的方向上，所述第二掩膜層320a的邊緣與所述電容介電層312b的對(duì)應(yīng)邊緣存在距離d，距離d大于500埃。參考圖3，以圖2中第二掩膜層320a和320b為掩模，刻蝕第二粘附材料層318a、第二導(dǎo)電層材料層316a、第一粘附材料層314a和第一導(dǎo)電材料層310b，至暴露出所述第二層間介質(zhì)層306，剩余位于電容介電層312b上方的第一粘附層314b、第二導(dǎo)電層316b和第二粘附層318b，以及剩余位于電容介電層312b下方第一導(dǎo)電層310c、位于第二金屬互連層302b上方的第一導(dǎo)電材料層310d、第一粘附材料層314c、第二導(dǎo)電材料層316c和第二粘附材料層318c。其中，所述第一導(dǎo)電層310c作為所形成MIM電容的下極板，所述第二導(dǎo)電層316b作為所形成MIM電容的上極板，所述第一粘附層314b用于提高第二導(dǎo)電層316b與電容介電層312b之間的粘附性，以及用于阻止第二導(dǎo)電層316b中鋁原子向電容介電層312b中擴(kuò)散和提高第二導(dǎo)電層316b的抗電遷移能力。所述第二導(dǎo)電層316b的厚度與第二導(dǎo)電材料層316a的厚度相等，也為0.2微米～4微米。與現(xiàn)有工藝中鋁金屬層的厚度范圍0.2微米～0.6微米相比，本實(shí)施例中，材料為鋁的第二導(dǎo)電層316b的厚度范圍更大。第二導(dǎo)電層316b的電阻越小，MIM電容的內(nèi)耗越小，MIM電容的性能越好。所述第二粘附層318b用于提高第二導(dǎo)電層316b與后續(xù)形成的層間介質(zhì)層（圖未示）之間的粘附性，以及用于阻止第二導(dǎo)電層316b中鋁原子向后續(xù)形成的層間介質(zhì)層中擴(kuò)散和提高第二導(dǎo)電層316b的抗電遷移能力。所形成的MIM電容包括第一導(dǎo)電層310c、電容介電層312b、第一粘附層314b、第二導(dǎo)電層316b和第二粘附層318b。由于在形成電容介電層312b之后形成第二導(dǎo)電層316b，避免第二導(dǎo)電層316b的形貌對(duì)電容介電層312b的形貌造成影響，所形成電容介電層312b的上表面和下表面平整，位于第一導(dǎo)電層310c和第二導(dǎo)電層316b之間的電容介電層312b厚度均勻，包括第一導(dǎo)電層310c、電容介電層312b和第二導(dǎo)電層316b的MIM電容的擊穿電壓穩(wěn)定，所形成MIM電容電學(xué)性能好，可靠性佳。又由于第二導(dǎo)電材料層316a和第一粘附材料層314a的接觸面平整，相應(yīng)的，第二導(dǎo)電層316b和第一粘附層314的接觸面平整，第二導(dǎo)電層316b的表面不存在使第一導(dǎo)電層310c和第二導(dǎo)電層316b短路的晶須，所形成MIM電容的可靠性佳。在形成MIM電容的同時(shí)，還形成了包括第一導(dǎo)電材料層310d、第一粘附材料層314c、第二導(dǎo)電材料層316c和第二粘附材料層318c的第三金屬互連層，所述第三金屬互連層通過(guò)第二金屬插塞308b與所述第二金屬互連層302連接。具體的，可通過(guò)控制剩余位于第二金屬互連層302b上方第一導(dǎo)電材料層310b的厚度控制所述第三金屬互連層的結(jié)構(gòu)和厚度。本實(shí)施例中，所述第三金屬互連層包括第一導(dǎo)電材料層310d。在其他實(shí)施例中，還可完全去除位于圖1中第二金屬互連層302b上方的第一導(dǎo)電材料層310a，暴露出未被第一掩膜層313覆蓋的第二層間介質(zhì)層306和第二金屬插塞308b。接著，去除所述第一掩膜層313，在所述電容介電層312b、第二層間介質(zhì)層306和第二金屬插塞308b上由下至上依次形成第一粘附材料層314a、第二導(dǎo)電層材料層316a和第二粘附材料層318a；接著，進(jìn)行刻蝕工藝，去除位于第一金屬互連層302a和第二金屬互連層302b之間第一層間介質(zhì)層304上的第二粘附材料層318a、第二導(dǎo)電層材料層316a和第一粘附材料層314a，形成MIM電容和不包括第一導(dǎo)電材料層的第三金屬互連層。本實(shí)施例中，刻蝕第二粘附材料層318a、第二導(dǎo)電層材料層316a、第一粘附材料層314a和第一導(dǎo)電材料層310a的方法為干法刻蝕。具體的，所述干法刻蝕的反應(yīng)氣體為包括Cl2、BCl3和CHF3的混合氣體，其中Cl2的流量范圍為10sccm～100sccm，BCl3的流量范圍為10sccm～90sccm，CHF3的流量范圍為1sccm～10sccm；所述干法刻蝕的刻蝕電源的功率范圍為500W～1000W。上述干法刻蝕對(duì)第二粘附材料層318a、第二導(dǎo)電層材料層316a、第一粘附材料層314a和第一導(dǎo)電材料層310a的刻蝕速率遠(yuǎn)大于對(duì)電容介電層312b和第二層間介質(zhì)層306的刻蝕速率。由于第二掩膜層320a的尺寸小于電容介電層312b的尺寸，且第二掩膜層320a的邊緣與所述電容介電層312b的邊緣存在距離d，在進(jìn)行干法刻蝕時(shí)，電容介電層312b預(yù)定寬度（與距離d相等）邊緣上方的第二粘附材料層318a、第二導(dǎo)電層材料層316a和第一粘附材料層314a被去除，而暴露出預(yù)定寬度的所述電容介電層312b邊緣。此時(shí)，能夠保證位于電容介電層312b側(cè)面上的第一粘附材料層314a被完全去除，避免第一導(dǎo)電層310c通過(guò)殘留于電容介電層312b側(cè)面上的第一粘附材料層314a與第二導(dǎo)線層316b連接，進(jìn)而避免所形成的MIM電容失效。在其他實(shí)施例中，還可使第二掩膜層320a的尺寸與電容介電層312b的尺寸相等，使刻蝕工藝之后剩余的第一粘附層314b、第二導(dǎo)電層316b和第二粘附層318b的尺寸均與電容介電層312b的尺寸相等，只要保證電容介電層312b側(cè)面上無(wú)第一粘附材料層314a殘留即可。參考圖4，去除圖3中第二掩膜層320a和320b。本實(shí)施例中，去除第二掩膜層320a和320b的方法可為灰化工藝，但本發(fā)明不限于此。需要說(shuō)明的是，本實(shí)施例中“上極板”和“下極板”僅僅用于區(qū)分電容的兩個(gè)極板，其并不用于限定MIM電容極板的位置。本實(shí)施例中，由于所形成MIM電容的電容介電層312b厚度均勻，所形成MIM電容的電學(xué)性能好、可靠性佳。另外，在形成MIM電容的同時(shí)，與現(xiàn)有MIM電容的形成工藝相比較，在不增加工藝步驟的基礎(chǔ)上，還形成了與MIM電容同層的第三金屬互連層，該第三金屬層互連層結(jié)構(gòu)與現(xiàn)有金屬層結(jié)構(gòu)和特性一樣，因此本實(shí)施例并不影響第三金屬互連層的電學(xué)特性及可靠性（如電遷移特性），實(shí)現(xiàn)了制程的完全兼容性。本發(fā)明還提供了一種MIM電容的形成方法，包括：提供基底；在所述基底上由下至上依次形成第一導(dǎo)電層、電容介電層和第二導(dǎo)電層，所述第一導(dǎo)電層的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合，所述第二導(dǎo)電層的材料為鋁。本實(shí)施例中，形成所述第一導(dǎo)電層的方法為物理氣相沉積工藝，形成所述第二導(dǎo)電層的方法為物理氣相沉積工藝。所述第二導(dǎo)電層的厚度范圍為0.2微米～4微米。所述介電材料為氧化硅或者氮化硅。在一個(gè)實(shí)施例中，在所述電容介電層上形成第二導(dǎo)電層之前，還可包括：在所述電容介電層上形成第一粘附層。在形成所述第二導(dǎo)電層之后，還可包括：在所述第二導(dǎo)電層上形成第二粘附層。所述第一粘附層和第二粘附層的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合；所述第一粘附層和第二粘附層的厚度范圍為100?！?000埃。在另一個(gè)實(shí)施例中，在所述基底上形成所述第一導(dǎo)電層之前，還包括：在所述基底上形成第一層間介質(zhì)層，并形成貫穿所述第一層間介質(zhì)層的金屬互連層；在所述第一層間介質(zhì)層和金屬互連層上形成第二層間介質(zhì)層，并形成貫穿所述第二層間介質(zhì)層且與所述金屬互連層連接的金屬插塞；所述第一導(dǎo)電層位于所述第二層間介質(zhì)層和所述金屬插塞上。本實(shí)施例中，在基底上由下至上依次形成材料為鈦、鉭、氮化鈦和氮化鉭中一種或幾種組合的第一導(dǎo)電層、電容介電層和材料為鋁的第二導(dǎo)電層，以分別作為MIM電容的下極板、介電層和上極板。由于第一導(dǎo)電層的上表面平整，位于第一導(dǎo)電層上電容介電層的下表面也平整；又由于電容介電層的材料為非晶態(tài)，電容介電層的上表面也平整，使得MIM電容中介電層的厚度均勻，MIM電容的電學(xué)性能好、可靠性好。另外，盡管在形成第二導(dǎo)電層層時(shí)會(huì)生成的小丘和晶須，但由于第二導(dǎo)電層中鋁金屬的晶粒是向上生長(zhǎng)的，小丘和晶須不會(huì)導(dǎo)致第一導(dǎo)電層和第二導(dǎo)電層發(fā)生短路，所形成MIM電容的電學(xué)性能好、可靠性佳。雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。