專利名稱：基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體光電子材料及器件領(lǐng)域，特別是涉及一種基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法。
背景技術(shù)：
半導(dǎo)體光電探測(cè)器是用途最廣泛的一類光電子器件，基于化合物半導(dǎo)體體材料和外延材料的光電探測(cè)器可覆蓋廣闊的探測(cè)波段。對(duì)于半導(dǎo)體光電探測(cè)器而言，暗電流是決定其性能的最重要參數(shù)之一，直接決定了其噪聲特性，也即其探測(cè)微弱信號(hào)的能力。在制作化合物半導(dǎo)體光電探測(cè)器芯片的過(guò)程時(shí)，目前常規(guī)流程中普遍采用了基于等離子體的加工工藝。如圖1所示，在臺(tái)面型器件的制作中常采用反應(yīng)離子刻蝕(RIE)、電感耦合等離子刻蝕(ICPE)等干法臺(tái)面刻蝕隔離成型工藝；在器件鈍化中常采用等離子增強(qiáng)化學(xué)氣相沉積(PECVD)、電感耦合等離子化學(xué)氣相沉積(ICP-CVD)工藝淀積Si3N4或SiO2等介質(zhì)膜對(duì)芯片進(jìn)行鈍化。由于等離子體所攜帶的較高能量和由此產(chǎn)生的高物理和化學(xué)活性，采用基于等離子體的加工工藝具有一系列特點(diǎn)，如干法刻蝕中易于獲得陡峭的邊緣，介質(zhì)膜淀積中易于獲得高質(zhì)量的介質(zhì)膜等。隨著技術(shù)的進(jìn)步，在傳統(tǒng)等離子工藝上發(fā)展起來(lái)的電感耦合等離子(ICP)工藝可進(jìn)一步改善能量耦合的效率，從而獲得更好的工藝效果如更高的刻蝕速率、更低的反應(yīng)溫度和更佳的成膜質(zhì)量等，因此在各類器件的芯片制作工藝中得到廣泛應(yīng)用。然而，正是由于等離子體所攜帶的較高的粒子能量，也使其在加工過(guò)程中會(huì)對(duì)芯片造成一定的損傷，這種損傷往往并不局限于芯片的淺表面而會(huì)深入芯片的內(nèi)部，因此很難采用合適的方法消除。通過(guò)調(diào)節(jié)優(yōu)化工藝參數(shù)如射頻耦合功率、氣體流量等可以在一定程度上減少等離子體引入的損傷，但無(wú)法從根本上避免這種損傷。由于等離子體所具有的較高能量，損傷常會(huì)深入表面以下數(shù)微米，難以用表面輕微化學(xué)腐蝕的方法去除，也無(wú)法用退火等方法完全消除。對(duì)于一些種類的器件而言，如其工作在較大的電流下等離子體引入的損傷對(duì)器件性能也許并無(wú)明顯影響，但對(duì)于光電探測(cè)器這種常工作于小電流的器件，等離子體損傷引起的晶格缺陷將會(huì)產(chǎn)生顯著的附加暗電流。對(duì)于本身暗電流很小的器件，這個(gè)附加的暗電流有可能起到主導(dǎo)地位，這就會(huì)使得器件性能明顯劣化。等離子體造成的損傷和半導(dǎo)體材料本身的性質(zhì)也密切相關(guān)，對(duì)不同的半導(dǎo)體材料和不同的器件結(jié)構(gòu)也不相同。對(duì)于禁帶較窄、化學(xué)鍵較弱、化學(xué)穩(wěn)定性較差的半導(dǎo)體材料，等離子體工藝造成的損傷較為顯著，而這些材料正是制作光電探測(cè)器最常用的材料。對(duì)于禁帶較寬、化學(xué)鍵較強(qiáng)、化學(xué)穩(wěn)定性較好的材料，由于其本身的暗電流較小，等離子體損傷引起的附加暗電流的相對(duì)影響就會(huì)十分顯著。這些因素綜合使得等離子體加工工藝對(duì)光電探測(cè)器性能的影響要明顯大于對(duì)其他一些種類器件的影響。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，從根本上避免攜帶高能量的等離子體對(duì)器件芯片造成的損傷，最大限度地降低光電探測(cè)器制作中由于加工工藝引入的附加暗電流。本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是:提供一種基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，采用濕法刻蝕隔離成型工藝取代現(xiàn)有的化合物半導(dǎo)體光電探測(cè)器芯片加工中干法刻蝕隔離成型工藝；采用以雙苯基環(huán)丁烯鈍化工藝取代現(xiàn)有的化合物半導(dǎo)體光電光電探測(cè)器芯片加工中化學(xué)氣相沉積鈍化工藝。所述基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法包括以下步驟:( I)將生長(zhǎng)好的外延片用光刻膠光刻工藝形成臺(tái)面圖形，并用濕法腐蝕工藝形成隔尚臺(tái)面；(2)在已形成的隔離臺(tái)面上涂覆以雙苯基環(huán)丁烯，經(jīng)過(guò)前烘后直接光刻窗口圖形；(3)用以雙苯基環(huán)丁烯顯影液在水浴下進(jìn)行顯影，經(jīng)后烘預(yù)固化后采用分步升溫方法進(jìn)行以雙苯基環(huán)丁烯固化；(4)采用光刻法形成電極圖形，用蒸發(fā)或?yàn)R射方法淀積金屬電極材料，剝離形成電極圖形；(5)完成光電探測(cè)器芯片制作。所述步驟(I)中采用體積比為10:5:1:50的HBr、HC1、H202和H2O的混合溶液進(jìn)行
臺(tái)面腐蝕。所述步驟(I)中通過(guò)選擇腐蝕時(shí)間將腐蝕深度控制在探測(cè)器的光吸收層中部以下的位置。所述步驟(2)中涂覆的以雙苯基環(huán)丁烯為光敏以雙苯基環(huán)丁烯。所述步驟(2)中前烘的溫度為70°C。所述步驟(3)在40°C水浴下進(jìn)行顯影。所述步驟(3)中后烘的溫度為80°C。所述步驟(3)中采用分步升溫方法進(jìn)行以雙苯基環(huán)丁烯固化時(shí)，當(dāng)溫度達(dá)到210°C后維持60min再自然降溫。有益效果由于采用了上述的技術(shù)方案，本發(fā)明與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點(diǎn)和積極效果:本發(fā)明避免采用涉及等離子體的加工工藝，如干法刻蝕、等離子增強(qiáng)沉積鈍化等，從而從根本上避免攜帶高能量的等離子體對(duì)器件芯片造成的損傷，最大限度地降低光電探測(cè)器制作中由于加工工藝引入的附加暗電流。整個(gè)工藝流程中避免采用價(jià)格昂貴、運(yùn)行成本高的等離子體設(shè)備，也可降低成本和方便操作。本發(fā)明具有工藝簡(jiǎn)單，所需設(shè)備少，成本低，操作方便等優(yōu)點(diǎn)，既可適用于具有PN或PIN結(jié)構(gòu)的光伏型臺(tái)面結(jié)構(gòu)光電探測(cè)器件，也可以適用于其他具有臺(tái)面結(jié)構(gòu)的光導(dǎo)型光電探測(cè)器件；PN或PIN結(jié)構(gòu)可以采用外延原位成結(jié)，也可以采用大面積擴(kuò)散成結(jié)；基于同樣的原理，這種免等離子工藝流程經(jīng)過(guò)改良還可以應(yīng)用于其他種類半導(dǎo)體器件的制作，因此是一種普適的工藝流程，具有良好的通用性。


圖1是現(xiàn)有技術(shù)中制作光電探測(cè)器件的流程圖；圖2是本發(fā)明的流程圖。
具體實(shí)施例方式下面結(jié)合具體實(shí)施例，進(jìn)一步闡述本發(fā)明。應(yīng)理解，這些實(shí)施例僅用于說(shuō)明本發(fā)明而不用于限制本發(fā)明的范圍。此外應(yīng)理解，在閱讀了本發(fā)明講授的內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對(duì)本發(fā)明作各種改動(dòng)或修改，這些等價(jià)形式同樣落于本申請(qǐng)所附權(quán)利要求書所限定的范圍。本發(fā)明確定了在光電探測(cè)器芯片制作工藝流程中采用不會(huì)引入附加損傷的濕法刻蝕(包括選擇性濕法刻蝕)隔離成型工藝取代現(xiàn)有技術(shù)中化合物半導(dǎo)體光電探測(cè)器芯片加工中常用的反應(yīng)離子刻蝕(RIE)、電感耦合等離子刻蝕(ICPE)等干法刻蝕隔離成型工藝；同時(shí)采用不會(huì)引入附加損傷的BCB (B-stagedbisbenzocy clobutene)鈍化工藝取代現(xiàn)有技術(shù)中化合物半導(dǎo)體光電探測(cè)器芯片加工中常用的等離子增強(qiáng)化學(xué)氣相沉積(PECVD)、電感耦合等離子化學(xué)氣相沉積(ICP-CVD)等鈍化工藝，所述的鈍化工藝流程中可采用具有光敏特性的BCB以方便工藝加工。以下以Ina53Gaa47As光電探測(cè)器及其陣列結(jié)構(gòu)的制備為例說(shuō)明采用免等離子工藝流程進(jìn)行器件制作的方法和步驟，這些方法和步驟可以直接推廣到其他具有PN或PIN臺(tái)面結(jié)構(gòu)的化合物半導(dǎo)體光電探測(cè)器的制作，只要對(duì)濕法化學(xué)腐蝕溶液的配方根據(jù)材料的種類和結(jié)構(gòu)進(jìn)行調(diào)整即可。對(duì)于其他種類的探測(cè)器制作也可參照這些方法和步驟進(jìn)行。具體方法和步驟如下:(I)采用半絕緣或?qū)щ奍nP單晶材料作為探測(cè)器或陣列的襯底，用分子束外延方法生長(zhǎng)I μ mlnP材料作為緩沖層并用Si進(jìn)行高摻雜(同時(shí)作為半絕緣襯底的下接觸層)，生長(zhǎng)2.5 μ HiIna53Gaa47As材料作為吸收層進(jìn)行低摻雜Si或不摻雜，生長(zhǎng)I μ m InP寬禁帶材料作為窗口層并用Be進(jìn)行高摻雜，在吸收層和窗口層之間構(gòu)成PN結(jié)；(2)生長(zhǎng)好的外延片先用常規(guī)光刻膠光刻工藝形成臺(tái)面圖形，用濕法腐蝕工藝形成隔離臺(tái)面。本實(shí)施例中采用體積比為10:5:1:50的HBr、HCl、H202和H2O的混合溶液進(jìn)行臺(tái)面腐蝕，通過(guò)選擇腐蝕時(shí)間將腐蝕深度控制在達(dá)到Ina53Gaa47As光吸收層中部以下；(3)在已形成隔離臺(tái)面的片子上先涂增粘劑AP3000，再涂覆CYCL0TENE4022-35光敏BCB，經(jīng)70°C前烘后直接光刻窗口圖形，然后用DS3000 BCB專用顯影液在40°C水浴下進(jìn)行顯影，經(jīng)80°C后烘預(yù)固化后采用分步升溫方法進(jìn)行BCB固化，溫度達(dá)到210°C后維持60min再自然降溫；(4)采用常規(guī)光刻方法形成電極圖形，用蒸發(fā)或?yàn)R射方法淀積金屬電極材料，剝離形成電極圖形；(5)繼續(xù)采用常規(guī)后續(xù)工藝制作出Ina53Gaa47As光電探測(cè)器或陣列芯片。不難發(fā)現(xiàn)，對(duì)于化合物半導(dǎo)體光電探測(cè)器制作中常用的臺(tái)面隔離結(jié)構(gòu)器件而言，刻蝕出臺(tái)面圖形是加工中必須的。本發(fā)明的工藝流程中避免了采用干法等離子刻蝕工藝，而通過(guò)選用合適的化學(xué)腐蝕劑進(jìn)行濕法臺(tái)面刻蝕，這樣就從根本上杜絕了等離子刻蝕損傷。在濕法臺(tái)面刻蝕工藝中還可以根據(jù)器件的材料結(jié)構(gòu)進(jìn)行選擇腐蝕，以確保所要達(dá)到的刻蝕質(zhì)量和方便工藝制作。
對(duì)于化合物半導(dǎo)體光電探測(cè)器制作中常用的介質(zhì)膜器件鈍化而言，在已刻蝕好的臺(tái)面結(jié)構(gòu)上覆蓋合適的介質(zhì)膜進(jìn)行保護(hù)和鈍化以避免環(huán)境氣氛和水汽等對(duì)芯片的影響等也是必須的。本發(fā)明的工藝流程中避免了采用等離子介質(zhì)膜淀積工藝，而通過(guò)涂覆有機(jī)材料如BCB薄膜來(lái)進(jìn)行鈍化，經(jīng)在合適的溫度下進(jìn)行固化后BCB薄膜可具有良好的鈍化效果，這樣也從根本上杜絕了等離子體造成的損傷。由于特定的BCB薄膜可具有光敏特性，可直接采用常規(guī)光刻方法直接在BCB上進(jìn)行圖形制作，因此采用光敏BCB進(jìn)行鈍化可以減少芯片制作中的工藝步驟，方便制作。當(dāng)然也可以采用不具光敏特性的普通BCB進(jìn)行鈍化，這時(shí)圖形制作仍需借助常規(guī)光刻膠通過(guò)光刻進(jìn)行。
權(quán)利要求
1.一種基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，其特征在于，采用濕法刻蝕隔離成型工藝取代現(xiàn)有的化合物半導(dǎo)體光電探測(cè)器芯片加工中干法刻蝕隔離成型工藝；采用以雙苯基環(huán)丁烯鈍化工藝取代現(xiàn)有的化合物半導(dǎo)體光電光電探測(cè)器芯片加工中化學(xué)氣相沉積鈍化工藝。
2.根據(jù)權(quán)利要求1所述的基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，其特征在于，包括以下步驟: (1)將生長(zhǎng)好的外延片用光刻膠光刻工藝形成臺(tái)面圖形，并用濕法腐蝕工藝形成隔離臺(tái)面； (2)在已形成的隔離臺(tái)面上涂覆以雙苯基環(huán)丁烯，經(jīng)過(guò)前烘后直接光刻窗口圖形； (3)用以雙苯基環(huán)丁烯顯影液在水浴下進(jìn)行顯影，經(jīng)后烘預(yù)固化后采用分步升溫方法進(jìn)行以雙苯基環(huán)丁烯固化； (4)采用光刻法形成電極圖形，用蒸發(fā)或?yàn)R射方法淀積金屬電極材料，剝離形成電極圖形； (5)完成光電探測(cè)器芯片制作。
3.根據(jù)權(quán)利要求2所述的基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，其特征在于，所述步驟(I)中采用體積比為10:5:1:50的HBr、HC1、H2O2和H2O的混合溶液進(jìn)行臺(tái)面腐蝕。
4.根據(jù)權(quán)利要求2所述的基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，其特征在于，所述步驟(I)中通過(guò)選擇腐蝕時(shí)間將腐蝕深度控制在探測(cè)器的光吸收層中部以下的位置。
5.根據(jù)權(quán)利要求2所述的基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，其特征在于，所述步驟(2)中涂覆的以雙苯基環(huán)丁烯為光敏以雙苯基環(huán)丁烯。
6.根據(jù)權(quán)利要求2所述的基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，其特征在于，所述步驟(2)中前烘的溫度為70°C。
7.根據(jù)權(quán)利要求2所述的基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，其特征在于，所述步驟(3)在40°C水浴下進(jìn)行顯影。
8.根據(jù)權(quán)利要求1所述的基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，其特征在于，所述步驟(3)中后烘的溫度為80°C。
9.根據(jù)權(quán)利要求2所述的基于免等離子工藝降低暗電流的光電探測(cè)器芯片制作方法，其特征在于，所述步驟(3)中采用分步升溫方法進(jìn)行以雙苯基環(huán)丁烯固化時(shí)，當(dāng)溫度達(dá)到210°C后維持60min再自然降溫。
全文摘要
本發(fā)明涉及一種光電探測(cè)器芯片制作方法，采用濕法刻蝕隔離成型工藝取代現(xiàn)有的化合物半導(dǎo)體光電探測(cè)器芯片加工中干法刻蝕隔離成型工藝；采用以雙苯基環(huán)丁烯鈍化工藝取代現(xiàn)有的化合物半導(dǎo)體光電光電探測(cè)器芯片加工中化學(xué)氣相沉積鈍化工藝。本發(fā)明旨在最大限度地降低光電探測(cè)器制作中由于加工工藝引入的附加暗電流。
文檔編號(hào)H01L31/18GK103078009SQ20131001330
公開日2013年5月1日 申請(qǐng)日期2013年1月14日 優(yōu)先權(quán)日2013年1月14日
發(fā)明者張永剛, 顧溢, 李好斯白音 申請(qǐng)人:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所