半導(dǎo)體結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)，包括襯底(130)、支撐結(jié)構(gòu)(131)、基底區(qū)(100)、柵堆疊、側(cè)墻(240)以及源/漏區(qū)，其中，所述柵堆疊位于所述基底區(qū)(100)之上，所述基底區(qū)(100)由支撐結(jié)構(gòu)(131)支撐于所述襯底(130)之上，其中：所述支撐結(jié)構(gòu)(131)的側(cè)壁截面為∑形；在所述基底區(qū)(100)兩側(cè)邊緣下方存在隔離結(jié)構(gòu)(123)，其中，部分所述隔離結(jié)構(gòu)(123)與所述襯底(130)相連接；在所述隔離結(jié)構(gòu)(123)和所述支撐結(jié)構(gòu)(131)之間存在空腔(112)；以及至少在所述基底區(qū)(100)和隔離結(jié)構(gòu)(123)的兩側(cè)存在源/漏區(qū)。相應(yīng)地，本發(fā)明還提供了該半導(dǎo)體結(jié)構(gòu)的制造方法。
【專利說明】半導(dǎo)體結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]工業(yè)需求要求IC電路具有更高的密度并由此減小MOS晶體管的尺寸。然而，MOS晶體管的縮小導(dǎo)致了兩個眾所周知的寄生效應(yīng)的出現(xiàn)，即，隨著柵極長度的減小而出現(xiàn)的短溝道效應(yīng)和漏致勢壘降低效應(yīng)，易于惡化器件的電學(xué)性能，如造成柵極閾值電壓下降、功耗增加以及信噪比下降等問題。從物理上，上述效應(yīng)可以解釋為:當晶體管關(guān)斷時(柵極電壓為零)，非常小的器件中的源/漏區(qū)的靜電影響或在溝道區(qū)上向漏極施加的電壓降低了溝道中電子或空穴的能量勢壘，并且導(dǎo)致較高的關(guān)斷電流。
[0003]為了控制短溝道效應(yīng)，人們不得不向溝道中摻雜更多的磷、硼等雜質(zhì)元素，但此舉易導(dǎo)致器件溝道中載流子遷移率下降；而且用來向溝道中摻雜雜質(zhì)的分布也存在很難控制陡度的問題，容易造成嚴重的短溝道效應(yīng)；柵極氧化物介質(zhì)的厚度方面也將出現(xiàn)發(fā)展瓶頸問題，柵極氧化物厚度減薄的速度已經(jīng)很難再跟上柵極寬度縮小的步伐，柵介質(zhì)漏電越來越大；關(guān)鍵尺寸不斷縮小，易于導(dǎo)致源漏區(qū)電阻的不斷增大和器件的功耗越來越大。
[0004]應(yīng)變硅技術(shù)可以有效地控制短溝道效應(yīng)，已有使用應(yīng)變硅作為襯底的MOS晶體管，其利用硅鍺的晶格常數(shù)與單晶硅不同的特性，使硅鍺外延層產(chǎn)生結(jié)構(gòu)上應(yīng)變而形成應(yīng)變硅。由于硅鍺層的晶格常數(shù)比硅大，這使得溝道區(qū)中產(chǎn)生機械應(yīng)力，而造成載流子移動性改變。在FET中，拉應(yīng)力能夠提高電子遷移率，降低空穴遷移率，可以有利地提高NMOS的性能；而壓應(yīng)力可以提高空穴遷移率，降低電子遷移率，可以有利地提高PMOS的性能。
[0005]但是，傳統(tǒng)的硅鍺應(yīng)變硅技術(shù)也開始面臨瓶頸，很難再為溝道提供更強的應(yīng)變，無法有效提升半導(dǎo)體器件的工作性能。

【發(fā)明內(nèi)容】

[0006]為了解決上述問題，本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)及其制造方法，利于向溝道提供良好的應(yīng)力效果，以及利于增強源/漏區(qū)的陡直性以此抑制短溝道效應(yīng)。
[0007]根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，該制造方法包括以下步驟:
[0008]a)提供襯底，在該襯底之上形成柵堆疊以及圍繞該柵堆疊的第一側(cè)墻；
[0009]b)去除位于所述柵堆疊兩側(cè)的部分所述襯底，形成器件堆疊；
[0010]c)在所述器件堆疊的側(cè)壁上形成第二側(cè)墻；
[0011]d)以帶有第二側(cè)墻的器件堆疊為掩模刻蝕位于所述器件堆疊兩側(cè)的襯底，形成位于器件堆疊兩側(cè)的凹槽以及在所述器件堆疊下方的支撐結(jié)構(gòu)，其中通過控制刻蝕使得所述凹槽的側(cè)壁截面為Σ形，該Σ形的頂點凸出至器件堆疊正下方；
[0012]e)形成填充所述凹槽的第一半導(dǎo)體層；
[0013]f)去除位于所述器件堆疊兩側(cè)的部分所述第一半導(dǎo)體層，保留一定厚度的第一半導(dǎo)體層；
[0014]g)在所述器件堆疊的寬度方向上的部分區(qū)域中，去除位于所述器件堆疊兩側(cè)的所述第一半導(dǎo)體層，以暴露所述襯底；
[0015]h)在所述器件堆疊的寬度方向上的所述部分區(qū)域中，在第二側(cè)墻以及器件堆疊的兩側(cè)邊緣下方形成連接襯底的隔離結(jié)構(gòu)；
[0016]i)去除剩余的所述第一半導(dǎo)體層，在所述支撐結(jié)構(gòu)和所述隔離結(jié)構(gòu)之間形成空腔；
[0017]j)去除第二側(cè)墻，并在所述器件堆疊的兩側(cè)形成源/漏區(qū)。
[0018]根據(jù)本發(fā)明的另一個方面，還提供了一種半導(dǎo)體結(jié)構(gòu)，包括襯底、支撐結(jié)構(gòu)、基底區(qū)、柵堆疊、側(cè)墻以及源/漏區(qū)，其中:
[0019]所述柵堆疊位于所述基底區(qū)之上，所述基底區(qū)由支撐結(jié)構(gòu)支撐于所述襯底之上；
[0020]所述支撐結(jié)構(gòu)的側(cè)壁截面為E形；
[0021]在所述基底區(qū)兩側(cè)邊緣下方存在隔離結(jié)構(gòu)，其中，部分所述隔離結(jié)構(gòu)與所述襯底相連接；
[0022]在所述隔離結(jié)構(gòu)和所述支撐結(jié)構(gòu)之間存在空腔；以及
[0023]至少在所述基底區(qū)和隔離結(jié)構(gòu)的兩側(cè)存在源/漏區(qū)。
[0024]與現(xiàn)有技術(shù)相比，采用本發(fā)明提供的技術(shù)方案具有如下優(yōu)點:由于溝道下方存在空腔，所以位于溝道兩側(cè)的應(yīng)力材料層的應(yīng)力可以更為集中地作用于溝道，從而有效地提升了應(yīng)力對溝道載流子遷移率的影響，增強對溝道性能的控制作用；此外，溝道下方空腔的存在還有利于增強源/漏區(qū)的陡直性，從而抑制短溝道效應(yīng)，提高半導(dǎo)體器件的性能。
【專利附圖】

【附圖說明】
[0025]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯。
[0026]圖1為根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)制造方法的流程圖；
[0027]圖2為襯底的剖面示意圖；
[0028]圖3為形成柵堆疊后的剖面示意圖；
[0029]圖4為形成器件堆疊后的剖面示意圖；
[0030]圖5為在器件堆疊的側(cè)面形成刻蝕停止層以及第二側(cè)墻后的剖面示意圖；
[0031]圖6為在器件堆疊的兩側(cè)形成凹槽后的剖面示意圖；
[0032]圖7為繼續(xù)刻蝕形成側(cè)壁為頂點凸出至器件堆疊正下方的Sigma形凹槽后的剖面示意圖；
[0033]圖8為填充凹槽形成半導(dǎo)體層后的剖面示意圖；
[0034]圖9為刻蝕部分半導(dǎo)體層后的剖面示意圖；
[0035]圖10為覆蓋光刻掩模后的俯視示意圖；
[0036]圖11為刻蝕半導(dǎo)體層以暴露部分襯底并去除光刻掩模后的俯視示意圖；
[0037]圖1la和圖1lb分別為圖11所示結(jié)構(gòu)沿剖線AA’和沿剖線BB’的剖視示意圖；
[0038]圖12為對半導(dǎo)體層進行橫向選擇性腐蝕后的俯視示意圖；
[0039]圖12a和圖12b分別為圖12所示結(jié)構(gòu)沿剖線AA’和沿剖線BB’的剖視示意圖；[0040]圖13為形成隔離結(jié)構(gòu)后的俯視示意圖；
[0041]圖13a和圖13b分別為圖13所示結(jié)構(gòu)沿剖線AA’和沿剖線BB’的剖視示意圖；
[0042]圖14為去除半導(dǎo)體層在所述柵堆疊下方形成空腔后的俯視示意圖；
[0043]圖14a和圖14b分別為圖14所示結(jié)構(gòu)沿剖線AA’和沿剖線BB’的剖視示意圖；
[0044]圖15為在棚堆置的兩側(cè)填充應(yīng)力材料后的俯視不意圖；以及
[0045]圖15a和圖15b分別為圖15所示結(jié)構(gòu)沿剖線AA’和沿剖線BB’的剖視示意圖。
【具體實施方式】
[0046]下面詳細描述本發(fā)明的實施例。
[0047]所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。下文的公開提供了許多不同的實施例或例子用來實現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設(shè)置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。
[0048]根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體結(jié)構(gòu)，請參考圖15、圖15a和圖15b，其中，圖15為該半導(dǎo)體結(jié)構(gòu)的俯視示意圖，圖15a和圖15b分別為圖15的沿剖線AA’和沿剖線BB’的剖視示意圖。如圖所示，所述半導(dǎo)體結(jié)構(gòu)包括襯底130、支撐結(jié)構(gòu)131、基底區(qū)100、柵堆疊、側(cè)墻240以及源/漏區(qū)113，其中，所述柵堆疊位于所述基底區(qū)100之上，所述基底區(qū)100由支撐結(jié)構(gòu)131支撐于所述襯底130之上；所述支撐結(jié)構(gòu)131的側(cè)壁截面為Sigma( E )形狀；在所述基底區(qū)100兩側(cè)邊緣下方存在隔離結(jié)構(gòu)123，其中，部分所述隔離結(jié)構(gòu)123與所述襯底130相連接；在所述隔離結(jié)構(gòu)123和所述支撐結(jié)構(gòu)131之間存在空腔112 ;以及至少在所述基底區(qū)100和隔離結(jié)構(gòu)123的兩側(cè)存在源/漏區(qū)113。
[0049]具體地，在本實施例中，所述襯底130的材料為單晶Si，在其他實施例中，所述襯底130的材料還可以是其他單晶半導(dǎo)體材料。所述襯底130的厚度范圍為0.lnm-2mm。在本實施例中，襯底130的晶向為〈100〉。
[0050]基底區(qū)100由支撐結(jié)構(gòu)131支撐于襯底130上方。半導(dǎo)體結(jié)構(gòu)的溝道形成于所述基底區(qū)100中。在本實施例中，所述基底區(qū)100的材料為單晶硅，在其他實施例中，所述基底區(qū)100的材料還可以是其他合適半導(dǎo)體材料。所述基底區(qū)100的厚度范圍為10nm-30nm。從圖15a和圖15b可以看出，基底區(qū)100和支撐結(jié)構(gòu)131突出于所述襯底130上并與襯底130是一體的，是通過刻蝕所述襯底130形成的。
[0051]部分隔離結(jié)構(gòu)123與所述襯底130連接，即，存在部分所述隔離結(jié)構(gòu)123和所述襯底130之間具有一定的距離，并非直接接觸。由于支撐結(jié)構(gòu)131的側(cè)壁截面為Sigma( E )形狀，隔離結(jié)構(gòu)123與位于基底區(qū)100和襯底130之間的支撐結(jié)構(gòu)131圍成空腔112。在本實施例中，所述隔離結(jié)構(gòu)123的材料與所述襯底130和所述基底區(qū)100的材料相同，為單晶Si，在其他實施例中，所述隔離結(jié)構(gòu)123的材料還可以是其他合適半導(dǎo)體材料。
[0052]所述柵堆疊包括柵介質(zhì)層102、柵極200、以及帽層220。其中，所述柵介質(zhì)層102位于基底區(qū)100之上，所述柵極200位于所述柵介質(zhì)層102之上，所述帽層220位于所述柵極200的上方，用以保護柵極200在后續(xù)的步驟中不受到破壞。所述柵極200的材料可以選用Poly-S1、T1、Co、N1、Al、W、合金、金屬硅化物及其組合。所述柵介質(zhì)層102其可以是熱氧化層，包括氧化硅、氮氧化硅，也可為高K介質(zhì)，例如Hf02、HfSiO, HfSiON, HfTaO, HfTiO,HfZr0、Al203、La203、Zr02、LaAlO中的一種或其組合，柵介質(zhì)層102的厚度可以為2nm_10nm，例如5nm或8nm。所述帽層220可以選用娃的氮化物,厚度范圍為10nm-40nm,例如IOnm或20nm。側(cè)墻240 (文中也稱為“第一側(cè)墻”)環(huán)繞在所述柵介質(zhì)層102、柵極200和帽層220的側(cè)壁上。第一側(cè)墻240的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一種及其組合，和/或其他合適的材料形成。第一側(cè)墻240可以是單層結(jié)構(gòu)，也可以具有多層結(jié)構(gòu)。所述第一側(cè)墻240的厚度范圍為IOnm-1OOnmJn 30nm、50nm或80nm。
[0053]源/漏區(qū)113位于帶有側(cè)墻240的柵堆疊、基底區(qū)100和隔離結(jié)構(gòu)123的兩側(cè)。源/漏區(qū)113的上表面優(yōu)選高于所述柵堆疊的底部或者與所述柵堆疊的底部齊平。其中，對于PFET器件，所述源/漏區(qū)113的材料為摻雜硼的SigGepX的取值范圍為0.1?0.7，如
0.2,0.3,0.4,0.5或0.6 ;對于NFET器件，所述源/漏區(qū)113的材料為摻雜磷或砷的S1:C，C的原子數(shù)百分比的取值范圍為0.2%?2%，如0.5%、1%或1.5%。應(yīng)力材料硅鍺或硅碳的存在利于進一步調(diào)節(jié)溝道區(qū)內(nèi)的應(yīng)力，以提高溝道區(qū)內(nèi)載流子的遷移率。此外，由于應(yīng)力材料硅鍺或硅碳的存在，所以，對于PFET器件來說，使其具有N型超陡后退阱結(jié)構(gòu)，對于NFET器件來說，使其具有P型超陡后退阱結(jié)構(gòu)。
[0054]優(yōu)選地，本發(fā)明所提供的半導(dǎo)體結(jié)構(gòu)還包括源/漏延伸區(qū)150，位于所述基底區(qū)100中靠近所述源/漏區(qū)的部分。
[0055]本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)具有以下優(yōu)點:由于溝道下方存在空腔，所以位于溝道兩側(cè)的硅鍺或硅碳的應(yīng)力可以更為集中地作用于溝道，從而有效地提升了應(yīng)力對溝道載流子遷移率的影響，增強對溝道性能的控制作用；此外，溝道下方空腔的存在還有利于增強源/漏區(qū)的陡直性，從而抑制短溝道效應(yīng)，提高半導(dǎo)體器件的性能。
[0056]根據(jù)本發(fā)明的另一個方面，還提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法。下面，將結(jié)合圖2至圖15b通過本發(fā)明的一個實施例對圖1形成半導(dǎo)體結(jié)構(gòu)的方法進行具體描述。如圖1所示，本發(fā)明所提供的制造方法包括以下步驟:
[0057]在步驟SlOl中，提供襯底130，在該襯底130上形成柵堆疊以及圍繞該柵堆疊的第一側(cè)墻240。
[0058]具體地，如圖2所示，首先，提供襯底130，在本實施例中，所述襯底130的材料為單晶Si。在其他實施例中，所述襯底130的材料還可以是其他單晶半導(dǎo)體材料。在本實施例中，襯底130的晶向為〈100〉。如下文所述，這將便于對其進行各向異性刻蝕。所述襯底130的厚度范圍為0.lnm-2mm。典型地，在所述襯底130中形成隔離區(qū)，例如淺溝槽隔離(STI)結(jié)構(gòu)120，以便電隔離連續(xù)的半導(dǎo)體器件。
[0059]接著，如圖3所示，在所述襯底130之上形成由柵介質(zhì)層102、柵極200以及帽層220所構(gòu)成的柵堆疊。其中，所述柵介質(zhì)層102位于襯底130上，所述柵極200位于所述柵介質(zhì)層102之上，所述帽層220位于所述柵極200的上方，用以保護柵極200在后續(xù)的步驟中不受到破壞。其中，所述柵極200的材料可以選用Poly-S1、T1、Co、N1、Al、W、合金、金屬硅化物及其組合。所述柵介質(zhì)層102其可以是熱氧化層，包括氧化硅、氮氧化硅，也可為高K 介質(zhì)，例如 Hf02、HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, A1203、La2O3> ZrO2, LaAlO 中的一種或其組合，柵介質(zhì)層102的厚度可以為2nm-10nm,例如5nm或8nm。所述帽層220可以選用娃的氮化物，厚度范圍為10nm-40nm,例如IOnm或20nm。形成柵堆疊后,對位于柵堆疊兩側(cè)的所述襯底130的表面進行輕摻雜，用以形成源/漏延伸區(qū)150。對于PFET器件，向所述襯底130中摻雜P型雜質(zhì)，例如硼和銦，對于NFET器件，向所述襯底130中摻雜N型雜質(zhì)，例如砷和磷。源/漏延伸區(qū)150形成后，形成環(huán)繞在所述柵介質(zhì)層102、柵極200和帽層220的側(cè)壁上的第一側(cè)墻240。第一側(cè)墻240的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一種及其組合，和/或其他合適的材料形成。第一側(cè)墻240可以是單層結(jié)構(gòu)，也可以具有多層結(jié)構(gòu)。第一側(cè)墻240的厚度范圍為IOnm-1OOnmjP 30nm、50nm或80nm。
[0060]在步驟S 102中，去除位于所述柵堆疊兩側(cè)的部分所述襯底130，形成器件堆疊。
[0061]具體地，如圖4所示，以帶有第一側(cè)墻240的柵堆疊為掩?？涛g去除所述柵堆疊兩側(cè)的部分襯底130，在柵堆疊下方形成基底區(qū)100。基底區(qū)100和其上的柵堆疊以及第一側(cè)墻240—同構(gòu)成器件堆疊。在本實施例中，刻蝕深度的范圍為10nm-30nm?？涛g優(yōu)選為干法刻蝕，所述干法刻蝕的方法包括等離子體刻蝕、離子銑、反濺射、反應(yīng)離子刻蝕，在本實施例中，采用反應(yīng)離子刻蝕。
[0062]在步驟S 103中，在所述器件堆疊的側(cè)壁上形成第二側(cè)墻260。
[0063]具體地，如圖5所示，首先，在整個半導(dǎo)體結(jié)構(gòu)上沉積第一絕緣層(未示出)，然后在所述第一絕緣層上沉積第二絕緣層(未示出)。接著，對第二絕緣層和第一絕緣層進行刻蝕，以形成環(huán)繞器件堆疊的刻蝕停止層250、以及環(huán)繞該刻蝕停止層250的側(cè)墻260 (下文中以第二側(cè)墻260表示)。其中，所述第二側(cè)墻260的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一種及其組合，和/或其他合適的材料，其厚度范圍在5nm-10nm，所述刻蝕停止層250的材料優(yōu)選為不同于所述第一側(cè)墻240和第二側(cè)墻260的絕緣材料，例如，所述第一側(cè)墻240和第二側(cè)墻260的材料為氮化硅，而所述刻蝕停止層250的材料為氧化硅。所述刻蝕停止層250的厚度范圍為lnm-3nm。
[0064]在步驟S104中，以帶有第二側(cè)墻260的器件堆疊為掩?？涛g位于所述器件堆疊兩側(cè)的襯底130，形成位于器件堆疊兩側(cè)的凹槽160以及在所述器件堆疊下方的支撐結(jié)構(gòu)131，其中通過控制刻蝕使得凹槽160的側(cè)壁截面為E形，該E形的頂點凸出至器件堆疊正下方。
[0065]具體地，首先，如圖6所示，以帶有第二側(cè)墻260的器件堆疊為掩模，利用各向異性的方式對位于所述器件堆疊兩側(cè)的部分所述襯底130進行刻蝕，形成位于器件堆疊兩側(cè)的凹槽160，以及在基底區(qū)100下方的支撐結(jié)構(gòu)131。在本實施例中，刻蝕方式優(yōu)選為干法刻蝕RIE，通過調(diào)整和控制RIE設(shè)備的氣體流量、組分、功耗等，可以獲得具有近乎陡直側(cè)壁的凹槽160和支撐結(jié)構(gòu)131。
[0066]接著，如圖7所示，利用對晶向具有選擇性的各向異性濕法刻蝕，繼續(xù)對凹槽160的底面以及凹槽160和支撐結(jié)構(gòu)131的側(cè)壁進行刻蝕，使得凹槽160的側(cè)壁截面為E形，該E形的頂點凸出至器件堆疊正下方。在本實施例中，所述襯底130的晶向為〈100〉，濕法刻蝕的腐蝕溶液可以是氫氧化鉀(KOH)、四甲基氫氧化銨(TMAH)或乙二胺-鄰苯二酚(EDP)等，或其組合，腐蝕液的濃度為5?40%質(zhì)量百分比，反應(yīng)溫度為40°C?90°C。由于K0H、TMAH等腐蝕液對單晶Si腐蝕具有各向異性，對{111}晶面的腐蝕速率與其他晶面的腐蝕速率之比約為1:100，因此對{111}晶面基本不腐蝕。如圖7所示，所述凹槽160的側(cè)壁皆為腐蝕停止面，晶面為{111}。因此，利用各向異性腐蝕，使得凹槽的側(cè)壁截面為Σ形，該Σ形的頂點凸出至器件堆疊正下方，相應(yīng)地，所述支撐結(jié)構(gòu)131的側(cè)壁截面為內(nèi)凹的Sigma形。另外，由于凹槽的底面晶向為〈100〉，濕法刻蝕會使得凹槽160變深。
[0067]在步驟S105中，形成填充所述凹槽的第一半導(dǎo)體層110。
[0068]具體地，如圖8所示，通過選擇性外延生長的方式對位于帶有第二側(cè)墻260的器件堆疊兩側(cè)的凹槽進行填充，以形成半導(dǎo)體層110 (下文中以第一半導(dǎo)體層110表示)。在本實施例中，第一半導(dǎo)體層Iio的材料為SiGe，其中，Ge元素比例在10%_20%之間。需要說明的是，第一半導(dǎo)體層110的上表面不低于刻蝕停止層250的下表面。另外，如圖8所示，由于凹槽160的側(cè)壁截面為Σ形，該Σ形的頂點凸出至器件堆疊正下方，選擇性外延生長的第一半導(dǎo)體層110凸出至器件堆疊正下方。
[0069]在步驟S106中，去除位于所述器件堆疊兩側(cè)的部分所述第一半導(dǎo)體層110，保留一定厚度的第一半導(dǎo)體層110。
[0070]具體地，如圖9所示，以帶有第二側(cè)墻260的器件堆疊為掩模，采用例如干法刻蝕等方式對位于所述第二側(cè)墻260兩側(cè)的第一半導(dǎo)體層110進行刻蝕。在刻蝕過程中，并不完全去除所述第一半導(dǎo)體層110，而是在所述第二側(cè)墻260的兩側(cè)仍保留了一定厚度的第一半導(dǎo)體層110。另外，由于所選用的刻蝕基本是各向異性的(基本只在垂直方向刻蝕)，第一半導(dǎo)體層110凸出至器件堆疊正下方的部分得以保留。
[0071]在步驟S107中，在所述器件堆疊的寬度方向上的部分區(qū)域中，去除位于所述器件堆疊兩側(cè)的所述第一半導(dǎo)體層110，以暴露所述襯底130。上述的寬度，是以將要形成半導(dǎo)體器件的溝道為基準進行定義的，溝道中電流方向為長度方向，與之垂直的方向為寬度方向。即:圖10中左右方向為長度方向，紙面上與之垂直的方向為寬度方向。
[0072]具體地，在本實施例中，如圖10所示，在半導(dǎo)體結(jié)構(gòu)上形成光刻掩模300，覆蓋中間部分而露出半導(dǎo)體結(jié)構(gòu)寬度方向上的末端區(qū)域，使得在后續(xù)步驟中，位于所述光刻掩模300下的第一半導(dǎo)體層110不被刻蝕掉。所述光刻掩模300的材料可以是光刻膠、有機聚合物、氧化娃、氮化娃、硼娃玻璃、硼磷娃玻璃及其組合。其中，形成光刻掩模300的方法為本領(lǐng)域技術(shù)人員所熟悉的工藝。為了簡明起見，在此不再贅述。光刻掩模300的作用是對在半導(dǎo)體結(jié)構(gòu)的寬度方向上位于中間部分的，柵堆疊兩側(cè)的部分第一半導(dǎo)體層110進行保護。即，在后續(xù)步驟中刻蝕光刻掩模300未覆蓋的第一半導(dǎo)體層110之后，使在半導(dǎo)體結(jié)構(gòu)的寬度方向上位于中間部分的柵堆疊兩側(cè)還存在部分第一半導(dǎo)體層110。如下面將說明的，本發(fā)明中的光刻掩模300的位置不僅限于圖10中所示的位置，凡是可以在半導(dǎo)體結(jié)構(gòu)寬度方向上的部分區(qū)域中覆蓋位于所述器件堆疊兩側(cè)的所述第一半導(dǎo)體層110的光刻掩模300均適用于本發(fā)明所提供的制造方法，在此不再一一列舉說明。
[0073]接著，以光刻掩模300和帶有第二側(cè)墻260的器件堆疊為掩模，以及以所述襯底130為刻蝕停止層，對在所述器件堆疊的寬度方向上的兩個末端區(qū)域中(在其他實施例中，為在所述器件堆疊的寬度方向上未被光刻掩模300所覆蓋的區(qū)域中)，位于柵堆疊和第二側(cè)墻260以外的第一半導(dǎo)體層110進行刻蝕，直至暴露襯底130。然后，去除所述光刻掩模300。請參考圖11、圖1la和圖11b，其中，圖11為刻蝕第一半導(dǎo)體層110以暴露部分襯底并去除光刻掩模300后的俯視示意圖，圖1la和圖1lb分別為圖11的沿剖線AA’和沿剖線BB’的剖視示意圖。如圖1la所示，在半導(dǎo)體結(jié)構(gòu)的寬度方向上的中間部分，位于第二側(cè)墻260兩側(cè)的、且被光刻掩模300所覆蓋的第一半導(dǎo)體層110得以保留，而在半導(dǎo)體結(jié)構(gòu)的寬度方向上的兩個末端區(qū)域中，位于第二側(cè)墻260兩側(cè)的、且未被光刻掩模300所覆蓋的第一半導(dǎo)體層110被去除，并暴露出位于其下方的襯底130，如圖1lb所示。由于所選用的刻蝕基本是各向異性的(基本只在垂直方向刻蝕)，第一半導(dǎo)體層110凸出至器件堆疊正下方的部分得以保留。
[0074]在步驟S108中，在所述器件堆疊的寬度方向上的所述部分區(qū)域中，在第二側(cè)墻260以及器件堆疊的兩側(cè)邊緣下方形成連接襯底的隔離結(jié)構(gòu)123。
[0075]具體地，請參考圖12、圖12a和圖12b所示，其中，圖12為對第一半導(dǎo)體層110進行橫向選擇性腐蝕后的俯視示意圖，圖12a和圖12b分別為圖12的沿剖線AA’和沿剖線BB’的剖視示意圖。如圖所示，對位于柵堆疊和第二側(cè)墻260下方的第一半導(dǎo)體層110進行回刻蝕，通過控制刻蝕時間使橫向腐蝕深度略大于第二側(cè)墻260和刻蝕停止層250的厚度之和。
[0076]接著，請參考圖13、圖13a和圖13b所示，其中，圖13為形成隔離結(jié)構(gòu)后的俯視示意圖，圖13a和圖13b分別為圖13的沿剖線AA’和沿剖線BB’的剖視示意圖。如圖所示，利用例如外延生長的方法在暴露的襯底130的上表面以及的第一半導(dǎo)體層110的上表面和側(cè)壁上形成第二半導(dǎo)體層(未示出)，并通過各向異性的刻蝕方式(例如RIE，基本上僅在垂直方向上刻蝕)去除位于暴露的襯底130的上表面以及位于第一半導(dǎo)體層110上表面上第二半導(dǎo)體層，而保留帶有第二側(cè)墻260的器件堆疊下方(主要在第二側(cè)墻260下方)的第二半導(dǎo)體層，以形成隔離結(jié)構(gòu)123。在橫向上隔離結(jié)構(gòu)123大致位于第二側(cè)墻260以及器件堆疊的兩側(cè)邊緣下方。在本實施例中，所述隔離結(jié)構(gòu)123的材料為單晶硅，在其他實施例中，所述隔離結(jié)構(gòu)123的材料還可以是其他不同于所述第一半導(dǎo)體層110的半導(dǎo)體材料。如圖13a所示，由于在半導(dǎo)體結(jié)構(gòu)的寬度方向上的中間部分，所述第一半導(dǎo)體層110在所述光刻掩模300(請參考圖10)的保護下沒有刻蝕完全，所以，在先前被所述光刻掩模300所覆蓋的第一半導(dǎo)體層110的側(cè)壁上形成隔離結(jié)構(gòu)123的時候，該隔離結(jié)構(gòu)123是形成在所述第一半導(dǎo)體層110之上的，S卩，所述隔離結(jié)構(gòu)123與襯底130之間存在第一半導(dǎo)體層110 ;而如圖13b所示，在沒有所述光刻掩模300保護的在半導(dǎo)體結(jié)構(gòu)的寬度方向上的兩個末端區(qū)域中，刻蝕停止在所述襯底130的表面，所以在形成所述隔離結(jié)構(gòu)123時，其下方?jīng)]有第一半導(dǎo)體層110，S卩，所述隔離結(jié)構(gòu)123直接形成在所述襯底130之上，與所述襯底130相連接。盡管本實施例中以在半導(dǎo)體結(jié)構(gòu)的寬度方向上的兩個末端區(qū)域形成隔離結(jié)構(gòu)123為例進行了說明，但是本領(lǐng)域的技術(shù)人員應(yīng)該可以理解，所述隔離結(jié)構(gòu)123的具體位置不限于此。例如，本領(lǐng)域技術(shù)人員可以理解，只要是與襯底相連接、且后續(xù)可以達到形成空腔的目的，隔離結(jié)構(gòu)123可以位于半導(dǎo)體結(jié)構(gòu)的寬度方向上的任何位置，為簡明起見，在此不再贅述。如圖所示，隔離結(jié)構(gòu)123和支撐結(jié)構(gòu)131之間存在未被刻蝕掉的、第一半導(dǎo)體層110凸出至器件堆疊正下方的部分。
[0077]在步驟S109中，去除剩余的所述第一半導(dǎo)體層110，在所述支撐結(jié)構(gòu)131和所述隔離結(jié)構(gòu)123之間形成空腔112。
[0078]具體地，如圖14、圖14a和圖14b，其中，圖14為去除第一半導(dǎo)體層110在所述柵堆疊下方形成空腔112后的俯視示意圖，圖14a和圖14b分別為圖14的沿剖線AA’和沿剖線BB’的剖視示意圖。如圖所示，利用濕法刻蝕的方式，選擇性去除剩余的所述第一半導(dǎo)體層110，在所述柵堆疊的下方形成在所述支撐結(jié)構(gòu)131和所述隔離結(jié)構(gòu)123之間的空腔112，該空腔112中原來填充了第一半導(dǎo)體層110凸出至器件堆疊正下方的部分。由于所述第一半導(dǎo)體層110的材料不同于襯底130、支撐結(jié)構(gòu)131、基底區(qū)100和隔離結(jié)構(gòu)123的材料，所以通過選擇相應(yīng)的腐蝕溶液，可以僅僅將剩余的第一半導(dǎo)體層110去除。腐蝕溶液首先對位于隔離結(jié)構(gòu)123之外的第一半導(dǎo)體層110進行腐蝕，然后將位于半導(dǎo)體結(jié)構(gòu)的寬度方向上的中間部分的隔離結(jié)構(gòu)123和襯底130之間的第一半導(dǎo)體層110去除，這時，在半導(dǎo)體結(jié)構(gòu)的寬度方向上的中間部分，在所述隔離結(jié)構(gòu)123和襯底130之間形成間隙，腐蝕溶液通過該間隙對位于柵堆疊下方的第一半導(dǎo)體層110繼續(xù)進行腐蝕，直至將所有第一半導(dǎo)體層110完全被去除，從而在柵堆疊下方的支撐結(jié)構(gòu)131和隔離結(jié)構(gòu)123之間形成空腔112。此時，如圖14a所示，對于之前隔離結(jié)構(gòu)123和襯底130之間存在第一半導(dǎo)體層110的區(qū)域，在所述第一半導(dǎo)體層110被去除后，所述隔離結(jié)構(gòu)123和襯底130之間形成間隙，而如圖14b所示，對于之前隔離結(jié)構(gòu)123和襯底130之間不存在第一半導(dǎo)體層110的區(qū)域，所述隔離結(jié)構(gòu)123和襯底130相連接。
[0079]在步驟SllO中，去除第二側(cè)墻260，并在所述器件堆疊的兩側(cè)形成源/漏區(qū)。
[0080]具體地，請參考圖15、圖15a和圖15b所示，其中，圖15為在柵堆疊的兩側(cè)填充應(yīng)力材料后的俯視示意圖，圖15a和圖15b分別為圖15的沿剖線AA’和沿剖線BB’的剖視示意圖。如圖所示，首先，以刻蝕停止層250為刻蝕停止層，利用干法刻蝕的方式去除第二側(cè)墻260 ;接著，以第一側(cè)墻240為刻蝕停止層，繼續(xù)利用干法刻蝕的方式去除所述刻蝕停止層250，暴露出器件堆疊；然后，向所述器件堆疊兩側(cè)充應(yīng)力材料，以形成源/漏區(qū)113，其中，所述源/漏區(qū)113的上表面優(yōu)選高于所述柵堆疊的底部或者與所述柵堆疊的底部齊平。由于隔離結(jié)構(gòu)123的存在，所以應(yīng)力材料基本存在于隔離結(jié)構(gòu)123之外，進而保證空腔112不被填充。如圖15a所示，在所述隔離結(jié)構(gòu)123沒有直接接觸襯底130的區(qū)域，由于所述隔離結(jié)構(gòu)123和襯底130之間存在一定的間隙，所以會有少量應(yīng)力材料從該間隙內(nèi)進入所述空腔112，但該少量應(yīng)力材料進入縫隙后堆積形成屏障，致使只有該部分應(yīng)力材料進入了所述空腔112,而大部分應(yīng)力材料被隔尚在外；如圖15b所不,在所述隔尚結(jié)構(gòu)123和襯底130相連接的區(qū)域，所述應(yīng)力材料完全被所述隔離結(jié)構(gòu)123阻擋在所述空腔112之外。
[0081]形成所述源/漏區(qū)113的方法優(yōu)選為外延生長。對于PFET器件，所述源/漏區(qū)113的材料為摻雜硼的SigGepX的取值范圍為0.1?0.7，如0.2,0.3,0.4,0.5或0.6 ;對于NFET器件，所述源/漏區(qū)113的材料為摻雜磷或砷的S1:C，C的原子數(shù)百分比的取值范圍為0.2%?2%，如0.5%、1%或1.5%。應(yīng)力材料硅鍺或硅碳的存在利于進一步調(diào)節(jié)溝道區(qū)內(nèi)的應(yīng)力，以提高溝道區(qū)內(nèi)載流子的遷移率。對于PFET器件來說，填充含摻雜的應(yīng)力材料后，形成了 N型超陡后退阱；對于NFET器件來說，填充含摻雜的應(yīng)力材料后，形成了 P型超陸后退講。
[0082]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:由于溝道下方存在空腔，所以位于溝道兩側(cè)的應(yīng)力材料層的應(yīng)力可以更為集中地作用于溝道，從而有效地提升了應(yīng)力對溝道載流子遷移率的影響，增強對溝道性能的控制作用；此外，溝道下方空腔的存在還有利于增強源/漏區(qū)的陡直性，從而抑制短溝道效應(yīng)，提高半導(dǎo)體器件的性能。
[0083]雖然關(guān)于示例實施例及其優(yōu)點已經(jīng)詳細說明，應(yīng)當理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當容易理解在保持本發(fā)明保護范圍內(nèi)的同時，工藝步驟的次序可以變化。
[0084]此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實施例的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應(yīng)實施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對它們進行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu)的制造方法，該方法包括以下步驟: a)提供襯底(130)，在該襯底(130)之上形成柵堆疊以及圍繞該柵堆疊的第一側(cè)墻(240)； b)去除位于所述柵堆疊兩側(cè)的部分所述襯底(130)，形成器件堆疊； c)在所述器件堆疊的側(cè)壁上形成第二側(cè)墻(260)； d)以帶有第二側(cè)墻(260)的器件堆疊為掩?？涛g位于所述器件堆疊兩側(cè)的襯底(130)，形成位于器件堆疊兩側(cè)的凹槽(160)以及在所述器件堆疊下方的支撐結(jié)構(gòu)(131)，其中通過控制刻蝕使得所述凹槽(160)的側(cè)壁截面為E形，該E形的頂點凸出至器件堆疊正下方； e)形成填充所述凹槽的第一半導(dǎo)體層(110)； f)去除位于所述器件堆疊兩側(cè)的部分所述第一半導(dǎo)體層(110)，保留一定厚度的第一半導(dǎo)體層(110)； g)在所述器件堆疊的寬度方向上的部分區(qū)域中，去除位于所述器件堆疊兩側(cè)的所述第一半導(dǎo)體層(110)，以暴露所述襯底(130)； h)在所述器件堆疊的寬度方向上的所述部分區(qū)域中，在第二側(cè)墻(260)以及器件堆疊的兩側(cè)邊緣下方形成連接襯底的隔離結(jié)構(gòu)(123)； i)去除剩余的所述第一半導(dǎo)體層(110)，在所述支撐結(jié)構(gòu)(131)和所述隔離結(jié)構(gòu)(123)之間形成空腔(112)； j)去除第二側(cè)墻(260)，并在所述器件堆疊的兩側(cè)形成源/漏區(qū)。
2.根據(jù)權(quán)利要求1所述的方法，其中所述源/漏區(qū)包含應(yīng)力材料。
3.根據(jù)權(quán)利要求1所述的制造方法，其中，通過外延生長的方式形成源/漏區(qū)。
4.根據(jù)權(quán)利要求1所述的方法，其中所述器件堆疊的寬度方向上的所述部分區(qū)域為所述器件堆疊的寬度方向上的兩個末端區(qū)域。
5.根據(jù)權(quán)利要求1所述的制造方法，其中: 所述第一半導(dǎo)體層(110)的材料不同于所述襯底(130)的材料。
6.根據(jù)權(quán)利要求1所述的制造方法，其中，所述步驟b)包括: 以所述柵堆疊為掩模對所述襯底(130)進行刻蝕，在所述柵堆疊下方形成基底區(qū)(100)，該基底區(qū)(100)與所述柵堆疊構(gòu)成器件堆疊。
7.根據(jù)權(quán)利要求6所述的制造方法，其中，所述步驟d)包括: 刻蝕位于所述器件堆疊兩側(cè)的部分所述襯底(130)，在所述器件堆疊兩側(cè)形成凹槽(160)； 對所述凹槽(160)的側(cè)壁進行刻蝕，在所述器件堆疊下方形成側(cè)壁截面呈E形狀的支撐結(jié)構(gòu)(131)。
8.根據(jù)權(quán)利要求7所述的制造方法，其中，所述步驟g)包括: 在所述半導(dǎo)體結(jié)構(gòu)上形成光刻掩模(300)，覆蓋所述器件堆疊的寬度方向上的部分區(qū)域； 以所述光刻掩模(300)和帶有所述第二側(cè)墻(260)的器件堆疊為掩模，刻蝕部分所述第一半導(dǎo)體層(110);以及 去除所述光刻掩模(300)。
9.根據(jù)權(quán)利要求8所述的制造方法，其中，所述步驟h)包括: 對位于所述柵堆疊下方的第一半導(dǎo)體層(110)進行回刻蝕； 通過外延生長在暴露的襯底(130)的上表面以及所述第一半導(dǎo)體層(110)的上表面和側(cè)壁上形成第二半導(dǎo)體層；以及 利用各向異性的刻蝕方式去除位于暴露的襯底(130)的上表面以及所述第一半導(dǎo)體層(110)上表面上的第二半導(dǎo)體層，形成隔離結(jié)構(gòu)(123)。
10.根據(jù)權(quán)利要求1所述的制造方法，其中: 所述源/漏區(qū)的上表面高于所述柵堆疊的底部或者與所述柵堆疊的底部齊平。
11.根據(jù)權(quán)利要求1所述的制造方法，其中所述襯底(130)的材料包括硅，所述第一半導(dǎo)體層的材料包括硅鍺，所述第二半導(dǎo)體層的材料包括硅，所述源/漏區(qū)的材料包括硅鍺或硅碳。
12.—種半導(dǎo)體結(jié)構(gòu)，包括襯底(130)、支撐結(jié)構(gòu)(131)、基底區(qū)(100)、柵堆疊、側(cè)墻(240)以及源/漏區(qū)，其中，所述柵堆疊位于所述基底區(qū)(100)之上，所述基底區(qū)(100)由支撐結(jié)構(gòu)(131)支撐于所述襯底(130)之上，其中: 所述支撐結(jié)構(gòu)(131)的側(cè)壁截面為Σ形； 在所述基底區(qū)(100)兩側(cè) 邊緣下方存在隔離結(jié)構(gòu)(123)，其中，部分所述隔離結(jié)構(gòu)(123)與所述襯底(130)相連接； 在所述隔離結(jié)構(gòu)(123)和所述支撐結(jié)構(gòu)(131)之間存在空腔(112);以及 至少在所述基底區(qū)(100)和隔離結(jié)構(gòu)(123)的兩側(cè)存在源/漏區(qū)。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中，進一步包括源/漏延伸區(qū)，位于所述基底區(qū)中。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中，所述隔離結(jié)構(gòu)(123)的材料包括硅。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中，所述隔離結(jié)構(gòu)(123)除了與所述襯底(130)直接接觸的部分，其他部分與襯底(130)之間夾有硅鍺或硅碳。
16.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中，所述襯底(130)的材料包括硅。
17.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中，所述源/漏區(qū)的材料包括硅鍺或硅碳。
【文檔編號】H01L29/06GK103794560SQ201210432008
【公開日】2014年5月14日 申請日期:2012年11月2日 優(yōu)先權(quán)日:2012年11月2日
【發(fā)明者】朱慧瓏, 駱志炯, 尹海洲 申請人:中國科學(xué)院微電子研究所