鰭式場效應(yīng)晶體管及其形成方法
【專利摘要】一種鰭式場效應(yīng)晶體管及其形成方法，其中所述鰭式場效應(yīng)晶體管包括：半導(dǎo)體襯底；位于所述半導(dǎo)體襯底表面的鰭部；位于所述鰭部兩側(cè)的第一介質(zhì)層，所述第一介質(zhì)層的表面低于所述鰭部的頂部；位于所述鰭部上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述鰭部的頂部和側(cè)壁；位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)的源區(qū)和漏區(qū)；位于所述源區(qū)和漏區(qū)表面的接觸金屬層，所述接觸金屬層具有拉伸應(yīng)力。本發(fā)明的鰭式場效應(yīng)晶體管的載流子遷移率高。
【專利說明】鰭式場效應(yīng)晶體管及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種鰭式場效應(yīng)晶體管及其形成方法。
【背景技術(shù)】
[0002]MOS晶體管通過在柵極施加電壓，調(diào)節(jié)通過溝道區(qū)域的電流來產(chǎn)生開關(guān)信號。但當半導(dǎo)體技術(shù)進入30納米以下節(jié)點時，傳統(tǒng)的平面式MOS晶體管對溝道電流的控制能力變?nèi)?，造成嚴重的漏電流。鰭式場效?yīng)晶體管(Fin FET)是一種新興的多柵器件，它一般包括具有高深寬比的半導(dǎo)體鰭部，覆蓋部分所述鰭部的頂部和側(cè)壁的柵極結(jié)構(gòu)，并在所述鰭部中形成晶體管的溝道區(qū)和源/漏區(qū)。
[0003]圖1示出了現(xiàn)有技術(shù)的一種鰭式場效應(yīng)晶體管的立體結(jié)構(gòu)示意圖。如圖1所示，包括:半導(dǎo)體襯底10，所述半導(dǎo)體襯底10上形成有凸出的鰭部14，鰭部14 一般是通過對半導(dǎo)體襯底10刻蝕后得到的；介質(zhì)層11，覆蓋所述半導(dǎo)體襯底10的表面以及鰭部14的側(cè)壁的一部分；柵極結(jié)構(gòu)12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側(cè)壁，柵極結(jié)構(gòu)12包括柵介質(zhì)層(圖中未示出)和位于柵介質(zhì)層上的柵電極(圖中未示出)。
[0004]在現(xiàn)有技術(shù)中，通過不同的技術(shù)手段對鰭式場效應(yīng)晶體管施加應(yīng)力以提高載流子遷移率，從而增強整個器件的性能。然而，隨著半導(dǎo)體工藝的發(fā)展，諸如氮化物覆蓋層(Nitride-Cap)應(yīng)力層，由于具有高介電常數(shù)會增加器件中的寄生電容，已經(jīng)不適用于高集成度的鰭式場效應(yīng)晶體管工藝?，F(xiàn)有技術(shù)的鰭式場效應(yīng)晶體管的器件性能需要進一步提升。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是提升鰭式場效應(yīng)晶體管的器件性能。
[0006]為解決上述問題，本發(fā)明提供了一種鰭式場效應(yīng)晶體管的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面具有鰭部，位于所述鰭部兩側(cè)的第一介質(zhì)層，所述第一介質(zhì)層的表面低于所述鰭部的頂部，位于所述鰭部上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述鰭部的頂部和側(cè)壁，位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)的源區(qū)和漏區(qū)；在所述源區(qū)和漏區(qū)表面形成接觸金屬層，所述接觸金屬層具有拉伸應(yīng)力；在所述半導(dǎo)體襯底上形成第二介質(zhì)層，所述第二介質(zhì)層覆蓋所述鰭部和柵極結(jié)構(gòu)；在所述第二介質(zhì)層內(nèi)形成暴露源區(qū)的第一開口、暴露漏區(qū)的第二開口和暴露柵極結(jié)構(gòu)的第三開口 ；在所述第一開口、第二開口和第三開口內(nèi)填充滿金屬材料。
[0007]可選的，所述接觸金屬層為化學(xué)氣相沉積形成的鎢、銅、鋁、鈦或者鉭。
[0008]可選的，所述接觸金屬層為原子層沉積形成的鎢、銅、鋁、鈦或者鉭。
[0009]可選的，所述鰭式場效應(yīng)晶體管為NMOS晶體管。
[0010]可選的，在所述源區(qū)和漏區(qū)表面沉積接觸金屬層前，還包括以所述柵極結(jié)構(gòu)為掩膜對源區(qū)和漏區(qū)兩側(cè)的第一介質(zhì)層刻蝕的步驟。
[0011]可選的，刻蝕后源區(qū)和漏區(qū)兩側(cè)第一介質(zhì)層厚度為柵極結(jié)構(gòu)下第一介質(zhì)層厚度的75%~85%。
[0012]可選的，所述鰭式 場效應(yīng)管為PMOS晶體管。
[0013]可選的，所述鰭式場效應(yīng)管為PMOS晶體管時，所述源區(qū)和漏區(qū)為抬高的源區(qū)和抬高的漏區(qū)。
[0014]可選的，所述抬高的源區(qū)和抬高的漏區(qū)通過外延SiGe層形成。
[0015]可選的，在所述源區(qū)和漏區(qū)表面形成接觸金屬層后，對所述接觸金屬層進行硅化處理。
[0016]可選的，在所述第一開口和第二開口形成之后，對所述接觸金屬層進行硅化處理。
[0017]本發(fā)明還提供了一種鰭式場效應(yīng)晶體管，包括:半導(dǎo)體襯底；位于所述半導(dǎo)體襯底表面的鰭部；位于所述鰭部兩側(cè)的第一介質(zhì)層，所述第一介質(zhì)層的表面低于所述鰭部的頂部；位于所述鰭部上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述鰭部的頂部和側(cè)壁；位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)的源區(qū)和漏區(qū)；位于所述源區(qū)和漏區(qū)表面的接觸金屬層，所述接觸金屬層具有拉伸應(yīng)力。
[0018]可選的，所述接觸金屬層的材料為鎢、銅、鋁、鈦或者鉭。
[0019]可選的，所述鰭式場效應(yīng)晶體管為NMOS晶體管，且位于所述源區(qū)和漏區(qū)兩側(cè)的第一介質(zhì)層厚度為位于所述柵極結(jié)構(gòu)下的第一介質(zhì)層厚度的75%~85%。
[0020]可選的，所述鰭式場效應(yīng)晶體管為PMOS晶體管，所述鰭式場效應(yīng)晶體管的源區(qū)和漏區(qū)為抬高的源區(qū)和抬高的漏區(qū)，所述鰭式場效應(yīng)管的抬高的源區(qū)和抬高的漏區(qū)材料為SiGe0
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:
[0022]本發(fā)明的實施例提供的鰭式場效應(yīng)晶體管，在所述鰭式場效應(yīng)晶體管的源區(qū)和漏區(qū)的表面形成接觸金屬層，所述接觸金屬層具有拉伸應(yīng)力，提高了鰭式場效應(yīng)管的載流子遷移速率，從而提升了鰭式場效應(yīng)晶體管的驅(qū)動電流。另外，所述接觸金屬層可以為化學(xué)氣相沉積形成的鎢、銅、鋁、鈦或者鉭，所述接觸金屬層也可以為原子層沉積形成的鎢、銅、鋁、鈦或者鉭，工藝簡單。
[0023]進一步的，若所述鰭式場效應(yīng)晶體管為NM0S，在所述源區(qū)和漏區(qū)表面沉積接觸金屬層前，還包括以所述柵極結(jié)構(gòu)為掩膜對源區(qū)和漏區(qū)兩側(cè)的第一介質(zhì)層刻蝕的步驟，刻蝕后源區(qū)和漏區(qū)兩側(cè)第一介質(zhì)層厚度為柵極結(jié)構(gòu)下第一介質(zhì)層厚度的75%~85%，增加了后續(xù)形成的接觸金屬層與源區(qū)和漏區(qū)的接觸面積，提高了接觸金屬層引入的應(yīng)力。
[0024]進一步的，若所述鰭式場效應(yīng)晶體管為PM0S，所述鰭式場效應(yīng)晶體管的源區(qū)和漏區(qū)為抬高的源區(qū)和抬高的漏區(qū)，所述鰭式場效應(yīng)管的抬高的源區(qū)和抬高的漏區(qū)材料為SiGe,由于SiGe材料的晶格常數(shù)大于Si材料的晶格常數(shù)，抬聞的源區(qū)和抬聞的漏區(qū)在PMOS晶體管的溝道區(qū)施加壓應(yīng)力，提高了載流子的遷移率。
【專利附圖】

【附圖說明】
[0025]圖1是現(xiàn)有技術(shù)的鰭式場效應(yīng)晶體管的立體結(jié)構(gòu)示意圖；
[0026]圖2至圖10是本發(fā)明實施例的NMOS鰭式場效應(yīng)晶體管的形成過程示意圖；
[0027]圖11至圖17是本發(fā)明實施例的PMOS鰭式場效應(yīng)晶體管的形成過程示意圖；
[0028]圖18至圖20是本發(fā)明實施例的鰭式場效應(yīng)晶體管結(jié)構(gòu)示意圖?！揪唧w實施方式】
[0029]由【背景技術(shù)】可知，為了提高鰭式場效應(yīng)晶體管器件的性能，可以在MOS管的溝道區(qū)引入應(yīng)力來提高載流子的遷移率。然而，隨著半導(dǎo)體工藝的發(fā)展，諸如氮化物覆蓋層(Nitride-Cap)應(yīng)力層，由于具有高介電常數(shù)會增加器件中寄生電容，高寄生電容會在器件中產(chǎn)生信號延時，影響芯片性能，所以使用氮化物覆蓋層應(yīng)力層已經(jīng)不適用于高集成度的鰭式場效應(yīng)晶體管工藝?，F(xiàn)有技術(shù)的鰭式場效應(yīng)晶體管的器件性能需要進一步提升。
[0030]為解決上述問題，本發(fā)明的發(fā)明人提出一種鰭式場效應(yīng)晶體管的形成方法。下面結(jié)合附圖詳細地描述具體實施例，本發(fā)明的優(yōu)點將更加清楚。需要說明的是，提供這些附圖的目的是有助于理解本發(fā)明的實施例，而不應(yīng)解釋為對本發(fā)明的不當?shù)南拗?。為了更清楚起見，圖中所示尺寸并未按比例繪制，可能會做放大、縮小或其他改變。下面的描述中闡述了很多具體細節(jié)以便充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其他方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。
[0031]本發(fā)明所述鰭式場效應(yīng)晶體管可以為NMOS晶體管，也可以是PMOS晶體管。首先，本發(fā)明的實施例以NMOS鰭式場效應(yīng)晶體管為例對本發(fā)明的鰭式場效應(yīng)晶體管的形成方法做示范性說明，請參考圖2，提供半導(dǎo)體襯底201，所述半導(dǎo)體襯底201表面具有鰭部203，位于所述鰭部203兩側(cè)的第一介質(zhì)層202，所述第一介質(zhì)層202的表面低于所述鰭部203的頂部，位于所述鰭部203上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述鰭部203的頂部和側(cè)壁，位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部203內(nèi)的源區(qū)206和漏區(qū)207。
[0032]所述半導(dǎo)體襯底201用于作為后繼工藝的工作平臺。所述半導(dǎo)體襯底201可以是單晶硅或單晶鍺；所述半導(dǎo)體襯底201也可以是硅鍺、砷化鎵或絕緣體上硅襯底(SOI襯底)。
[0033]所述第一介質(zhì)層202用于隔離相鄰的鰭式場效應(yīng)晶體管。所述第一介質(zhì)層202的形成工藝為沉積工藝，比如低壓化學(xué)氣相沉積或等離子體化學(xué)氣相沉積。所述第一介質(zhì)層202的材料可以為氧化硅、氮化硅或者氮氧化硅。所述第一介質(zhì)層202可以是淺溝槽隔離結(jié)構(gòu)(STI)。
[0034]所述鰭部203用于形成鰭式場效應(yīng)管的源區(qū)206、漏區(qū)207和溝道區(qū)域(未示出)。所述鰭部203與所述半導(dǎo)體襯底201的連接方式可以是一體的，例如所述鰭部203是通過對所述半導(dǎo)體襯底201刻蝕后形成的突出結(jié)構(gòu)。
[0035]所述柵極結(jié)構(gòu)包括:位于所述第一介質(zhì)層202表面，且橫跨所述鰭部203的頂部和側(cè)壁的柵介質(zhì)層(未示出)；覆蓋所述柵介質(zhì)層表面的柵電極層204 ;位于所述柵電極層204和柵介質(zhì)層兩側(cè)的側(cè)墻205。其中，所述柵介質(zhì)層和柵電極層204構(gòu)成柵極，所述柵介質(zhì)層的材料為氧化硅或高K (高介電常數(shù))材料，所述的高K材料包括Hf02，HfSi0，HfSi0N，HfTaO, HfZrO, Al2O3和ZrO2,所述柵電極204的材料為多晶硅或金屬，所述金屬包括Al，Cu，Ti，Ta，TaN, NiSi，CoSi，TiN, TiAl和TaSiN，所述側(cè)墻205用于對所述柵極進行保護，防止后繼工藝對柵極造成損傷，所述側(cè)墻205的材料為氧化硅、氮化硅或氮氧化硅。
[0036]所述鰭部203內(nèi)形成有被柵極結(jié)構(gòu)覆蓋的溝道區(qū)域(未示出)，以及位于溝道區(qū)域兩側(cè)的源區(qū)206和漏區(qū)207。圖2所示為源區(qū)206和漏區(qū)207互連的多晶體管結(jié)構(gòu)，即兩個柵極結(jié)構(gòu)之間的鰭部203部分為兩個鰭式場效應(yīng)晶體管共用的源/漏區(qū)。源區(qū)206和漏區(qū)207的摻雜工藝可以是離子注入工藝，也可以是擴散工藝，摻雜完成之后還包括有退火的步驟。在NMOS晶體管中，所述源區(qū)206和漏區(qū)207的摻雜類型為N型，摻雜離子可以是P離子，也可以是As尚子。
[0037]在本發(fā)明的一實施例中，所述半導(dǎo)體襯底201為單晶硅；所述鰭部203通過對所述半導(dǎo)體襯底201刻蝕后形成，鰭部203的材料為單晶硅；所述第一介質(zhì)層202為淺溝槽隔離結(jié)構(gòu)，采用低壓化學(xué)氣相沉積填充相鄰鰭部203之間的溝槽形成，材料為氧化硅，所述淺溝槽隔離結(jié)構(gòu)的表面低于所述鰭部203頂部；所述柵介質(zhì)層材料為氧化硅，所述柵電極204材料為多晶硅，所述側(cè)墻205材料為氮化硅；所述源區(qū)206和漏區(qū)207通過離子注入工藝進行N型摻雜，摻雜離子為P離子，在離子注入工藝后還包括了退火的步驟。
[0038]請參考圖3，圖3是為在圖2的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時沿A-Al方向的剖面示意圖，以所述柵極結(jié)構(gòu)為掩膜對源區(qū)和漏區(qū)兩側(cè)的第一介質(zhì)層202刻蝕，刻蝕后源區(qū)和漏區(qū)兩側(cè)第一介質(zhì)層的厚度為柵極結(jié)構(gòu)下第一介質(zhì)層厚度的75%~85%，圖2中虛線為刻蝕前源區(qū)和漏區(qū)兩側(cè)第一介質(zhì)層的厚度。
[0039]具體地，以所述柵極結(jié)構(gòu)為掩膜對源區(qū)和漏區(qū)兩側(cè)的第一介質(zhì)層202刻蝕的工藝可以為干法刻蝕，所述干法刻蝕對第一介質(zhì)層202的刻蝕速率大于對源區(qū)和漏區(qū)的刻蝕速率，以減少刻蝕過程中對源區(qū)和漏區(qū)的損傷。所述干法刻蝕工藝可選用傳統(tǒng)的方法，在此不再贅述。刻蝕完成后，源區(qū)和漏區(qū)兩側(cè)第一介質(zhì)層厚度為柵極結(jié)構(gòu)下第一介質(zhì)層厚度的759^85%。
[0040]需要說明的是，刻蝕源區(qū)和漏區(qū)兩側(cè)的第一介質(zhì)層202的目的是為了增加所述鰭部203暴露于所述第一介質(zhì)層202表面的高度，以增加后續(xù)形成的接觸金屬層與鰭部203的接觸面積，達到增大引入應(yīng)力的目的。
[0041 ] 在本發(fā)明的一實施例中，通過反應(yīng)離子刻蝕工藝刻蝕第一介質(zhì)層202，刻蝕后源區(qū)和漏區(qū)兩側(cè)第一介質(zhì)層厚度為柵極結(jié)構(gòu)下第一介質(zhì)層厚度的80%。
[0042]請參考圖4和圖5，圖4為在圖2的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時沿B-Bl方向的剖面示意圖，圖5為在圖3的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，在所述源區(qū)206和漏區(qū)207表面形成接觸金屬層208，所述接觸金屬層208具有拉伸應(yīng)力。
[0043]具體地，形成接觸金屬層208的工藝可以為化學(xué)氣相沉積或者原子層沉積，所述接觸金屬層208的材料可以為化學(xué)氣相沉積形成的鎢、銅、鋁、鈦或者鉭或者為原子層沉積形成的鶴、銅、招、鈦或者鉭。化學(xué)氣相沉積是把含有構(gòu)成薄膜元素的氣態(tài)反應(yīng)劑或液態(tài)反應(yīng)劑的蒸氣及反應(yīng)所需其它氣體引入反應(yīng)室，在襯底表面發(fā)生化學(xué)反應(yīng)生成薄膜的過程，在薄膜沉積的過程中，可以通過控制沉積功率、溫度和速率等工藝條件獲得不同應(yīng)力類型的薄膜。原子層沉積是一種可以將物質(zhì)以單原子膜形式一層一層的鍍在襯底表面的工藝，原子層沉積也可以通過控制工藝參數(shù)獲得不同應(yīng)力類型的薄膜。
[0044]所述接觸金屬層208位于所述源區(qū)206和漏區(qū)207表面，所述接觸金屬層208具有拉伸應(yīng)力，所述接觸金屬層208的拉伸應(yīng)力有利于提高NMOS晶體管溝道區(qū)域載流子電子的遷移率，提聞轄式場效應(yīng)晶體管的性能。
[0045]在本發(fā)明的一實施例中，采用化學(xué)氣相沉積工藝形成接觸金屬層208，所述接觸金屬層208的材料為鎢。所述化學(xué)氣相沉積工藝的前驅(qū)氣體為WF6，沉積溫度為400°C，沉積氣壓為0.5Torr。所述鎢層具有拉伸應(yīng)力。
[0046]需要說明的是，現(xiàn)有技術(shù)中通常采用應(yīng)力覆蓋層(Stress-liner)，例如具有拉伸應(yīng)力的Si3N4層，在NMOS晶體管的溝道區(qū)域引入應(yīng)力，以提高NMOS晶體管的載流子遷移率，但形成應(yīng)力覆蓋層需要在MOS器件的制備過程中增加額外的工藝，提高了成本。本發(fā)明通過在NMOS晶體管的源區(qū)和漏區(qū)形成具有拉伸應(yīng)力的接觸金屬層來提高NMOS溝道的載流子遷移率，所述形成接觸金屬層的工藝為MOS器件制備過程中的必要步驟，節(jié)省了成本。
[0047]請參考圖6和圖7，圖6為在圖4的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，圖7為在圖5的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，在所述源區(qū)206和漏區(qū)207表面形成接觸金屬層后，對所述接觸金屬層進行硅化處理，形成硅化物接觸層218。
[0048]所述硅化處理通過對接觸金屬層的退火完成，所述退火溫度為500攝氏度到1000攝氏度，所述退火氣氛為N2，通過退火工藝形成金屬硅化物，減小了源漏區(qū)與金屬引線之間的薄膜電阻，降低了接觸電阻。
[0049]在本發(fā)明的一實施例中，在所述源區(qū)206和漏區(qū)207表面形成接觸金屬層后，進行了退火形成金屬硅化物的步驟，所述退火工藝為快速熱處理(RTP)，退火溫度為800攝氏度，退火氣氛為N2，形成了硅化物接觸層218。
[0050]在本發(fā)明的另一實施例中，沉積接觸金屬層后，進行鰭式場效應(yīng)晶體管制備的后續(xù)工藝，所述硅化處理在源區(qū)和漏區(qū)的接觸孔形成之后進行。
[0051]請參考圖8，圖8為在圖6的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，在所述半導(dǎo)體襯底201上形成第二介質(zhì)層209，所述第二介質(zhì)層209覆蓋所述鰭部203和柵極結(jié)構(gòu)。
[0052]所述第二介質(zhì)層209起電學(xué)隔離作用，所述第二介質(zhì)層209的材料為氧化硅、氮化硅或者低K材料。所述第二介質(zhì)層209的形成工藝為:使用化學(xué)氣相沉積或者物理濺射在半導(dǎo)體襯底201表面形成介質(zhì)層，所述介質(zhì)層覆蓋鰭部203和柵極結(jié)構(gòu)，使用化學(xué)機械研磨拋光所述介質(zhì)層，形成表面平整的第二介質(zhì)層209。
[0053]請參考圖9，圖9為在圖8的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，在所述第二介質(zhì)層209內(nèi)形成暴露源區(qū)206的第一開口 210、暴露漏區(qū)207的第二開口 211和暴露柵極結(jié)構(gòu)的第三開口 212。
[0054]形成所述第一開口 210、第二開口 211和第三開口 212的工藝為干法刻蝕，干法刻蝕工藝之前包括了光刻的步驟，具體地，在第二介質(zhì)層209表面光刻形成圖形化的光刻膠層，所述光刻膠層具有與源區(qū)206、漏區(qū)207和柵極結(jié)構(gòu)相對應(yīng)的開口，以所述光刻膠層為掩膜，以源區(qū)206、漏區(qū)207表面的硅化物接觸層218和柵極結(jié)構(gòu)的表面為刻蝕終止層，使用反應(yīng)離子刻蝕或者電感耦合等離子體刻蝕的工藝刻蝕第二介質(zhì)層209。刻蝕完成后，在所述第二介質(zhì)層209內(nèi)形成暴露源區(qū)206的第一開口 210、暴露漏區(qū)207的第二開口 211和暴露柵極結(jié)構(gòu)的第三開口 212。
[0055]請參考圖10，圖10為在圖9的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，在所述第一開口、第二開口和第三開口內(nèi)填充滿金屬材料，形成:第一開口內(nèi)的第一插塞213，所述第一插塞213與源區(qū)206表面的硅化物接觸層相連；第二開口內(nèi)的第二插塞214，所述第二插塞214與漏區(qū)207表面的硅化物接觸層相連；第三開口內(nèi)的第三插塞215，所述第三插塞215與柵電極204相連。所述第一插塞213、第二插塞214和第三插塞215分別用于源區(qū)206、漏區(qū)207和柵電極204與外圍金屬布線層的連接。
[0056]在本發(fā)明的一實施例中，形成所述金屬材料的工藝為化學(xué)氣相沉積，所述金屬材料為鶴。
[0057]其次，本發(fā)明的實施例以PMOS鰭式場效應(yīng)管為例對本發(fā)明的鰭式場效應(yīng)晶體管的形成方法做示范性說明，請參考圖11，提供半導(dǎo)體襯底301，所述半導(dǎo)體襯底301表面具有鰭部303，位于所述鰭部303兩側(cè)的第一介質(zhì)層302，所述第一介質(zhì)層302的表面低于所述鰭部303的頂部，位于所述鰭部303上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述鰭部303的頂部和側(cè)壁，位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部303內(nèi)的源區(qū)306和漏區(qū)307。
[0058]所述半導(dǎo)體襯底301、第一介質(zhì)層302和鰭部303具體的形成過程和相關(guān)描述請參考上述形成NMOS鰭式場效應(yīng)晶體管的實施例的相應(yīng)部分，在此不再贅述。需要說明的是，在PMOS鰭式場效應(yīng)晶體管中，所述源區(qū)306和漏區(qū)307的摻雜類型為P型，摻雜離子可以是B離子，也可以是In離子。
[0059]請參考圖12，圖12為在圖11的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時沿D-Dl方向的剖面不意圖，在所述源區(qū)306和漏區(qū)307 (請參考圖11)上形成抬聞的源區(qū)316和抬聞的漏區(qū)317，所述抬高的源區(qū)316和抬高的漏區(qū)317的材料為SiGe。
[0060]所述抬高的源區(qū)316和抬高的漏區(qū)317通過外延覆蓋所述源區(qū)306和漏區(qū)307的SiGe層形成，由于SiGe材料的晶格常數(shù)大于Si材料的晶格常數(shù)，抬聞的源區(qū)316和抬聞的漏區(qū)317在PMOS鰭式場效應(yīng)晶體管的溝道區(qū)域施加壓應(yīng)力，提高了載流子空穴的遷移率。
[0061]在一實施例中，所述抬高的源區(qū)316和抬高的漏區(qū)317的形成過程為:在半導(dǎo)體襯底301上形成掩膜層(圖中未示出)，所述掩膜層具有暴露源區(qū)306和漏區(qū)307的開口(請參考圖11)，所述開口的寬度大于所述源區(qū)306和漏區(qū)307的寬度，所述開口暴露出所述源區(qū)306和所述漏區(qū)307的頂部和側(cè)壁，采用選擇性外延工藝在開口內(nèi)填充SiGe材料，所述SiGe外延層包裹所述源區(qū)306和漏區(qū)307的頂部和側(cè)壁，形成抬高的源區(qū)316和抬高的漏區(qū)317，去除所述掩膜層。
[0062]在另一實施例中，所述抬高的源區(qū)316和抬高的漏區(qū)317的形成過程為:在半導(dǎo)體襯底301上形成掩膜層(圖中未示出)，所述掩膜層具有暴露源區(qū)306和漏區(qū)307的開口(請參考圖11)，所述開口的寬度大于所述源區(qū)306和漏區(qū)307的寬度，所述開口暴露出所述源區(qū)306和所述漏區(qū)307的頂部和側(cè)壁，沿開口刻蝕源區(qū)306和漏區(qū)307，使所述源區(qū)306和漏區(qū)307的頂部低于溝道區(qū)域鰭部的頂部，采用選擇性外延工藝在所述開口內(nèi)填充SiGe材料，形成抬高的源區(qū)316和抬高的漏區(qū)317，去除所述掩膜層。
[0063]請參考圖13，圖13為在圖12的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，在所述抬高的源區(qū)316和抬高的漏區(qū)317表面形成接觸金屬層308，所述接觸金屬層308具有拉伸應(yīng)力。
[0064]具體地，形成接觸金屬層308的工藝可以為化學(xué)氣相沉積或者原子層沉積，所述接觸金屬層308的材料可以為化學(xué)氣相沉積形成的鎢、銅、鋁、鈦或者鉭或者為原子層沉積形成的鎢、銅、鋁、鈦或者鉭。在化學(xué)氣相沉積和原子層沉積的過程中，通過控制沉積功率、溫度和速率等工藝條件可以獲得不同應(yīng)力類型的薄膜。
[0065]所述接觸金屬層308具有拉伸應(yīng)力，所述接觸金屬層308的拉伸應(yīng)力作用在抬高的源區(qū)316和抬高的漏區(qū)317表面，由于所述抬高的源區(qū)316和抬高的漏區(qū)317的表面高于PMOS溝道區(qū)域的表面，所述接觸金屬層308的拉伸應(yīng)力對溝道區(qū)域的影響較弱。而抬高的源區(qū)316和抬高的漏區(qū)317的材料為SiGe，SiGe材料的晶格常數(shù)大于Si材料的晶格常數(shù)，在PMOS鰭式場效應(yīng)晶體管的溝道區(qū)域引入的壓應(yīng)力，提高了載流子空穴的遷移率。
[0066]需要說明的是，在CMOS器件中，所述接觸金屬層可以同時在NMOS和PMOS的源區(qū)和漏區(qū)形成，工藝簡單。所述接觸金屬層具有拉伸引力，提高了 NMOS的載流子遷移率；所述PMOS的源區(qū)和漏區(qū)為抬高的源區(qū)和漏區(qū)，所述接觸金屬層的拉伸應(yīng)力對PMOS的影響較弱，所述抬高的源區(qū)和抬高的漏區(qū)的材料為SiGe，在PMOS溝道區(qū)域引入壓應(yīng)力，提高了 PMOS的載流子遷移率。
[0067]在本發(fā)明的一實施例中，采用等離子體增強化學(xué)氣相沉積(PECVD)工藝形成接觸金屬層308，所述接觸金屬層308的材料為鈦。所述等離子體增強化學(xué)氣相沉積工藝的前驅(qū)氣體為TiCl4，沉積溫度為580°C，沉積氣壓為1.0Torr，RF電極功率為500W，RF頻率為450KHz。所述鈦層具有拉伸應(yīng)力。
[0068]請參考圖14，圖14為在圖13的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，在所述半導(dǎo)體襯底301上形成第二介質(zhì)層309，所述第二介質(zhì)層309覆蓋所述鰭部303和柵極結(jié)構(gòu)。請參考圖15，圖15為在圖14的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，在所述第二介質(zhì)層309內(nèi)形成暴露抬高的源區(qū)的第一開口 310、暴露抬高的漏區(qū)的第二開口 311和暴露柵極結(jié)構(gòu)的第三開口 312。
[0069]所述第二介質(zhì)層309、所述第一開口 310、第二開口 311和第三開口 312具體的形成過程和相關(guān)描述請參考上述形成NMOS鰭式場效應(yīng)晶體管的實施例的相應(yīng)部分，在此不再贅述。
[0070]請參考圖16，圖16為在圖15的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，在所述第二介質(zhì)層309內(nèi)形成暴露抬高的源區(qū)的第一開口 310、暴露抬高的漏區(qū)的第二開口311和暴露柵極結(jié)構(gòu)的第三開口 312后，還包括硅化處理步驟，形成硅化物接觸層318。
[0071]所述硅化處理通過對接觸金屬層308的退火完成，所述退火溫度為500攝氏度到1000攝氏度，所述退火氣氛為N2，通過退火工藝形成金屬硅化物，減小了源漏區(qū)與金屬引線之間的薄膜電阻，降低了接觸電阻。
[0072]在本發(fā)明的一實施例中，在所述第二介質(zhì)層309內(nèi)形成暴露抬高的源區(qū)的第一開口 310、暴露抬高的漏區(qū)的第二開口 311和暴露柵極結(jié)構(gòu)的第三開口 312后，進行了退火形成金屬硅化物的步驟，所述退火工藝為快速熱處理(RTP)，退火溫度為800攝氏度，退火氣氛為N2，形成了硅化物接觸層318。
[0073]在本發(fā)明的另一實施例中，所述的硅化處理步驟在形成接觸金屬層308之后進行。
[0074]請參考圖17，圖17為在圖16的基礎(chǔ)上形成鰭式場效應(yīng)晶體管時的剖面示意圖，在所述第一開口、第二開口和第三開口內(nèi)填充滿金屬材料，形成:第一開口內(nèi)的第一插塞313，所述第一插塞313與抬高的源區(qū)316表面的硅化物接觸層318相連；第二開口內(nèi)的第二插塞314，所述第二插塞314與漏區(qū)317表面的硅化物接觸層318相連；第三開口內(nèi)的第三插塞315,所述第三插塞315與柵電極304相連。所述第一插塞313、第二插塞314和第三插塞315分別用于抬高的源區(qū)、抬高的漏區(qū)和柵電極304與外圍金屬布線層的連接。
[0075]在本發(fā)明的一實施例中，形成所述金屬材料的工藝為化學(xué)氣相沉積，所述金屬材料為鶴。
[0076]本發(fā)明還提供一種鰭式場效應(yīng)晶體管，請參考圖18，包括:半導(dǎo)體襯底401 ;位于所述半導(dǎo)體襯底401表面的鰭部403 ;位于所述鰭部403兩側(cè)的第一介質(zhì)層402，所述第一介質(zhì)層402的表面低于所述鰭部403的頂部；位于所述鰭部403上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述鰭部403的頂部和側(cè)壁；位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部403內(nèi)的源區(qū)(未標示出)和漏區(qū)407 ;位于所述源區(qū)和漏區(qū)表面的接觸金屬層408，所述接觸金屬層408具有拉伸應(yīng)力。
[0077]所述半導(dǎo)體襯底401、第一介質(zhì)層402、鰭部403和柵極結(jié)構(gòu)的材料和結(jié)構(gòu)請參考上述本發(fā)明的鰭式場效應(yīng)晶體管的形成方法部分，在此不再贅述。
[0078]當所述鰭式場效應(yīng)晶體管為NMOS晶體管時，所述源區(qū)和漏區(qū)的摻雜類型為N型，摻雜離子可以是P離子，也可以是As離子。請參考圖18和圖19，圖19為在圖18的基礎(chǔ)上沿E-El方向的剖面示意圖，位于所述源區(qū)和漏區(qū)兩側(cè)的第一介質(zhì)層402的厚度為位于所述柵極結(jié)構(gòu)下的第一介質(zhì)層402厚度的75%~85%。位于所述源區(qū)和漏區(qū)兩側(cè)的第一介質(zhì)層402的厚度小于位于所述柵極結(jié)構(gòu)下的第一介質(zhì)層402的厚度，增加了接觸金屬層403與源區(qū)和漏區(qū)的接觸面積。達到增大接觸金屬層408在源區(qū)和漏區(qū)引入的應(yīng)力的目的。
[0079]當所述鰭式場效應(yīng)晶體管為PMOS晶體管時，所述源區(qū)和漏區(qū)的摻雜類型為P型，摻雜離子可以是B離子，也可以是In離子。請參考圖18和圖20，圖20為在圖18的基礎(chǔ)上沿F-Fl方向的剖面示意圖，所述鰭式場效應(yīng)晶體管的源區(qū)406和漏區(qū)407為抬高的源區(qū)和抬高的漏區(qū)，所述鰭式場效應(yīng)管的抬高的源區(qū)和抬高的漏區(qū)材料為SiGe，由于SiGe材料的晶格常數(shù)大于Si材料的晶格常數(shù)，抬聞的源區(qū)和抬聞的漏區(qū)在PMOS轄式場效應(yīng)晶體管的溝道區(qū)域施加壓應(yīng)力，提高了載流子空穴的遷移率。
[0080]所述接觸金屬層408的材料為鎢、銅、鋁、鈦或者鉭，所述接觸金屬層408具有拉伸應(yīng)力。當所述鰭式場效應(yīng)管為NMOS時，所述接觸金屬層408的拉伸應(yīng)力有利于提高NMOS晶體管溝道區(qū)域載流子電子的遷移率，提高了 NMOS鰭式場效應(yīng)晶體管的性能；當所述鰭式場效應(yīng)晶體管為PMOS時，所述接觸金屬層408的拉伸應(yīng)力作用在抬高的源區(qū)和抬高的漏區(qū)表面，由于所述抬高的源區(qū)406和抬高的漏區(qū)407的表面高于PMOS溝道區(qū)域表面，所述所述接觸金屬層408的拉伸應(yīng)力對溝道區(qū)域的影響較弱。而抬高的源區(qū)406和抬高的漏區(qū)407的材料為SiGe，SiGe材料的晶格常數(shù)大于Si材料的晶格常數(shù)，在PMOS鰭式場效應(yīng)晶體管的溝道區(qū)域引入的壓應(yīng)力，提高了載流子空穴的遷移率。
[0081]綜上所述，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:本發(fā)明的實施例提供的鰭式場效應(yīng)晶體管的形成方法，在所述鰭式場效應(yīng)晶體管的源區(qū)和漏區(qū)的表面形成接觸金屬層，所述接觸金屬層具有拉伸應(yīng)力，在NMOS鰭式場效應(yīng)晶體管中，所述所述接觸金屬層的拉伸應(yīng)力有利于提高NMOS晶體管溝道區(qū)域載流子電子的遷移率，另外，在NMOS鰭式場效應(yīng)晶體管中，位于所述源區(qū)和漏區(qū)兩側(cè)的介質(zhì)層厚度小于位于所述柵極結(jié)構(gòu)下的介質(zhì)層厚度，增加了接觸金屬層與源區(qū)和漏區(qū)的接觸面積，達到增大接觸金屬層在源區(qū)和漏區(qū)引入應(yīng)力的目的；在PMOS鰭式場效應(yīng)晶體管中，所述PMOS的源區(qū)和漏區(qū)為抬高的源區(qū)和漏區(qū)，所述接觸金屬層的拉伸應(yīng)力對PMOS的影響較弱，所述抬高的源區(qū)和抬高的漏區(qū)的材料為SiGe，在PMOS溝道區(qū)域引入壓應(yīng)力，提高了 PMOS的載流子遷移率。
[0082]本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
【權(quán)利要求】
1.一種鰭式場效應(yīng)晶體管的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面具有鰭部，位于所述鰭部兩側(cè)的第一介質(zhì)層，所述第一介質(zhì)層的表面低于所述鰭部的頂部，位于所述鰭部上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述鰭部的頂部和側(cè)壁，位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)的源區(qū)和漏區(qū)； 在所述源區(qū)和漏區(qū)表面形成接觸金屬層，所述接觸金屬層具有拉伸應(yīng)力； 在所述半導(dǎo)體襯底上形成第二介質(zhì)層，所述第二介質(zhì)層覆蓋所述鰭部和柵極結(jié)構(gòu)；在所述第二介質(zhì)層內(nèi)形成暴露源區(qū)的第一開口、暴露漏區(qū)的第二開口和暴露柵極結(jié)構(gòu)的第三開口； 在所述第一開口、第二開口和第三開口內(nèi)填充滿金屬材料。
2.如權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述接觸金屬層為化學(xué)氣相沉積形成的鎢、銅、鋁、鈦或者鉭。
3.如權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述接觸金屬層為原子層沉積形成的鎢、銅、鋁、鈦或者鉭。
4.如權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述鰭式場效應(yīng)晶體管為NMOS晶體管。
5.如權(quán)利要求4所述 的鰭式場效應(yīng)晶體管的形成方法，其特征在于，在所述源區(qū)和漏區(qū)表面沉積接觸金屬層前，還包括以所述柵極結(jié)構(gòu)為掩膜對源區(qū)和漏區(qū)兩側(cè)的第一介質(zhì)層刻蝕的步驟。
6.如權(quán)利要求5所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，刻蝕后源區(qū)和漏區(qū)兩側(cè)第一介質(zhì)層厚度為柵極結(jié)構(gòu)下第一介質(zhì)層厚度的75%~85%。
7.如權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述鰭式場效應(yīng)管為PMOS晶體管。
8.如權(quán)利要求7所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述源區(qū)和漏區(qū)為抬聞的源區(qū)和抬聞的漏區(qū)。
9.如權(quán)利要求8所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述抬高的源區(qū)和抬高的漏區(qū)通過外延SiGe層形成。
10.如權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，在所述源區(qū)和漏區(qū)表面形成接觸金屬層后，對所述接觸金屬層進行硅化處理。
11.如權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，在所述第一開口和第二開口形成之后，對所述接觸金屬層進行硅化處理。
12.—種鰭式場效應(yīng)晶體管，包括: 半導(dǎo)體襯底； 位于所述半導(dǎo)體襯底表面的鰭部； 位于所述鰭部兩側(cè)的第一介質(zhì)層，所述第一介質(zhì)層的表面低于所述鰭部的頂部； 位于所述鰭部上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述鰭部的頂部和側(cè)壁； 位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)的源區(qū)和漏區(qū)； 位于所述源區(qū)和漏區(qū)表面的接觸金屬層，所述接觸金屬層具有拉伸應(yīng)力。
13.如權(quán)利要求12所述的鰭式場效應(yīng)晶體管，其特征在于，所述接觸金屬層的材料為鶴、銅、招、欽或者組。
14.如權(quán)利要求12所述的鰭式場效應(yīng)晶體管，其特征在于，所述鰭式場效應(yīng)晶體管為NMOS晶體管，且位于所述源區(qū)和漏區(qū)兩側(cè)的第一介質(zhì)層厚度為位于所述柵極結(jié)構(gòu)下的第一介質(zhì)層厚度的75%~85%。
15 .如權(quán)利要求12所述的鰭式場效應(yīng)晶體管，其特征在于，所述鰭式場效應(yīng)晶體管為PMOS晶體管，所述鰭式場效應(yīng)晶體管的源區(qū)和漏區(qū)為抬高的源區(qū)和抬高的漏區(qū)，所述鰭式場效應(yīng)管的抬1?的源區(qū)和抬1?的漏區(qū)的材料為SiGe。
【文檔編號】H01L29/78GK103681337SQ201210348131
【公開日】2014年3月26日 申請日期:2012年9月18日 優(yōu)先權(quán)日:2012年9月18日
【發(fā)明者】三重野文健 申請人:中芯國際集成電路制造(上海)有限公司