專利名稱：Rf ldmos器件及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及一種RF LDMOS器件及其制造方法。
背景技術(shù)：
RF LDMOS (射頻橫向擴(kuò)散金屬氧化物半導(dǎo)體)器件是半導(dǎo)體集成電路技術(shù)與微波電子技術(shù)融合而成的新一代集成化的固體微波功率半導(dǎo)體產(chǎn)品，具有線性度好、增益高、 耐壓高、輸出功率大、熱穩(wěn)定性好、效率高、寬帶匹配性能好、易于和MOS工藝集成等優(yōu)點(diǎn)， 并且其價(jià)格遠(yuǎn)低于砷化鎵器件，是一種非常具有競(jìng)爭(zhēng)力的功率器件，被廣泛用于GSM，PCS, W-CDMA基站的功率放大器，以及無線廣播與核磁共振等方面。
在RF LDMOS的設(shè)計(jì)過程中，要求小的導(dǎo)通電阻和大的擊穿電壓，同時(shí)由于其柵漏電容決定了截止頻率的大小，因而柵漏電容也應(yīng)越小越好。較高的擊穿電壓有助于保證器件在實(shí)際工作時(shí)的穩(wěn)定性，如工作電壓為50V的RF LDMOS器件，其擊穿電壓需要達(dá)到IlOV 以上，而導(dǎo)通電阻Rdson則會(huì)直接影響到器件的輸出功率與增益等特性。
常見的RF LDMOS器件的結(jié)構(gòu)如圖1所示。在P襯底I上形成有P外延10，在P外延10的左部形成有一 P阱11，右部形成有一 N型漏端輕摻雜漂移區(qū)12，所述P阱11與所述N型漏端輕摻雜漂移區(qū)12不接觸；
所述P阱11上部形成有一 N型源端重?fù)诫s區(qū)24 ；
所述N型漏端輕摻雜漂移區(qū)12右端形成有一 N型漏端重?fù)诫s區(qū)21 ；
N型重?fù)诫s區(qū)21，24的N型雜質(zhì)濃度比N型漏端輕摻雜漂移區(qū)12的N型雜質(zhì)濃度聞;
所述P阱11左側(cè)接一 P型多晶硅或金屬接觸柱13 ；
所述接觸柱13連通至P襯底I ;
所述N型源端重?fù)诫s區(qū)24左側(cè)的P阱11上部形成有一與所述P型多晶硅或金屬接觸柱13連通的P型重?fù)诫s區(qū)22，P型重?fù)诫s區(qū)22的P型雜質(zhì)濃度比P阱11的P型雜質(zhì)濃度高；
所述N型源端重?fù)诫s區(qū)24右側(cè)的P阱11上方，及所述P阱11與所述N型漏端輕摻雜漂移區(qū)12之間的P外延10上方，形成有柵氧14 ；
所述柵氧14上方形成有多晶硅柵15 ；
所述多晶硅柵15上方，及所述N型漏端輕摻雜漂移區(qū)12左部上方，形成有介質(zhì)層 16 ；
所述介質(zhì)層16右部上方形成有法拉第盾(Faraday shield) 17。
常見的RF LDMOS器件的結(jié)構(gòu)，其在漏端有輕摻雜漂移區(qū)(LDD) 12，從而使其具有較大的擊穿電壓(BV)，同時(shí)由于其漏端輕摻雜漂移區(qū)12摻雜濃度較淡，使其具有較大的導(dǎo)通電阻(Rdson)。法拉第盾17的作用是降低反饋的柵漏電容(Cgd)，同時(shí)由于其在應(yīng) 用中處于零電位，可以起到場(chǎng)板的作用，通過改變其長度或者其下方介質(zhì)層厚度，在某種程度上可以降低表面電場(chǎng)，從而增大器件的擊穿電壓，并且能夠起到抑制熱載流子注入的作用。
如圖1所示，一種常見的法拉第盾17為單層金屬層，該單層金屬層為狀， 包括多晶硅部171、漂移部172、豎直部173，豎直部173連通多晶硅部171和漂移部172，多晶硅部171位于豎直部173左上，漂移部172位于豎直部173右下，豎直部173在多晶硅柵 15左側(cè)，多晶硅部171的左部在多晶硅柵15上方，漂移部172在漏端輕摻雜漂移區(qū)12上方，該單層金屬層同多晶硅柵15、漏端輕摻雜漂移區(qū)12之間為介質(zhì)層16，漂移部172為平板狀。該種法拉第盾為單層金屬層17的RF LDMOS擊穿電壓很難達(dá)到非常大的擊穿電壓。
RF LDMOS在高電壓應(yīng)用中(工作電壓為50V)，為了使其具有較大的安全工作區(qū)，目前業(yè)界通常采用具有兩層或多層金屬層的法拉第盾的結(jié)構(gòu)，如圖2、圖3所示，第一層金屬層與圖1所示單層金屬層相同，其他各金屬層依序位于第一層金屬層的右上方，各層金屬層之間有介質(zhì)層16隔離。該種法拉第盾為兩層或多層金屬層的RF LDM0S，具有大的擊穿電壓，一般為120V左右。但是法拉第盾為兩層或多層金屬層的RF LDMOS在制作工藝過程中，需要進(jìn)行兩層(或多層)金屬層的制作，需要至少兩次介質(zhì)層和金屬層的淀積過程，以及至少兩次的金屬刻蝕過程，制造工藝復(fù)雜。發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是使RF LDMOS器件既具有較高擊穿電壓，并且制造工藝簡(jiǎn)單。
為解決上述技術(shù)問題，本發(fā)明提供了一種RF LDMOS器件，其結(jié)構(gòu)是，在P外延的右部形成有一 N型漏端輕摻雜區(qū)，在P外延左部形成一 P阱，在N型漏端輕摻雜漂移區(qū)左側(cè)到所述P阱右部上方形成有柵氧，所述柵氧上方形成有多晶硅柵，所述多晶硅柵上方、側(cè)面及所述N型漏端輕摻雜漂移區(qū)左部上方形成有介質(zhì)層，所述介質(zhì)層右部上方形成有法拉第盾；
所述法拉第盾為單層金屬層，該單層金屬層包括多晶硅部、漂移部、豎直部，豎直部在多晶硅柵右側(cè)，豎直部上端同多晶硅部右端連通，豎直部下端同漂移部左端連通，多晶硅部的左端在多晶硅柵上方，漂移部在N型漏端輕摻雜漂移區(qū)上方，該單層金屬層同多晶硅柵、N型漏端輕摻雜漂移區(qū)之間為介質(zhì)層，漂移部呈從左端到右端逐級(jí)升高的階梯狀。
為解決上述技術(shù)問題，本發(fā)明還提供了一種RF LDMOS器件的制造方法，其包括以下步驟
一 .在P外延右部形成一 N型漏端輕摻雜漂移區(qū)，在P外延左部形成一 P阱，在N 型漏端輕摻雜漂移區(qū)左側(cè)到所述P阱右部上方形成柵氧，在柵氧上方形成多晶硅柵；
二 .在硅片上淀積一層介質(zhì)層；
三.通過光阻在N型漏端輕摻雜漂移區(qū)左部上的介質(zhì)層上定義出漂移部的二級(jí)以上臺(tái)階；
四.刻蝕介質(zhì)層，在N型漏端輕摻雜漂移區(qū)左部形成介質(zhì)層厚度從左到右依次增高的二級(jí)以上臺(tái)階；
五.去除硅片上的光阻，在硅片上淀積一金屬層；
六.光刻刻蝕金屬層，只保留多晶硅柵右部到整個(gè)漂移部的介質(zhì)層上方的金屬層，形成法拉第盾；
七.進(jìn)行后續(xù)工 藝，形成RF LDMOS。
本發(fā)明的RF LDMOS器件，由于其具有階梯狀的單層金屬層的法拉第盾，所以與具有相應(yīng)多層金屬層的法拉第盾的RF LDMOS器件性能類似，都能夠在保持原有的導(dǎo)通電阻和柵漏電容的同時(shí)具有非常大的擊穿電壓。而多層金屬層的法拉第盾制作方法比較繁瑣，階梯狀的單層金屬層的法拉第盾制作方法比較簡(jiǎn)單，至少能減少一次介質(zhì)層和金屬層的淀積過程、一步金屬刻蝕過程，所以本發(fā)明的RF LDMOS器件不僅能保證高擊穿電壓、高可靠性， 并且制造工藝簡(jiǎn)單。


為了更清楚地說明本發(fā)明的技術(shù)方案，下面對(duì)本發(fā)明所需要使用的附圖作簡(jiǎn)單的介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1是一種法拉第盾為普通單層金屬層的RF LDMOS器件的結(jié)構(gòu)示意圖2是一種法拉第盾為兩層金屬層的RF LDMOS器件的結(jié)構(gòu)不意圖3是一種法拉第盾為三層金屬層的RF LDMOS器件的結(jié)構(gòu)不意圖4是本發(fā)明的RF LDMOS器件漂移部為兩級(jí)臺(tái)階的一實(shí)施例示意圖5是本發(fā)明的RF LDMOS器件漂移部為三級(jí)臺(tái)階的一實(shí)施例示意圖6是本發(fā)明的RF LDMOS器件的制造方法實(shí)施例三示意圖7是本發(fā)明的RF LDMOS器件的制造方法實(shí)施例四示意圖8是普通的單層金屬層的法拉第盾、兩層金屬層的法拉第盾，以及二級(jí)臺(tái)階金屬層的法拉第盾的電場(chǎng)強(qiáng)度曲線圖；`
圖9是三層金屬層的法拉第盾，以及三級(jí)臺(tái)階金屬層的法拉第盾的電場(chǎng)強(qiáng)度曲線圖。
具體實(shí)施方式
下面將結(jié)合附圖，對(duì)本發(fā)明中的技術(shù)方案進(jìn)行清楚、完整的描述，顯然，所描述的實(shí)施例是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)的前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
實(shí)施例一
RF LDMOS器件，其結(jié)構(gòu)是，在P外延10的右部形成有一 N型漏端輕摻雜區(qū)12，在 P外延10左部形成一 P阱11，在N型漏端輕摻雜漂移區(qū)12左側(cè)到所述P阱11右部上方形成有柵氧14，所述柵氧14上方形成有多晶硅柵15，所述多晶硅柵15上方、側(cè)面及所述N型漏端輕摻雜漂移區(qū)12左部上方形成有介質(zhì)層(如氧化硅)16，所述介質(zhì)層16右部上方形成有法拉第盾(Faraday shield) 17 ；
所述法拉第盾17為單層金屬層，該單層金屬層包括多晶硅部171、漂移部172、豎直部173，豎直部173在多晶硅柵15右側(cè)，豎直部173上端同多晶硅部171右端連通，豎直部173下端同漂移部172左端連通，多晶硅部171的左端在多晶硅柵15上方，漂移部172 在N型漏端輕摻雜漂移區(qū)12上方，該單層金屬層同多晶硅柵15、N型漏端輕摻雜漂移區(qū)12 之間為介質(zhì)層16，漂移部172呈從左端到右端逐級(jí)升高的階梯狀；
漂移部172為多級(jí)臺(tái)階，圖4中漂移部172呈從左端到右端逐級(jí)升高的兩級(jí)臺(tái)階的階梯狀；圖5中漂移部172呈從左端到右端逐級(jí)升高的三級(jí)臺(tái)階的階梯狀；
較佳的，漂移部172左端首級(jí)臺(tái)階同N型漏端輕摻雜漂移區(qū)12之間的介質(zhì)層厚度 TO為IOnm 800nm,相鄰臺(tái)階同N型漏端輕摻雜漂移區(qū)12之間的介質(zhì)層厚度相差I(lǐng)Onm IOOnm,每級(jí)臺(tái)階的長度(圖5中首級(jí)臺(tái)階的長度LI,第二級(jí)臺(tái)階的長度L2,第三級(jí)臺(tái)階的長度L3)為O. 01 3um，漂移部172左端到多晶硅柵15邊緣的距離S2為O. 001 O. 3um，多晶硅部171位于多晶硅柵15正上方部分的長度SI為O lum。
實(shí)施例二
基于實(shí)施例一，RF LDMOS器件的結(jié)構(gòu)如圖4、圖5所示，其結(jié)構(gòu)是，
所述P阱11的上部形成有一 N型源端重?fù)诫s區(qū)24 ；
所述N型漏端輕摻雜漂移區(qū)12的右部形成有一 N型漏端重?fù)诫s區(qū)21 ；
所述N型漏端重?fù)诫s區(qū)21、N型源端重?fù)诫s區(qū)24的N型雜質(zhì)濃度，大于N型漏端輕摻雜漂移區(qū)12的N型雜質(zhì)濃度；
所述N型源端重?fù)诫s區(qū)24右側(cè)的P阱11上方，及所述P阱11與所述N型漏端輕摻雜漂移區(qū)12之間的P外延10上方，形成有柵氧14 ；
所述柵氧14上方形成有多晶硅柵15 ；
實(shí)施例三
實(shí)施例一的RF LDMOS器件的制造方法包括以下步驟
一 .在P外延10右 部形成一 N型漏端輕摻雜漂移區(qū)12，在P外延10左部形成一 P阱11，在N型漏端輕摻雜漂移區(qū)12左側(cè)到所述P阱11右部上方形成柵氧14，在柵氧14 上方形成多晶娃柵15,如圖6所示；
二.在硅片上淀積一層介質(zhì)層(如氧化硅)，較佳的，介質(zhì)層厚度為IOnm IOOOnm ；
三.通過光阻在N型漏端輕摻雜漂移區(qū)12左部上的介質(zhì)層16上定義出漂移部 172的二級(jí)以上臺(tái)階；
較佳的，漂移部172左端到多晶硅柵15邊緣的距離S2為O. 001 O. 3um ；
四.刻蝕介質(zhì)層16，在漏端輕摻雜漂移區(qū)12左部形成介質(zhì)層16厚度從左到右依次增高的二級(jí)以上臺(tái)階；
圖4中所示為二級(jí)臺(tái)階，圖5中所示為三級(jí)臺(tái)階；
較佳的，漂移部172左端首級(jí)臺(tái)階同N型漏端輕摻雜漂移區(qū)12之間的介質(zhì)層厚度TO為IOnm 800nm,相鄰臺(tái)階到同N型漏端輕摻雜漂移區(qū)12之間的介質(zhì)層厚度相差 IOnm IOOnm,每級(jí)臺(tái)階的長度(圖5中，首級(jí)臺(tái)階的長度LI,第二級(jí)臺(tái)階的長度L2,第三級(jí)臺(tái)階的長度L3)為0.01 3um;
五.去除娃片上的光阻,在娃片上淀積一金屬層,較佳的，金屬層厚度為O. 01 3um ；
六.光刻刻蝕金屬層，只保留多晶硅柵15右部到整個(gè)漂移部172的介質(zhì)層上方的金屬層，形成法拉第盾17 ;較佳的，多晶娃柵15右部正上方的金屬層的長度SI為O lum。
七.進(jìn)行后續(xù)工藝，形成RF LDMOS。
實(shí)施例四
基于實(shí)施例三，RF LDMOS器件的制造方法的步驟一中包括以下步驟
(I)在P襯底上生長P外延10 ;
(2)在P外延10中通過P離子注入及高溫推阱(離子活化)形成P阱11 ;
(3)在P外延10上生長柵氧14 ;
(4)在柵氧14上淀積多晶硅15 ；
(5)通過光阻定義多晶硅柵的位置和面積，多晶硅柵的左端在所述P阱11的右部上方，將多晶硅柵區(qū)域之外的柵氧14及多晶硅15刻蝕去除；
(6)保留多晶硅柵區(qū)域頂部的光阻，進(jìn)行N型輕摻雜離子注入，在多晶硅柵右側(cè)的 P外延10上部形成一 N型漏端輕摻雜漂移區(qū)12，在多晶硅柵左側(cè)的P阱11上部形成一 N 型源端輕摻雜區(qū)，如圖7所示；
(7)通過光刻定義出一 N型源端重?fù)诫s區(qū)24的位置及面積、一 N型漏端重?fù)诫s區(qū) 21的位置及面積，進(jìn)行N離子注入，形成該N型源端重?fù)诫s區(qū)24及該N型漏端重?fù)诫s區(qū)21 ； 該N型源端重?fù)诫s區(qū)24位于所述N型源端輕摻雜區(qū)18的右部，該N型漏端重?fù)诫s區(qū)21位于所述N型漏端輕摻雜漂移區(qū)12的右部。
RF LDMOS器件在擊穿電壓測(cè)試過程中，法拉第盾金屬層、源極和柵極同時(shí)接地，掃描漏極電壓。這時(shí)金屬層相當(dāng)于一個(gè)場(chǎng)極板，使得金屬層漂移部邊緣底下的表面電場(chǎng)強(qiáng)度變大，從而降低了柵極邊緣的電場(chǎng)強(qiáng)度。普通的單層金屬層的法拉第盾、兩層金屬層的法拉第盾，以及二級(jí)臺(tái)階金屬層的法拉第盾的電場(chǎng)強(qiáng)度曲線如圖8所示，橫坐標(biāo)8. O微米處為多晶娃柵右邊緣，橫坐標(biāo)13. O微米處為N型漏端重?fù)诫s區(qū)左邊緣,縱坐標(biāo)為N型漏端輕摻雜漂移區(qū)上表面的電場(chǎng)強(qiáng)度，其電場(chǎng)強(qiáng)度曲線的面積即為器件擊穿電壓的大小，這個(gè)曲線圖包含了幾個(gè)電場(chǎng)強(qiáng)度大的峰，其中左邊數(shù)第一個(gè)是多晶硅柵邊緣底下，最右邊的是漏端重?fù)诫s所致，而中間的峰即為法拉第盾金屬層所致。普通單金屬層只提起一個(gè)峰，電場(chǎng)強(qiáng)度曲線的面積較小，所以擊穿電壓較低，并且左邊數(shù)第一個(gè)峰較高，即多晶硅柵邊緣底下電場(chǎng)強(qiáng)度較高，可靠性較低；而兩層金屬層，以及二級(jí)臺(tái)階金屬層，均有兩個(gè)峰，電場(chǎng)強(qiáng)度曲線的面積較大，所以有較高的擊穿電壓，并且左邊數(shù)第一個(gè)峰較低，即多晶硅柵邊緣底下電場(chǎng)強(qiáng)度較低，可靠性高。
三層金屬層的法拉第盾，以及三級(jí)臺(tái)階金屬層的法拉第盾的電場(chǎng)強(qiáng)度曲線如圖9， 橫坐標(biāo)8. O微米處為多晶娃柵右邊緣,橫坐標(biāo)13. O微米處為N型漏端重?fù)诫s區(qū)左邊緣,縱坐標(biāo)為N型漏端輕摻雜漂移區(qū)上表面的電場(chǎng)強(qiáng)度，其多晶硅柵邊緣底下電場(chǎng)強(qiáng)度更低，其相應(yīng)的在漂移區(qū)的電場(chǎng)強(qiáng)度有三個(gè)較強(qiáng)的電場(chǎng)強(qiáng)度區(qū)域，其擊穿電壓也更高。
本發(fā)明的RF LDMOS器件，由于其具有階梯狀的單層金屬層的法拉第盾，所以與具有相應(yīng)多層金屬層的法拉第盾的RF LDMOS器件性能類似，都能夠在保持原有的導(dǎo)通電阻和柵漏電容的同時(shí)具有非常大的擊穿電壓。而多層金屬層的法拉第盾制作方法比較繁瑣，階梯狀的單層金屬層的法拉第盾 制作方法比較簡(jiǎn)單，至少能減少一次介質(zhì)層和金屬層的淀積過程、一步金屬刻蝕過程，所以本發(fā)明的RF LDMOS器件不僅能保證高擊穿電壓、高可靠性， 并且制造工藝簡(jiǎn)單。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種RF LDMOS器件，其特征在于，在P外延的右部形成有一 N型漏端輕摻雜區(qū)，在P外延左部形成一 P阱，在N型漏端輕摻雜漂移區(qū)左側(cè)到所述P阱右部上方形成有柵氧，所述柵氧上方形成有多晶硅柵，所述多晶硅柵上方、側(cè)面及所述N型漏端輕摻雜漂移區(qū)左部上方形成有介質(zhì)層，所述介質(zhì)層右部上方形成有法拉第盾；其特征在于， 所述法拉第盾為單層金屬層，該單層金屬層包括多晶硅部、漂移部、豎直部，豎直部在多晶硅柵右側(cè)，豎直部上端同多晶硅部右端連通，豎直部下端同漂移部左端連通，多晶硅部的左端在多晶硅柵上方，漂移部在N型漏端輕摻雜漂移區(qū)上方，該單層金屬層同多晶硅柵、N型漏端輕摻雜漂移區(qū)之間為介質(zhì)層，漂移部呈從左端到右端逐級(jí)升高的階梯狀。
2.根據(jù)權(quán)利要求1所述的RFLDMOS器件，其特征在于， 漂移部呈從左端到右端逐級(jí)升高的兩級(jí)臺(tái)階的階梯狀。
3.根據(jù)權(quán)利要求1所述的RFLDMOS器件，其特征在于， 漂移部呈從左端到右端逐級(jí)升高的三級(jí)臺(tái)階的階梯狀。
4.根據(jù)權(quán)利要求1所述的RFLDMOS器件，其特征在于， 漂移部左端首級(jí)臺(tái)階同N型漏端輕摻雜漂移區(qū)之間的介質(zhì)層厚度為IOnm 800nm，相鄰臺(tái)階同N型漏端輕摻雜漂移區(qū)之間的介質(zhì)層厚度相差I(lǐng)Onm lOOnm，每級(jí)臺(tái)階的長度為O.01 3um，漂移部左端到多晶硅柵邊緣的距離為O. 001 O. 3um，多晶硅部位于多晶硅柵正上方部分的長度為O lum。
5.根據(jù)權(quán)利要求1所述的RFLDMOS器件，其特征在于， 所述P阱的上部形成有一 N型源端重?fù)诫s區(qū)； 所述N型漏端輕摻雜漂移區(qū)的右部形成有一 N型漏端重?fù)诫s區(qū)； 所述N型漏端重?fù)诫s區(qū)、N型源端重?fù)诫s區(qū)的N型雜質(zhì)濃度，大于N型漏端輕摻雜漂移區(qū)的N型雜質(zhì)濃度； 所述N型源端重?fù)诫s區(qū)右側(cè)的P阱上方，及所述P阱與所述N型漏端輕摻雜漂移區(qū)之間的P外延上方，形成有所述柵氧。
6.一種權(quán)利要求1所述的RF LDMOS器件的制造方法，其特征在于，包括以下步驟 一.在P外延右部形成一N型漏端輕摻雜漂移區(qū)，在P外延左部形成一 P阱，在N型漏端輕摻雜漂移區(qū)左側(cè)到所述P阱右部上方形成柵氧，在柵氧上方形成多晶硅柵； 二.在娃片上淀積一層介質(zhì)層； 三.通過光阻在N型漏端輕摻雜漂移區(qū)左部上的介質(zhì)層上定義出漂移部的二級(jí)以上臺(tái)階； 四.刻蝕介質(zhì)層，在N型漏端輕摻雜漂移區(qū)左部形成介質(zhì)層厚度從左到右依次增高的二級(jí)以上臺(tái)階； 五.去除硅片上的光阻，在硅片上淀積一金屬層； 六.光刻刻蝕金屬層，只保留多晶硅柵右部到整個(gè)漂移部的介質(zhì)層上方的金屬層，形成法拉第盾； 七.進(jìn)行后續(xù)工藝，形成RFLDMOS0
7.根據(jù)權(quán)利要求6所述的RFLDMOS器件的制造方法，其特征在于， 漂移部左端到多晶硅柵邊緣的距離為O. 001 O. 3um ； 漂移部左端首級(jí)臺(tái)階同N型漏端輕摻雜漂移區(qū)之間的介質(zhì)層厚度為IOnm 800nm，相鄰臺(tái)階同N型漏端輕摻雜漂移區(qū)之間的介質(zhì)層厚度相差I(lǐng)Onm lOOnm，每級(jí)臺(tái)階的長度為O. 01 3um ； 金屬層厚度為O. 01 3um ； 多晶娃柵右部正上方的金屬層的長度為O lum。
8.根據(jù)權(quán)利要求6所述的RF LDMOS器件的制造方法，其特征在于， 步驟一中包括以下步驟 (1)在P襯底上生長P外延； (2)在P外延左部通過P離子注入及高溫推阱形成一P阱； (3)在P外延上生長柵氧； (4)在柵氧上淀積多晶硅； (5)通過光阻定義多晶硅柵的位置和面積，多晶硅柵的左端在所述P阱的右部上方，將多晶硅柵區(qū)域之外的柵氧及多晶硅刻蝕去除； (6)保留多晶硅柵區(qū)域頂部的光阻，進(jìn)行N型輕摻雜離子注入，在多晶硅柵右側(cè)的P外延上部形成一 N型漏端輕摻雜漂移區(qū)，在多晶硅柵左側(cè)的P阱上部形成一 N型源端輕摻雜區(qū)； (7)通過光刻定義出一N型源端重?fù)诫s區(qū)的位置及面積、一 N型漏端重?fù)诫s區(qū)的位置及面積，進(jìn)行N離子注入，形成該N型源端重?fù)诫s區(qū)及該N型漏端重?fù)诫s區(qū)；該N型源端重?fù)诫s區(qū)位于所述N型源端輕摻雜區(qū)的右部，該N型漏端重?fù)诫s區(qū)位于所述N型漏端輕摻雜漂移區(qū)的右部。
全文摘要
本發(fā)明公開了一種RF LDMOS器件，在P外延的右部形成有一N型漏端輕摻雜區(qū)，N型漏端輕摻雜區(qū)左側(cè)的P外延上方形成有柵氧、多晶硅柵；法拉第盾為單層金屬層，該單層金屬層包括多晶硅部、漂移部、豎直部，豎直部在多晶硅柵右側(cè)，豎直部上端同多晶硅部右端連通，豎直部下端同漂移部左端連通，多晶硅部的左端在多晶硅柵上方，漂移部在N型漏端輕摻雜漂移區(qū)上方，該單層金屬層同多晶硅柵、N型漏端輕摻雜漂移區(qū)之間為介質(zhì)層，漂移部呈從左端到右端逐級(jí)升高的階梯狀。本發(fā)明還公開了該RF LDMOS器件的制造方法。本發(fā)明能使RF LDMOS器件具有較高擊穿電壓并且制造工藝簡(jiǎn)單。
文檔編號(hào)H01L21/28GK103035681SQ20121028720
公開日2013年4月10日 申請(qǐng)日期2012年8月13日 優(yōu)先權(quán)日2012年8月13日
發(fā)明者李娟娟, 肖勝安, 錢文生, 韓峰, 慈朋亮 申請(qǐng)人:上海華虹Nec電子有限公司