一種半導(dǎo)體器件硅通孔的制備方法
【專利摘要】本發(fā)明涉及一種半導(dǎo)體器件硅通孔的制備方法，包括：提供SOI襯底，所述襯底從下往上依次包括支撐襯底、絕緣氧化物埋層以及半導(dǎo)體材料層；在所述SOI襯底上沉積絕緣材料層；蝕刻所述絕緣材料層和所述半導(dǎo)體材料層，以露出所述絕緣氧化物埋層；至少蝕刻部分所述絕緣氧化物埋層，形成硅通孔；至少在所述硅通孔中所露出的半導(dǎo)體材料層的側(cè)面以及所述硅通孔的底部形成絕緣介質(zhì)層；在所述硅通孔中形成阻擋層然后填充電傳導(dǎo)材料；將所述SOI襯底的正面與支撐載具鍵合；蝕刻去除所述支撐襯底；去除所述硅通孔底部上的所述絕緣介質(zhì)層，露出所述阻擋層，同時至少保留部分位于所述半導(dǎo)體材料層上的所述絕緣氧化物埋層。本發(fā)明所述方法更加容易控制，效率更高。
【專利說明】一種半導(dǎo)體器件硅通孔的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種半導(dǎo)體器件硅通孔的制備方法?！颈尘凹夹g(shù)】
[0002]在電子消費(fèi)領(lǐng)域，多功能設(shè)備越來越受到消費(fèi)者的喜愛，相比于功能簡單的設(shè)備，多功能設(shè)備制作過程將更加復(fù)雜，比如需要在電路版上集成多個不同功能的芯片，因而出現(xiàn)了3D IC技術(shù)，3D IC被定義為一種系統(tǒng)級集成結(jié)構(gòu)，將多個芯片在垂直平面方向堆疊，從而節(jié)省空間，各個芯片的邊緣部分可以根據(jù)需要引出多個引腳，根據(jù)需要利用這些引腳，將需要互相連接的的芯片通過金屬線互聯(lián)，但是上述方式仍然存在很多不足，比如堆疊芯片數(shù)量較多，而且芯片之間的連接關(guān)系比較復(fù)雜，那么就會需要利用多條金屬線，最終的布線方式比較混亂，而且也會導(dǎo)致體積增加。
[0003]因此，目前在所述3D IC技術(shù)中大都采用硅通孔(Through Silicon Via，TSV)，硅通孔是一種穿透硅晶圓或芯片的垂直互連，TSV可堆棧多片芯片，在芯片鉆出小洞(制程又可分為先鉆孔及后鉆孔兩種，Via Fist1Via Last)，從底部填充入金屬，硅晶圓上以蝕刻或雷射方式鉆孔(via)，再以導(dǎo)電材料如銅、多晶硅、鎢等物質(zhì)填滿。從而實(shí)現(xiàn)不同硅片之間的互聯(lián)。
[0004]目前所述硅通孔的制備方法為:如圖1a所示，首先提供半導(dǎo)體襯底101，所述襯底可以為硅基底101、所述過襯底上方為絕緣層103，蝕刻所述襯底101以及絕緣層103形成開口，然后填充金屬材料，形成硅通孔102，然后沉積金屬層104，然后與支撐載具105相連接。在形成圖1a所示的硅通孔后進(jìn)行金屬互連工藝，在金屬互聯(lián)過程中需要對所述的襯底進(jìn)行平坦化以露出所述的硅通孔102金屬材料，所述化學(xué)機(jī)械平坦化一般適用于厚度和/或厚度差異較小的疊層效果較好，在該后鉆孔工藝中所述襯底厚度很大，很難通過化學(xué)機(jī)械平坦化達(dá)到所需效果，因此一般是首先對所述襯底進(jìn)行研磨、拋光，得到如圖1b所示圖案，然后對所述硅襯底進(jìn)行過蝕刻，以露出所述金屬硅通孔102，如圖1c所示，然后再沉積一層厚度較小介電質(zhì)106，如圖1d所示，最后進(jìn)行化學(xué)機(jī)械平坦化，得到硅通孔，如圖1e所示。因此，在目前的制備方法中，由于化學(xué)機(jī)械平坦化不易控制，導(dǎo)致硅通孔的制備過程更加繁瑣、復(fù)雜，效率很低。
[0005]因此，急需對硅通孔的制備過程進(jìn)行改進(jìn)，以克服過程繁瑣，不易控制，效率低下的問題。

【發(fā)明內(nèi)容】

[0006]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0007]本發(fā)明為了克服目前存在問題，提供了一種半導(dǎo)體器件硅通孔的制備方法，包括:[0008]提供SOI襯底，所述襯底從下往上依次包括支撐襯底、絕緣氧化物埋層以及半導(dǎo)體材料層；
[0009]在所述SOI襯底上沉積絕緣材料層；
[0010]蝕刻所述絕緣材料層，形成開口，露出所述半導(dǎo)體材料層；
[0011]以所述絕緣材料層為掩膜，蝕刻所述半導(dǎo)體材料層，以露出所述絕緣氧化物埋層；
[0012]至少蝕刻部分所述絕緣氧化物埋層，形成硅通孔；
[0013]至少在所述硅通孔中所露出的半導(dǎo)體材料層的側(cè)面以及所述硅通孔的底部形成絕緣介質(zhì)層；
[0014]在所述硅通孔中形成阻擋層然后填充電傳導(dǎo)材料，并進(jìn)行平坦化；
[0015]將所述SOI襯底的正面與支撐載具鍵合；
[0016]蝕刻去除所述支撐襯底，露出所述絕緣氧化物埋層以及所述硅通孔底部上的所述絕緣介質(zhì)層；
[0017]去除所述硅通孔底部上的所述絕緣介質(zhì)層，露出所述阻擋層，同時至少保留部分位于所述半導(dǎo)體材料層上的所述絕緣氧化物埋層。
[0018]作為優(yōu)選，至少蝕刻去除1/3厚度的所述絕緣氧化物埋層。
[0019]作為優(yōu)選，在蝕刻所述支撐襯底之前包括背部研磨的步驟。
[0020]作為優(yōu)選，采用濕法蝕刻去除所述支撐襯底。
[0021]作為優(yōu)選，所述濕法蝕刻中選用KOH、NH3.H20或TMAH。
[0022]作為優(yōu)選，所述絕緣材料層選用Si02、SiN、SiON或低K材料。
[0023]作為優(yōu)選，所述阻擋層為TaN、Ta、TiN, Ti中的一種或多種。
[0024]作為優(yōu)選，所述電傳導(dǎo)材料為銅、鋁或鎢。
[0025]作為優(yōu)選，所述絕緣介質(zhì)層為氧化物層。
[0026]作為優(yōu)選，采用氧化或者沉積的方法形成所述絕緣介質(zhì)層。
[0027]作為優(yōu)選，形成絕緣介質(zhì)層后，所述硅通孔底部的絕緣介質(zhì)層的厚度或絕緣氧化物和絕緣介質(zhì)層的總厚度大于100埃，小于所述絕緣氧化物埋層初始厚度的3/4。
[0028]本發(fā)明提供了一種新穎的制備硅通孔的方法，本發(fā)明中在制備硅通孔的過程中通過蝕刻方法去除所述支撐襯底，克服了現(xiàn)有技術(shù)中化學(xué)機(jī)械平坦不易控制、效率低下的問題，使得制備過程更加容易控制，效率更高。
【專利附圖】

【附圖說明】
[0029]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0030]圖la-e為現(xiàn)有技術(shù)制備硅通孔過程示意圖；
[0031]圖2為本發(fā)明制備硅通孔的方法示意圖；
[0032]圖3a_j為本發(fā)明制備硅通孔過程示意圖。
【具體實(shí)施方式】
[0033]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0034]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的描述，以說明本發(fā)明所述半導(dǎo)體器件硅通孔的制備方法。顯然，本發(fā)明的施行并不限于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0035]應(yīng)予以注意的是，這里所使用的術(shù)語僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0036]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的元件，因而將省略對它們的描述。
[0037]本發(fā)明為了解決目前半導(dǎo)體器件硅通孔制備過程中存在的問題，提供了一種半導(dǎo)體器件硅通孔的制備方法，圖2為根據(jù)本發(fā)明一個實(shí)施方式來制作半導(dǎo)體器件硅通孔的工藝流程圖，圖3a_j為根據(jù)本發(fā)明一個實(shí)施方式來制作半導(dǎo)體器件硅通孔工藝過程中各步驟所獲得的器件的剖視圖。
[0038]下面結(jié)合圖2和圖3a_j對本發(fā)明的制備方法進(jìn)行詳細(xì)的說明。
[0039]首先，執(zhí)行步驟201提供SOI襯底，所述襯底從下往上依次包括支撐襯底、絕緣氧化物埋層以及半導(dǎo)體材料層；
[0040]具體地，如圖3a所示，所述SOI襯底包括支撐襯底201、絕緣氧化物埋層202以及位于絕緣氧化物埋層上方的半導(dǎo)體材料層203。其中，所述絕緣氧化物埋層202的厚度為Tb。在本發(fā)明的一實(shí)施例中，所述半導(dǎo)體材料層可以為以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI )、絕緣體上層疊鍺化硅(S-SiGeOI )、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。
[0041]執(zhí)行步驟202在所述SOI襯底上沉積絕緣材料層，蝕刻所述絕緣材料層，形成開口，露出所述半導(dǎo)體材料層；
[0042]具體地，在所述半導(dǎo)體材料層203上方沉積絕緣材料層204，如圖3b所示，作為優(yōu)選，所述絕緣材料層204可以選用Si02、SiN、Si0N或低K材料中的一種，但并不局限于所述材料；絕緣材料層204可以選用和所述的絕緣氧化物埋層202同樣的材料，也可以選用不同的材料，只要能夠起到絕緣作用即可，并沒有特殊要求。
[0043]蝕刻所述絕緣材料層204，形成開口，具體地，在本發(fā)明一實(shí)施例中可以首先在所述絕緣材料層上形成光刻膠材料層，在所述光刻膠上涂覆抗蝕劑，進(jìn)行曝光，然后以光刻膠形成的圖案如圖3b所示，以所述光刻膠圖案為掩膜對所述絕緣材料層204進(jìn)行蝕刻，以形成如圖3c所示的開口，露出所述半導(dǎo)體材料層203，然后去除所述光刻膠材料層，所述去除方法可以選用本領(lǐng)域常用方法，例如高溫灰化等。
[0044]執(zhí)行步驟203以所述絕緣材料層為掩膜，蝕刻所述半導(dǎo)體材料層，以露出所述絕緣氧化物埋層；
[0045]具體地，以所述絕緣材料層204為掩膜，蝕刻所述半導(dǎo)體材料層203，作為優(yōu)選，所述支撐襯底中連續(xù)的絕緣氧化物埋層202可以起到蝕刻停止層的作用，該過程僅僅蝕刻位于絕緣氧化物埋層202上方的襯底材料，以露出所述絕緣氧化物埋層202，如圖3c所示，作為進(jìn)一步的優(yōu)選，所述蝕刻方法可以選用濕法蝕刻。
[0046]執(zhí)行步驟204至少蝕刻部分所述絕緣氧化物埋層，形成硅通孔；
[0047]具體地，蝕刻所述絕緣氧化物埋層202，蝕刻后剩余所述絕緣氧化物埋層202的厚度為Tr，所述O < Tr < 2/3Tb，即在該步驟中至少蝕刻部分所述的絕緣氧化物埋層202，作為優(yōu)選，至少要蝕刻掉原厚度的1/3，也可以將所述絕緣氧化物埋層202全部時刻掉，或者選擇兩者之間的任意厚度均可。在本發(fā)明的一【具體實(shí)施方式】中將所述絕緣氧化物埋層202全部蝕刻，得到如圖3d所示圖案。
[0048]執(zhí)行步驟205至少在所述硅通孔中所露出的半導(dǎo)體材料層的側(cè)面以及所述硅通孔的底部形成絕緣介質(zhì)層，如圖3e所示；
[0049]具體地，在該步驟中有兩種具體的實(shí)施方式，第一種情況為在所述步驟204中將所述絕緣氧化物埋層202全部蝕刻去除，露出所述支撐襯底材料，則在所露出支撐襯底的表面，包括上表面和側(cè)面形成絕緣介質(zhì)層205，在該步驟中形成絕緣介質(zhì)層205的厚度為Tf,所述Tf大于100埃，小于所述絕緣氧化物埋層初始厚度的3/4，即100埃< Tf ( 3/4Tb。在具體實(shí)施中所述絕緣介質(zhì)層205具有兩種形成方法，第一種可以在所述支撐襯底上表面以及側(cè)面沉積絕緣介質(zhì)層，所述絕緣介質(zhì)層為氧化物層，所述絕緣介質(zhì)層材料可以選用Si02、SiON或低K材料中的一種；此外，還可以通過高溫氧化的方法在所述支撐襯底表面形成一層氧化物絕緣層，本領(lǐng)域技術(shù)人員可以根據(jù)需要進(jìn)行選擇，并不局限于上述兩種方法;
[0050]在該步驟中的另外一種實(shí)施方式為所述步驟205中對絕緣氧化物埋層202進(jìn)行了部分蝕刻，則在該步驟中在所述支撐襯底的側(cè)面以及剩余絕緣氧化物埋層202的上面形成絕緣介質(zhì)層205，同樣所述絕緣介質(zhì)層205具有上述兩種形成方法，在此不再贅述。在該步驟中形成絕緣介質(zhì)層205形成絕緣介質(zhì)層后，所述支撐襯底上絕緣氧化物和絕緣介質(zhì)層的厚度大于100埃，小于所述絕緣氧化物埋層初始厚度的3/4，在該步驟中形成絕緣介質(zhì)層205 的厚度為 TfJU 100 ?！躎f ( 3/4Tb。
[0051]執(zhí)行步驟206在所述硅通孔中形成阻擋層然后填充電傳導(dǎo)材料；
[0052]具體地，首先在所述硅通孔中形成阻擋層207，如圖3f所示，所述阻擋層材料可以為選自TaN、Ta、TiN、Ti中的一種或多種，然后在所述阻擋層表面沉積電傳導(dǎo)材料208，所述電傳導(dǎo)材料208可以為金屬材料，在本發(fā)明中所述電傳導(dǎo)材料可以為銅、鋁或鎢層:在所述通孔中阻擋層的表面沉積電傳導(dǎo)材料，沉積方法可以選用現(xiàn)有技術(shù)中常用的沉積方法，例如可以是通過化學(xué)氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法，然后對所述電傳導(dǎo)材料層進(jìn)行平坦化。
[0053]執(zhí)行步驟207將所述SOI襯底的正面與所述支撐載具鍵合；
[0054]具體地，所述SOI襯底的正面即露出所述電傳導(dǎo)材料的一面與所述的支撐載具206電結(jié)合，得到如圖3g-h所示圖案。
[0055]執(zhí)行步驟208蝕刻去除所述支撐襯底，露出所述絕緣氧化物埋層以及所述硅通孔底部上的所述絕緣介質(zhì)層，如圖3i所示；
[0056]具體地，所述選用蝕刻方法去除所述支撐襯底，蝕刻之前還可以包含化學(xué)機(jī)械平坦化、研磨中的一種或者多種，作為優(yōu)先，在進(jìn)行蝕刻前還可以包含背部研磨步驟，在本發(fā)明的一種【具體實(shí)施方式】中，首選選用研磨方法去除大部分支撐襯底，當(dāng)所述襯底較薄時然后在進(jìn)行化學(xué)機(jī)械研磨，在該過程中所述絕緣氧化物埋層202作為平坦化阻擋層，對所述硅通孔起到保護(hù)作用，最后執(zhí)行蝕刻步驟，在本發(fā)明中優(yōu)選濕法蝕刻去除剩余的支撐襯底，為了徹底的去除所述支撐襯底，本發(fā)明中可以控制條件形成過蝕刻，但是保證不能完全去除所述絕緣氧化物埋層202，作為進(jìn)一步優(yōu)選，所述濕法蝕刻中選用KOH、NH3.H2O或TMAH(四甲基氫氧化銨)，但所述蝕刻僅僅是示例性的，并不局限于所述方法。
[0057]執(zhí)行步驟209去除所述硅通孔底部上的所述絕緣介質(zhì)層，露出所述阻擋層，同時至少保留部分位于所述半導(dǎo)體材料層上的所述絕緣氧化物埋層，如圖3j所示；
[0058]具體地，蝕刻去除所述絕緣介質(zhì)層，在該步驟中選用與所述絕緣氧化物埋層202具有較高選擇率的蝕刻方法，以保證至少保留部分位于所述半導(dǎo)體材料層上的所述絕緣氧化物埋層202。
[0059]本發(fā)明提供了一種新穎的制備硅通孔的方法，本發(fā)明中在制備硅通孔的過程中通過蝕刻方法去除所述支撐襯底，克服了現(xiàn)有技術(shù)中化學(xué)機(jī)械平坦不易控制、效率低下的問題，使得制備過程更加容易控制，效率更高。
[0060]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種半導(dǎo)體器件硅通孔的制備方法，包括: 提供SOI襯底，所述襯底從下往上依次包括支撐襯底、絕緣氧化物埋層以及半導(dǎo)體材料層； 在所述SOI襯底上沉積絕緣材料層； 蝕刻所述絕緣材料層，形成開口，露出所述半導(dǎo)體材料層； 以所述絕緣材料層為掩膜，蝕刻所述半導(dǎo)體材料層，以露出所述絕緣氧化物埋層； 至少蝕刻部分所述絕緣氧化物埋層，形成硅通孔； 至少在所述硅通孔中所露出的半導(dǎo)體材料層的側(cè)面以及所述硅通孔的底部形成絕緣介質(zhì)層； 在所述硅通孔中形成阻擋層然后填充電傳導(dǎo)材料，并進(jìn)行平坦化； 將所述SOI襯底的正面與支撐載具鍵合； 蝕刻去除所述支撐襯底，露出所述絕緣氧化物埋層以及所述硅通孔底部上的所述絕緣介質(zhì)層； 去除所述硅通孔底部上的所述絕緣介質(zhì)層，露出所述阻擋層，同時至少保留部分位于所述半導(dǎo)體材料層上的所述絕緣氧化物埋層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，至少蝕刻去除1/3厚度的所述絕緣氧化物埋層。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，在蝕刻所述支撐襯底之前包括背部研磨的步驟。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用濕法蝕刻去除所述支撐襯底。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述濕法蝕刻中選用KOH、NH3.H20或TMAH0
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述絕緣材料層選用Si02、SiN、SiON或低K材料。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述阻擋層為TaN、Ta、TiN,Ti中的一種或多種。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述電傳導(dǎo)材料為銅、鋁或鎢。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述絕緣介質(zhì)層為氧化物層。
10.根據(jù)權(quán)利要求1或9所述的方法，其特征在于，采用氧化或者沉積的方法形成所述絕緣介質(zhì)層。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成絕緣介質(zhì)層后，所述硅通孔底部的絕緣介質(zhì)層的厚度或絕緣氧化物和絕緣介質(zhì)層的總厚度大于100埃，小于所述絕緣氧化物埋層初始厚度的3/4。
【文檔編號】H01L21/768GK103579088SQ201210261979
【公開日】2014年2月12日 申請日期:2012年7月26日 優(yōu)先權(quán)日:2012年7月26日
【發(fā)明者】洪中山 申請人:中芯國際集成電路制造(上海)有限公司