專利名稱：閃存的存儲單元及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種閃存的存儲單元及其形成方法。
背景技術(shù)：
在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型模擬電路、數(shù)字電路和數(shù)/摸混合電路，其中存儲器件是數(shù)字電路中的ー個重要類型。近年來，在存儲器件中，閃存(flash memory)的發(fā)展尤為迅速。閃存的主要特點(diǎn)是在不加電的情況下能長期保持存儲的信息；且具有集成度高、存取速度快、易于擦除和重寫等優(yōu)點(diǎn)，因而在微機(jī)、自動化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。
現(xiàn)有技術(shù)中，閃存的存儲單元請參考圖1，包括半導(dǎo)體襯底10 ;位于所述半導(dǎo)體襯底10表面的源線層11 ;位于所述源線層11兩側(cè)的浮柵層12，且所述浮柵層12通過絕緣層13與所述源線層11以及半導(dǎo)體襯底10電隔離；位于所述浮柵層12和源線層11兩側(cè)的控制柵層14，且所述控制柵層14通過絕緣層13和所述浮柵層12和源線層11電隔離。需要說明的是，現(xiàn)有技術(shù)為了提高閃存的性能，會在所述控制柵層14和源線層11表面覆蓋應(yīng)カ層，以提高閃存的性能?，F(xiàn)有技術(shù)覆蓋有應(yīng)カ層的閃存對載流子遷移率的提高不強(qiáng)，數(shù)據(jù)存儲時間偏低，導(dǎo)致對閃存的性能提高不大。更多覆蓋有應(yīng)カ層的閃存的存儲單元請參考專利號為US 7678662B2的美國專利文件。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種閃存的存儲單元及其形成方法，用以提高閃存的存儲單元的編程效率與讀取效率，提高數(shù)據(jù)的保持力與耐久力，并能夠使閃存的存儲單元的尺寸進(jìn)ー步縮小。為解決上述問題，本發(fā)明提供一種閃存的存儲單元，包括半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的絕緣層；位于所述絕緣層表面的浮柵層；位于所述半導(dǎo)體襯底表面且貫穿所述浮柵層和絕緣層的源線層，且所述源線層覆蓋所述浮柵層，所述源線層與浮柵層電隔離；位于所述浮柵層和源線層兩側(cè)，以及絕緣層表面的控制柵層，且所述控制柵層與源線層和浮柵層電隔離；位于所述控制柵層、源線層和半導(dǎo)體襯底表面的應(yīng)カ層?？蛇x的，所述應(yīng)カ層的材料為氮化硅?？蛇x的，所述應(yīng)カ層的厚度為300 1200埃。可選的，所述源線層、浮柵層和控制柵層的材料為多晶硅?？蛇x的，所述絕緣層的材料為氧化硅。
可選的，所述源線層通過介質(zhì)層與下方的浮柵層以及兩側(cè)的控制柵層電隔離，且所述介質(zhì)層為氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)。本發(fā)明還提供一種閃存的存儲單元的形成方法，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面形成第一氧化硅層；在所述第一氧化硅層表面形成浮柵多晶硅層；在所述半導(dǎo)體襯底表面形成貫穿所述第一氧化硅層和浮柵多晶硅層的源線層，且所述源線層覆蓋部分浮柵多晶硅層，且所述源線層與浮柵多晶硅層電隔離；以所述源線層為掩膜，去除部分浮柵多晶硅層，并暴露出第一氧化硅層，形成浮柵層；在所述源線層和浮柵層兩側(cè)的第一氧化硅層表面形成控制柵層，且所述控制柵層與所述源線層和浮柵層電隔離；在所述控制柵層、源線層和半導(dǎo)體襯底表面形成應(yīng)力層；對所述應(yīng)力層以及所述應(yīng)力層下方的控制柵層、源線層、浮柵層和半導(dǎo)體襯底進(jìn)行熱退火。可選的，所述應(yīng)力層的材料為氮化硅?？蛇x的，所述應(yīng)力層的厚度為300 1200埃?？蛇x的，所述熱退火的溫度為650 1200°C，所述熱退火的保護(hù)氣體為氮?dú)狻?可選的，所述源線層、浮柵層和控制柵層的材料為多晶硅?？蛇x的，所述源線層、浮柵層和控制柵層的形成方法包括在所述浮柵多晶硅層表面形成第二氧化硅層；在所述第二氧化硅層表面形成第一氮化硅層；刻蝕部分所述第一氮化硅層和第二氧化硅層直至暴露出浮柵多晶硅層為止，形成第一開口 ；在所述第一開口側(cè)壁和底部形成介質(zhì)層；在所述第一開口兩側(cè)的側(cè)壁的介質(zhì)層表面分別形成多晶硅側(cè)墻，且所述多晶硅側(cè) 墻的頂部低于第一氮化硅層的表面；以所述多晶硅側(cè)墻為掩膜去除部分介質(zhì)層和浮柵多晶硅層直至暴露出第一氧化娃層表面，形成第二開口 ；在所述第二開口的多晶硅側(cè)墻表面形成第一側(cè)墻；在形成第一側(cè)墻后，在所述第一開口側(cè)壁的第一氮化硅層表面形成第二側(cè)墻，并去除第二開口底部的第一氧化硅層直至暴露出半導(dǎo)體襯底；在所述第二開口底部的半導(dǎo)體襯底內(nèi)形成源區(qū)；在所述第一開口和第二開口內(nèi)填充滿多晶硅，形成源線層，且所述源線層的表面與第一氮化硅層的表面齊平；以源線層為掩膜，去除第一氮化硅層、以及部分第二氧化硅層、浮柵多晶硅層和第一氧化硅層，形成浮柵層并暴露出半導(dǎo)體襯底；在所述源線層、浮柵層和半導(dǎo)體襯底表面形成絕緣層；在所述源線層和浮柵層兩側(cè)的絕緣層表面形成控制柵層；
以所述控制柵層為掩膜去除半導(dǎo)體襯底和源線層表面的絕緣層和第一氧化硅層。可選的，所述絕緣層、第一側(cè)墻和第二側(cè)墻的材料為氧化硅?？蛇x的，所述介質(zhì)層為氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)。可選的，在去除第一氮化硅層、第二氧化硅層和浮柵多晶硅層之前，刻蝕去除部分源線層，并在刻蝕后的源線層表面形成第三氧化層?？蛇x的，形成控制柵層之后，在控制柵層兩側(cè)的半導(dǎo)體襯底內(nèi)形成漏區(qū)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)
本發(fā)明實(shí)施例的閃存的存儲單元，所述源線層覆蓋所述浮柵層，且引入位于所述控制柵層、源線層和半導(dǎo)體襯底表面的應(yīng)カ層，提高了數(shù)據(jù)的保持力與耐久性，并提高了閃存的存儲單元內(nèi)浮柵和控制柵的溝道載流子遷移率，從而増大了溝道電流，提高編程和讀取效率，并為閃存的存儲單元的尺寸進(jìn)ー步縮小提供足夠的空間。閃存的存儲單元內(nèi)的浮柵和控制柵的溝道載流子遷移率提高是由于應(yīng)カ層與源線層之間因晶格失配引起的拉應(yīng)カ會通過浮柵層、控制柵層傳導(dǎo)到存儲單元的溝道區(qū)內(nèi)，從而提高了溝道區(qū)的載流子遷移率；其中，所述溝道區(qū)為存儲単元的半導(dǎo)體襯底內(nèi)源區(qū)和漏區(qū)之間的區(qū)域；載流子遷移率的提高能夠增大存儲單元編程時和讀取時的電流，從而提高存儲單元的編程和讀取效率；讀取電流的提高還能夠增大存儲單元編程與擦除時的讀取電流的窗ロ，從而保證上萬次擦寫仍能保持足夠的可分辨率，提高閃存存儲単元的耐久性；而且提高載流子遷移率，還能夠彌補(bǔ)存儲單元的溝道區(qū)尺寸縮小時漏電流的増加，從而為減小存儲單元的尺寸提供更多的空間；此外，所述源線層覆蓋所述浮柵層，能夠增大源線層與浮柵層的重疊面積，從而施加于源線層的應(yīng)力也能更多地傳導(dǎo)到浮柵層內(nèi)，增大應(yīng)力，使閃存的存儲單元的性能更優(yōu)。另外，數(shù)據(jù)的存儲時間的提高是由于應(yīng)カ層施加的應(yīng)カ會導(dǎo)致浮柵層內(nèi)多晶硅的導(dǎo)帶能級分裂為高能級和低能級，而電子進(jìn)入浮柵層時會進(jìn)入低能級，因此電子從浮柵層進(jìn)入半導(dǎo)體襯底所需要的能量提高，并且由于能級分裂使得電子在垂直于襯底方向的有效質(zhì)量増大，使電子更難從浮柵中躍遷出來，電子在浮柵層內(nèi)保持能力更強(qiáng)，于是閃存的存儲単元的數(shù)據(jù)存儲性能提高；此外，由于電子在應(yīng)カ的影響下難以從浮柵中躍遷出來，因此我們可以采用更薄的柵氧化層來隔離浮柵，這樣會使我們獲得更低的操作電壓以及更小的漏電，為進(jìn)一步縮小存儲單元尺寸提供足夠的空間。本發(fā)明實(shí)施例的閃存的存儲單元的形成方法在所述控制柵層、源線層和半導(dǎo)體襯底表面形成應(yīng)カ層并進(jìn)行熱退火，且所形成的源線層覆蓋所述浮柵層，使應(yīng)カ層提供的應(yīng)力更多地傳導(dǎo)到浮柵層內(nèi)，能夠提高閃存的存儲單元內(nèi)的載流子遷移率，提高數(shù)據(jù)保持力；載流子遷移率提高能増大存儲單元的編程和讀取電流，從而提高存儲單元的編程與讀取效率，并提聞閃存存儲單兀的耐久性；而載流子遷移率的提聞和數(shù)據(jù)保持カ的增加，能夠使存儲單元具有進(jìn)ー步縮小的空間。


圖I是現(xiàn)有技術(shù)的閃存的存儲單元；圖2是本發(fā)明實(shí)施例閃存的存儲單元的形成方法的流程示意圖；圖3至圖11是本發(fā)明實(shí)施例閃存的存儲單元的形成方法的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式如背景技術(shù)所述，現(xiàn)有技術(shù)的覆蓋有應(yīng)力層的閃存對載流子遷移率的提高不強(qiáng)，數(shù)據(jù)存儲時間偏低，導(dǎo)致對閃存的性能提高不大。本發(fā)明的發(fā)明人進(jìn)過研究，提出了一種閃存的存儲單元，包括半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的絕緣層；位于所述絕緣層表面的浮柵層；位于所述半導(dǎo)體襯底表面且貫穿所述浮柵層和絕緣層的源線層，且所述源線層覆蓋所述浮柵層，所述源線層與浮柵層電隔離；位于所述浮柵層和源線層兩側(cè)，以及絕緣層表面的控制柵層，且所述控制柵層與源線層和浮柵層電隔離；位于所述控制柵層、源線層和半導(dǎo)體襯底表面的應(yīng)力層。本發(fā)明實(shí)施例的閃存的存儲單元，所述源線層覆蓋所述浮柵層，且引入位于所述控制柵層、源線層和半導(dǎo)體襯底表面的應(yīng)力層，提高了數(shù)據(jù)的保持力與耐久性，并提高了閃存的存儲單元內(nèi)浮柵和控制柵的溝道載流子遷移率，從而增大了溝道電流，提高編程和讀取效率，并為閃存的存儲單元的尺寸進(jìn)一步縮小提供足夠的空間。閃存的存儲單元內(nèi)的浮柵和控制柵的溝道載流子遷移率提高是由于應(yīng)力層與源線層之間因晶格失配引起的拉應(yīng)力會通過浮柵層、控制柵層傳導(dǎo)到存儲單元的溝道區(qū)內(nèi)，從而提高了溝道區(qū)的載流子遷移率；其中，所述溝道區(qū)為存儲單元半導(dǎo)體襯底內(nèi)源區(qū)和漏區(qū)之間的區(qū)域；載流子遷移率的提高能夠增大存儲單元編程時和讀取時的電流，從而提高存儲單元的編程和讀取效率；讀取電流的提高還能夠增大存儲單元編程與擦除時的讀取電流的窗口，從而保證上萬次擦寫仍能保持足夠的可分辨率，提高閃存存儲單元的耐久性；而且提高載流子遷移率，還能夠彌補(bǔ)存儲單元的溝道區(qū)尺寸縮小時漏電流的增加，從而為減小存儲單元的尺寸提供更多的空間；此外，所述源線層覆蓋所述浮柵層，能夠增大源線層與浮柵層的重疊面積，從而施加于源線層的應(yīng)力也能更多地傳導(dǎo)到浮柵層內(nèi)，增大應(yīng)力，使閃存的存儲單元的性能更優(yōu)。另外，數(shù)據(jù)的存儲時間的提高是由于應(yīng)力層施加的應(yīng)力會導(dǎo)致浮柵層內(nèi)多晶硅的導(dǎo)帶能級分裂為高能級和低能級，而電子進(jìn)入浮柵層時會進(jìn)入低能級，因此電子從浮柵層進(jìn)入半導(dǎo)體襯底所需要的能量提高，并且由于能級分裂使得電子在垂直于襯底方向的有效質(zhì)量增大，使電子更難從浮柵中躍遷出來，電子在浮柵層內(nèi)保持能力更強(qiáng)，于是閃存的存儲單元的數(shù)據(jù)存儲性能提高；此外，由于電子在應(yīng)力的影響下難以從浮柵中躍遷出來，因此我們可以采用更薄的柵氧化層來隔離浮柵，這樣會使我們獲得更低的操作電壓以及更小的漏電，為進(jìn)一步縮小存儲單元尺寸提供足夠的空間。本發(fā)明的發(fā)明人還提供了一種閃存的存儲單元的形成方法，請參考圖2，為本發(fā)明實(shí)施例閃存的存儲單元的形成方法的流程示意圖，包括步驟S101，提供半導(dǎo)體襯底；步驟S102，在所述半導(dǎo)體襯底表面形成第一氧化硅層；在所述第一氧化硅層表面形成浮柵多晶硅層；步驟S103，在所述半導(dǎo)體襯底表面形成貫穿所述第一氧化硅層和浮柵多晶硅層的源線層，且所述源線層覆蓋部分浮柵多晶硅層，且所述源線層與浮柵多晶硅層電隔離； 步驟S104，以所述源線層為掩膜，去除部分浮柵多晶硅層，并暴露出第一氧化硅層，形成浮柵層；步驟S105，在所述源線層和浮柵層兩側(cè)的第一氧化硅層表面形成控制柵層，且所述控制柵層與所述源線層和浮柵層電隔離；步驟S106，在所述控制柵層、源線層、介質(zhì)層和半導(dǎo)體襯底表面形成應(yīng)カ層；步驟S107，對所述應(yīng)カ層以及所述應(yīng)カ層下方的控制柵層、源線層和半導(dǎo)體襯底進(jìn)行熱退火。本發(fā)明實(shí)施例的閃存的存儲單元的形成方法在所述控制柵層、源線層和半導(dǎo)體襯底表面形成應(yīng)カ層并進(jìn)行熱退火，且所形成的源線 層覆蓋所述浮柵層，使應(yīng)カ層提供的應(yīng)力更多地傳導(dǎo)到浮柵層內(nèi)，能夠提高閃存的存儲單元內(nèi)的載流子遷移率，提高數(shù)據(jù)保持力；載流子遷移率提高能増大存儲單元的編程和讀取電流，從而提高存儲單元的編程與讀取效率，并提聞閃存存儲單兀的耐久性；而載流子遷移率的提聞和數(shù)據(jù)保持カ的增加，能夠使存儲單元具有進(jìn)ー步縮小的空間。以下將結(jié)合具體實(shí)施例對本發(fā)明實(shí)施例的閃存的存儲單元的形成方法進(jìn)行說明，請參考圖3至圖11為本發(fā)明實(shí)施例閃存的存儲單元的形成方法的剖面結(jié)構(gòu)示意圖。請參考圖3，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100表面形成第一氧化硅層101，在所述第一氧化硅層101表面形成浮柵多晶硅層102，在所述浮柵多晶硅層102表面形成第二氧化硅層103，在所述第二氧化硅層103表面形成第一氮化硅層104。所述半導(dǎo)體襯底100的材料為硅、硅鍺或碳化硅，所述半導(dǎo)體襯底100用于為后續(xù)エ藝提供工作平臺。所述第一氧化硅層101和第二氧化硅層103的形成エ藝為沉積エ藝或熱氧化工藝；所述浮柵多晶硅層102的形成エ藝為選擇性外延沉積エ藝；所述第一氮化硅層104的形成エ藝為沉積エ藝，較佳的是化學(xué)氣相沉積エ藝。所述浮柵多晶硅層102用于在后續(xù)エ藝中形成浮柵層；所述第一氧化硅層101用于隔離半導(dǎo)體襯底100和后續(xù)エ藝形成的浮柵層；所述第一氮化硅層104用于為后續(xù)形成的源線層和控制柵層占據(jù)空間，所述第一氮化硅層的厚度為3000 5000埃。請參考圖4，刻蝕部分所述第一氮化硅層104和第二氧化硅層103直至暴露出浮柵多晶娃層102為止,形成第一開ロ 105。所述第一開ロ 105的形成エ藝為，在所述第一氮化硅層104表面形成光刻膠層，并曝光顯影所述光刻膠層，暴露出第一開ロ 105對應(yīng)位置的第一氮化硅層104表面；以剩余的光刻膠層為掩膜通過干法刻蝕或濕法刻蝕去除第一氮化硅層104和第二氧化硅層103直至暴露出浮柵多晶硅層102為止，形成第一開ロ 105 ;所述第一開ロ 105用于在后續(xù)エ藝中形成源線層，使所后續(xù)エ藝形成的源線層的一部分與后續(xù)エ藝形成的浮柵層重疊；浮柵層與源線層的重疊，能夠在后續(xù)エ藝形成應(yīng)カ層后，使應(yīng)カ通過源線層傳到浮柵層上，從而提高了使存儲單兀的性能提聞。請參考圖5，在所述第一開ロ 105側(cè)壁和底部形成介質(zhì)層106，在所述第一開ロ 105兩側(cè)的側(cè)壁的介質(zhì)層106表面分別形成多晶硅側(cè)墻107，且所述多晶硅側(cè)墻107的頂部低于
第一氮化娃層104的表面。所述介質(zhì)層106為氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)，所述氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)能夠保證介質(zhì)層106的物理厚度，從而減少后續(xù)エ藝形成的浮柵層與源線層之間漏電流；另一方面，所述氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)能降低介質(zhì)層106的電學(xué)厚度，從而增加后續(xù)工藝形成的源線層與浮柵層之間的電容，進(jìn)而提高浮柵層上的耦合電壓，載流子在源線層和浮柵層之間的隧穿幾率提高，所形成的閃存的存儲單元的性能提聞。所述多晶硅側(cè)墻107的形成工藝為在所述第一氮化硅層104和第一開口 105內(nèi)的介質(zhì)層106的表面選擇性外延沉積形成多晶硅層，對所述多晶硅層進(jìn)行回刻蝕工藝，形成多晶硅側(cè)墻107 ;所述多晶硅側(cè)墻107作為后續(xù)形成的源線層的一部分，且為與后續(xù)工藝形成的與浮柵層重疊的源線層的一部分；當(dāng)浮柵層與源線層的一部分重疊，在后續(xù)工藝形成應(yīng)力層后，應(yīng)力會通過源線層傳到浮柵層，從而提高了使存儲單元的性能提高。請參考圖6，以所述多晶硅側(cè)墻107為掩膜去除部分介質(zhì)層106和浮柵多晶硅層102直至暴露出第一氧化娃層101表面,形成第二開口 108。
所述去除部分介質(zhì)層106和浮柵多晶硅層102的工藝為刻蝕工藝，較佳的是干法刻蝕工藝。需要說明的是，去除部分介質(zhì)層106時，所述第一開口 105側(cè)壁的介質(zhì)層106的氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)中，一層氮化硅和一層氧化硅被刻蝕去除，且剩余一層氧化硅；所述剩余的氧化硅用以在后續(xù)刻蝕去除浮柵多晶硅層102的工藝中保護(hù)所述第一開口 105的側(cè)壁表面；具體地，首先以各向同性的干法刻蝕工藝，以所述多晶硅側(cè)墻107為掩膜去除介質(zhì)層中的一層氮化硅和一層氧化硅，再通過各向異性的干法刻蝕工藝去除第一開口底部的剩余的介質(zhì)層106內(nèi)的氧化娃和浮柵多晶娃層102,直至暴露出第一氧化娃層101表面。請參考圖7，在所述第二開口 108的多晶硅側(cè)墻107表面形成第一側(cè)墻109，在所述第一開口 105側(cè)壁的第一氮化硅層104表面形成第二側(cè)墻110，并去除第二開口 108底部的第一氧化硅層101直至暴露出半導(dǎo)體襯底100 ;在所述第二開口 108底部的半導(dǎo)體襯底100內(nèi)形成源區(qū)(未示出)。所述第一側(cè)墻109和第二側(cè)墻110的材料為氧化硅；所述第一側(cè)墻109和第二側(cè)墻110的形成方法為在所述第一開口 105和第二開口 108內(nèi)壁表面，以及第一氮化硅層104表面形成氧化硅層，通過回刻蝕工藝在第二開口 108內(nèi)側(cè)壁的多晶硅側(cè)墻107表面形成第一側(cè)墻109，在所述第一開口 105側(cè)壁的第一氮化硅層104表面形成第二側(cè)墻110 ;其中，所述第二側(cè)墻110包括了前道工藝在第一開口 105側(cè)壁的第一氮化硅層104表面剩余的氧化硅層。所述第一側(cè)墻109用于隔離后續(xù)工藝形成的浮柵層以及源線層。所述源區(qū)的形成工藝為以所述第一側(cè)墻109為掩膜去除第二開口 108底部的第一氧化硅層101并暴露出半導(dǎo)體襯底100后，對第二開口 108底部的半導(dǎo)體襯底100進(jìn)行離子注入形成源區(qū)；離子注入的離子為P型或η型，較佳的為η型離子，當(dāng)所注入的離子為η型時，所形成的閃存的存儲單元的載流子為電子，而電子的遷移率較空穴高，所形成的閃存的存儲單元的性能更佳。請參考圖8，在所述第一開口 105(請參考圖7)和第二開口 108(請參考圖7)內(nèi)填充滿多晶硅，形成源線層112，且所述源線層112的表面與第一氮化硅層104的表面齊平。所述源線層112的形成工藝為在所述第一開口 105和第二開口 108，以及第一氮化硅層104表面選擇性外延沉積多晶硅，使所述多晶硅填充滿第一開ロ 105和第二開ロ108 ;通過化學(xué)機(jī)械拋光エ藝平坦化高于源線層112表面的多晶硅；其中，前道エ藝形成的晶硅側(cè)墻107 (請參考圖7)成為源線層112的一部分，使所形成的源線層112的一部分與后續(xù)エ藝形成的浮柵層重疊，在后續(xù)エ藝形成應(yīng)カ層后，應(yīng)カ會通過源線層傳到浮柵層上，從而提聞了閃存的存儲單兀的性能提聞。請參考圖9，以源線層112為掩膜，去除第一氮化硅層104，以及部分第二氧化硅層103、浮柵多晶硅層102和第一氧化硅層101 (請參考圖8)，形成浮柵層113并暴露出半導(dǎo)體襯底100 ;在所述源線層112、浮柵層113和半導(dǎo)體襯底100表面形成絕緣層116。所述浮柵層113的形成方法為通過熱氧化工藝或沉積エ藝在所述源線層112表面形成保護(hù)層(未示出)；較佳的，在形成保護(hù)層之前先適當(dāng)降低所述源線層112的高度；較佳的，所述保護(hù)層的材料為氧化硅；通過干法刻蝕エ藝，以源線層112為掩膜，去除第一氮化硅層104以及部分第二氧化硅層103 ;需要說明的是，在去除第二氧化硅層103時，介質(zhì)層106(圖8所示)中與第一氮化硅層104相接觸的一層氧化硅同時被去除；之后，通過 各向異性的干法刻蝕エ藝，以源線層112為掩膜，去除部分浮柵多晶硅層102和第一氧化硅層101，形成浮柵層113 ;之后完全去除保護(hù)層。所述絕緣層116的材料為氧化硅，所述絕緣層116形成エ藝通過沉積エ藝在所述源線層112、浮柵層113、半導(dǎo)體襯底100以及介質(zhì)層106中的氮化硅表面形成覆蓋氧化娃；其中，介質(zhì)層106中的氮化娃表面的絕緣層116成為介質(zhì)層106的一部分,使所述介質(zhì)層106重新形成氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)。請參考圖10，在所述源線層112和浮柵層113兩側(cè)形成控制柵層114，以所述控制柵層114為掩膜去除半導(dǎo)體襯底100和源線層112表面的絕緣層116。所述控制柵層114的材料為多晶硅，所述控制柵層114的形成エ藝為在所述絕緣層116和介質(zhì)層106表面選擇性外延沉積多晶硅，通過回刻蝕エ藝形成控制柵層114。需要說明的是，在形成控制柵層114并去除絕緣層116后，需要對控制柵層116兩側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)行離子注入形成漏區(qū)(未示出)；離子注入的エ藝為首先以控制柵層114和源線層112為掩膜，對半導(dǎo)體襯底100進(jìn)行輕摻雜離子注入；之后在所述控制柵層114兩側(cè)形成第三側(cè)墻(未示出)，以所述第三側(cè)墻為掩膜進(jìn)行重?fù)诫s離子注入；最后去除第三側(cè)墻；其中，離子注入的離子為P型或η型，較佳的為η型離子，當(dāng)所注入的離子為η型時，所形成的閃存的存儲單元的載流子為電子，而電子的遷移率較空穴高，所形成的閃存的存儲單元的性能更佳。請參考圖11，在所述控制柵層114、源線層112和半導(dǎo)體襯底100表面形成應(yīng)カ層115。所述應(yīng)カ層115的材料為氮化硅，所述應(yīng)カ層115的厚度為300 1200埃，所述應(yīng)カ層115的形成エ藝為沉積エ藝，較佳的為等離子體增強(qiáng)化學(xué)氣相沉積エ藝(PECVD)Jg壓化學(xué)氣相沉積エ藝(LPCVD)或常壓化學(xué)氣相沉積エ藝(APCVD)。具體的，所述沉積エ藝參數(shù)包括反應(yīng)氣體包括硅源氣體、氮源氣體和載氣；所述硅源氣體為硅烷、TMS、TDMAS, BTBAS, DCS中的一種或多種組合；所述氮源氣體為NH3和N2中的一種或兩種組合；所述載氣為氮?dú)?、氦氣或氬氣；所述硅源氣體的流量為5 lOOsccm，所述氮源氣體的流量為10 200sccm，所述載氣的流量為5000 30000sccm ;反應(yīng)溫度為400 600。。。繼續(xù)請參考圖11，對所述應(yīng)力層115以及所述應(yīng)力層115下方的控制柵層114、浮柵層113、源線層112和半導(dǎo)體襯底100進(jìn)行熱退火。所述熱退火的溫度為650 1200°C，所述熱退火的保護(hù)氣體為氮?dú)?。在?jīng)過熱退火之后，應(yīng)力層115和源線層112之間會產(chǎn)生晶格失配，而所述晶格失配會對所屬源線層112產(chǎn)生向兩邊拉伸的拉應(yīng)力；所述拉應(yīng)力會通過源線層112傳導(dǎo)到浮柵層113，并進(jìn)一步傳導(dǎo)到半導(dǎo)體襯底100內(nèi)，則源區(qū)與漏區(qū)之間的溝道區(qū)受到應(yīng)力影響，使載流子在溝道區(qū)內(nèi)的遷移率提高，從而改善閃存的存儲單元內(nèi)的性能；而且，由于一部分源線層112與浮柵層113重疊，則應(yīng)力層115對所述源線層112產(chǎn)生的應(yīng)力會通過源線層112更多地傳到浮柵層113上；而載流子遷移率的提高，能夠提高數(shù)據(jù)的保持力，且能夠使閃存的存儲單元的尺寸進(jìn)一步縮小。閃存的存儲單元內(nèi)的載流子遷移率提高能夠增大存儲單元編程和讀取電流，從而提高存儲單元的編程與讀取效率；而且編程和讀取電流的提高還能夠增大存儲單元編程與擦除時的讀取電流的窗口，從而保證上萬次擦寫仍能保持足夠的可分辨率，提高閃存存儲單元的耐久性；而且提高載流子遷移率，還能夠彌補(bǔ)存儲單元的溝道區(qū)寬度縮小時電流的減少，從而為減小存儲單元的尺寸提供更多的空間。另外，數(shù)據(jù)的存儲時間的提高是由于應(yīng)力層115施加的應(yīng)力會導(dǎo)致浮柵層113內(nèi)多晶硅的導(dǎo)帶能級分裂為高能級和低能級，而電子進(jìn)入浮柵層113時會進(jìn)入低能級，因此電子從浮柵層113進(jìn)入半導(dǎo)體襯底100所需要的能量提高，并且由于能及分裂似的電子在垂直于半導(dǎo)體襯底100方向的有效質(zhì)量增大，使電子更難從浮柵層113中躍遷出來，電子在浮柵層113內(nèi)滯留的時間更長，滯留能力更強(qiáng)，于是閃存的存儲單元的數(shù)據(jù)存儲性能提高；此外，由于電子在應(yīng)力的影響下難以從浮柵層113中躍遷出來，因此我們可以采用更薄的第一氧化硅層101來隔離浮柵，這樣會使我們獲得更低的操作電壓以及更小的漏電，為進(jìn)一步縮小存儲單元尺寸提供足夠的空間。本實(shí)施例所述閃存的存儲單元的形成方法在所述控制柵層114、源線層112、半導(dǎo)體襯底100表面形成應(yīng)力層115，且源線層112的一部分與浮柵層113重疊，能夠提高所形成的閃存的存儲單元內(nèi)溝道的載流子遷移率，并提高數(shù)據(jù)的保持能力；載流子遷移率提高，能提高存儲單元的編程和讀取電流，從而提高存儲單元的編程與讀取效率，并提高閃存存儲單元的耐久性；使存儲單元能夠進(jìn)一步縮小，提高所形成的閃存的存儲單元的密度?；诒緦?shí)施例所述閃存的存儲單元的形成方法所形成的閃存的存儲單元，請參考圖11，包括半導(dǎo)體襯底100 ;位于半導(dǎo)體襯底100表面的第一氧化層101 ;位于所述第一氧化層101表面的浮柵層113 ;位于所述半導(dǎo)體襯底100表面且貫穿所述浮柵層113和第一氧化層101層的源線層112，且所述源線層112覆蓋所述浮柵層113，所述源線層112通過介質(zhì)層106與下方的浮柵層113電隔離；位于所述半導(dǎo)體襯底100和浮柵層113表面的絕緣層116 ;位于所述浮柵層113和源線層112兩側(cè)，以及絕緣層116表面的控制柵層114，且所 述控制柵層114與源線層112通過介質(zhì)層106電隔離；位于所述控制柵層114、源線層112和半導(dǎo)體襯底100表面的應(yīng)力層115。所述源線層112、浮柵層113和控制柵層114的材料為多晶硅；所述第一側(cè)墻109和絕緣層116的材料為氧化硅。所述源線層112通過介質(zhì)層106與下方的浮柵層113以及兩側(cè)的控制柵114層電隔離，且所述介質(zhì)層106為氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)，所述氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)能夠保證介質(zhì)層106的物理厚度，從而減少源線層112與浮柵層113之間的漏電流；另一方面，所述氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)能降低介質(zhì)層106的電學(xué)厚度，從而增加源線層112與浮柵層113之間的電容，進(jìn)而提高浮柵層113上的耦合電壓，載流子在源線層112和浮柵層113之間的隧穿幾率提高，所形成的閃存的存儲單元的性能提聞。
所述應(yīng)力層115的材料為氮化硅，所述應(yīng)力層115的厚度為300 1200埃；所述應(yīng)力層115和源線層112之間會產(chǎn)生晶格失配，而所述晶格失配會對所述源線層112產(chǎn)生向兩邊拉伸的拉應(yīng)力，從而改善閃存的存儲單元內(nèi)的性能；而且，由于一部分源線層112與浮柵層113重疊，則應(yīng)力層115對所述源線層112產(chǎn)生的應(yīng)力不止通過源線層112傳導(dǎo)到半導(dǎo)體襯底100的溝道區(qū)內(nèi)，還會通過源線層112傳到浮柵層113上，再進(jìn)一步通過浮柵層113傳導(dǎo)到控制柵114上，從而提高了閃存的存儲單元內(nèi)的載流子遷移率，提高了數(shù)據(jù)的保持力，且能夠使閃存的存儲單元的尺寸進(jìn)一步縮小。所述應(yīng)力層115能夠改善閃存的存儲單元內(nèi)的性能是由于應(yīng)力層115提供的拉應(yīng)力會通過源線層112傳到浮柵層113上，并通過浮柵層113進(jìn)一步傳遞到控制柵層114以及半導(dǎo)體襯底100的溝道區(qū)內(nèi)，從而能夠提高所形成的閃存的存儲單元內(nèi)溝道的載流子遷移率，并提聞數(shù)據(jù)的；載流子遷移率提聞，能提聞存儲單兀的編程和讀取電流，從而提聞存儲單元的編程與讀取效率，并提高閃存存儲單元的耐久性；使存儲單元能夠進(jìn)一步縮小，提高所形成的閃存的存儲單元的密度。本實(shí)施例所述閃存的存儲單元引入位于所述控制柵層114、源線層112和半導(dǎo)體襯底100表面的應(yīng)力層115，且所述源線層112的一部分與浮柵層113重疊，使應(yīng)力層115提供的拉應(yīng)力不止通過源線層112傳導(dǎo)到半導(dǎo)體襯底100的溝道區(qū)內(nèi)，還能傳遞到浮柵層113內(nèi)，并通過浮柵層113傳導(dǎo)到溝道區(qū)內(nèi)，從而半導(dǎo)體襯底100內(nèi)的溝道區(qū)受到的應(yīng)力更大，提聞了閃存的存儲單兀載流子遷移率，并提聞閃存的存儲單兀的性能。綜上所述，本發(fā)明實(shí)施例的閃存的存儲單元，所述源線層覆蓋所述浮柵層，且引入位于所述控制柵層、源線層和半導(dǎo)體襯底表面的應(yīng)力層，提高了數(shù)據(jù)的保持力與耐久性，并提高了閃存的存儲單元內(nèi)浮柵和控制柵的溝道載流子遷移率，從而增大了溝道電流，提高編程和讀取效率，并為閃存的存儲單元的尺寸進(jìn)一步縮小提供足夠的空間。閃存的存儲單元內(nèi)的浮柵和控制柵的溝道載流子遷移率提高是由于應(yīng)力層與源線層之間因晶格失配引起的拉應(yīng)力會通過浮柵層、控制柵層傳導(dǎo)到存儲單元的溝道區(qū)內(nèi)，從而提高了溝道區(qū)的載流子遷移率；其中，所述溝道區(qū)為存儲單元半導(dǎo)體襯底內(nèi)源區(qū)和漏區(qū)之間的區(qū)域；載流子遷移率的提高能夠增大存儲單元編程時和讀取時的電流，從而提高存儲單元的編程和讀取效率；讀取電流的提高還能夠增大存儲單元編程與擦除時的讀取電流的窗口，從而保證上萬次擦寫仍能保持足夠的可分辨率，提高閃存存儲單元的耐久性；而且提高載流子遷移率，還能夠彌補(bǔ)存儲單元的溝道區(qū)尺寸縮小時漏電流的增加，從而為減小存儲單元的尺寸提供更多的空間；此外，所述源線層覆蓋所述浮柵層，能夠增大源線層與浮柵層的重疊面積，從而施加于源線層的應(yīng)力也能更多地傳導(dǎo)到浮柵層內(nèi)，增大應(yīng)力，使閃存的存儲單元的性能更優(yōu)。另外，數(shù)據(jù)的存儲時間的提高是由于應(yīng)カ層施加的應(yīng)カ會導(dǎo)致浮柵層內(nèi)多晶硅的導(dǎo)帶能級分裂為高能級和低能級，而電子進(jìn)入浮柵層時會進(jìn)入低能級，因此電子從浮柵層進(jìn)入半導(dǎo)體襯底所需要的能量提高，并且由于能級分裂使得電子在垂直于襯底方向的有效質(zhì)量増大，使電子更難從浮柵中躍遷出來，電子在浮柵層內(nèi)保持能力更強(qiáng)，于是閃存的存儲単元的數(shù)據(jù)存儲性能提高；此外，由于電子在應(yīng)カ的影響下難以從浮柵中躍遷出來，因此我們可以采用更薄的柵氧化層來隔離浮柵，這樣會使我們獲得更低的操作電壓以及更小的漏電，為進(jìn)一步縮小存儲單元尺寸提供足夠的空間。本發(fā)明實(shí)施例的閃存的存儲單元的形成方法在所述控制柵層、源線層和半導(dǎo)體襯底表面形成應(yīng)カ層并進(jìn)行熱退火，且所形成的源線層覆蓋所述浮柵層，使應(yīng)カ層提供的應(yīng)力更多地傳導(dǎo)到浮柵層內(nèi)，能夠提高閃存的存儲單元內(nèi)的載流子遷移率，提高數(shù)據(jù)保持力；載流子遷移率提高能増大存儲單元的編程和讀取電流，從而提高存儲單元的編程與讀取效率，并提聞閃存存儲單兀的耐久性；而載流子遷移率的提聞和數(shù)據(jù)保持カ的增加，能夠使存 儲單元具有進(jìn)ー步縮小的空間。雖然本發(fā)明實(shí)施例如上所述，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種閃存的存儲單元，其特征在于，包括 半導(dǎo)體襯底； 位于半導(dǎo)體襯底表面的絕緣層； 位于所述絕緣層表面的浮柵層； 位于所述半導(dǎo)體襯底表面且貫穿所述浮柵層和絕緣層的源線層，且所述源線層覆蓋所述浮柵層，所述源線層與浮柵層電隔離； 位于所述浮柵層和源線層兩側(cè)，以及絕緣層表面的控制柵層，且所述控制柵層與源線層和浮柵層電隔離； 位于所述控制柵層、源線層和半導(dǎo)體襯底表面的應(yīng)力層。
2.如權(quán)利要求I所述閃存的存儲單元，其特征在于，所述應(yīng)力層的材料為氮化硅。
3.如權(quán)利要求I所述閃存的存儲單元，其特征在于，所述應(yīng)力層的厚度為300 1200埃。
4.如權(quán)利要求I所述閃存的存儲單元，其特征在于，所述源線層、浮柵層和控制柵層的材料為多晶娃。
5.如權(quán)利要求I所述閃存的存儲單元，其特征在于，所述絕緣層的材料為氧化硅。
6.如權(quán)利要求I所述閃存的存儲單元，其特征在于，所述源線層通過介質(zhì)層與下方的浮柵層以及兩側(cè)的控制柵層電隔離，且所述介質(zhì)層為氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)。
7.—種閃存的存儲單元的形成方法，其特征在于，包括 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底表面形成第一氧化娃層； 在所述第一氧化硅層表面形成浮柵多晶硅層； 在所述半導(dǎo)體襯底表面形成貫穿所述第一氧化硅層和浮柵多晶硅層的源線層，且所述源線層覆蓋部分浮柵多晶硅層，且所述源線層與浮柵多晶硅層電隔離； 以所述源線層為掩膜，去除部分浮柵多晶硅層，并暴露出第一氧化硅層，形成浮柵層；在所述源線層和浮柵層兩側(cè)的第一氧化硅層表面形成控制柵層，且所述控制柵層與所述源線層和浮柵層電隔離； 在所述控制柵層、源線層和半導(dǎo)體襯底表面形成應(yīng)力層； 對所述應(yīng)力層以及所述應(yīng)力層下方的控制柵層、源線層、浮柵層和半導(dǎo)體襯底進(jìn)行熱退火。
8.如權(quán)利要求7所述閃存的存儲單元的形成方法，其特征在于，所述應(yīng)力層的材料為氮化硅。
9.如權(quán)利要求7所述閃存的存儲單元的形成方法，其特征在于，所述應(yīng)力層的厚度為300 1200 埃。
10.如權(quán)利要求7所述閃存的存儲單元的形成方法，其特征在于，所述熱退火的溫度為650 1200°C，所述熱退火的保護(hù)氣體為氮?dú)狻?br> 11.如權(quán)利要求7所述閃存的存儲單元的形成方法，其特征在于，所述源線層、浮柵層和控制柵層的材料為多晶硅。
12.如權(quán)利要求7所述閃存的存儲單元的形成方法，其特征在于，所述源線層、浮柵層和控制柵層的形成方法包括在所述浮柵多晶硅層表面形成第二氧化硅層； 在所述第二氧化硅層表面形成第一氮化硅層； 刻蝕部分所述第一氮化硅層和第二氧化硅層直至暴露出浮柵多晶硅層為止，形成第一開口 ； 在所述第一開口側(cè)壁和底部形成介質(zhì)層； 在所述第一開口兩側(cè)的側(cè)壁的介質(zhì)層表面分別形成多晶硅側(cè)墻，且所述多晶硅側(cè)墻的頂部低于第一氮化硅層的表面； 以所述多晶硅側(cè)墻為掩膜去除部分介質(zhì)層和浮柵多晶硅層直至暴露出第一氧化硅層表面，形成第二開口 ； 在所述第二開口的多晶硅側(cè)墻表面形成第一側(cè)墻； 在形成第一側(cè)墻后，在所述第一開口側(cè)壁的第一氮化硅層表面形成第二側(cè)墻，并去除第二開口底部的第一氧化娃層直至暴露出半導(dǎo)體襯底； 在所述第二開口底部的半導(dǎo)體襯底內(nèi)形成源區(qū)； 在所述第一開口和第二開口內(nèi)填充滿多晶硅，形成源線層，且所述源線層的表面與第一氮化娃層的表面齊平； 以源線層為掩膜，去除第一氮化硅層、以及部分第二氧化硅層、浮柵多晶硅層和第一氧化硅層，形成浮柵層并暴露出半導(dǎo)體襯底； 在所述源線層、浮柵層和半導(dǎo)體襯底表面形成絕緣層； 在所述源線層和浮柵層兩側(cè)的絕緣層表面形成控制柵層； 以所述控制柵層為掩膜去除半導(dǎo)體襯底和源線層表面的絕緣層和第一氧化硅層。
13.如權(quán)利要求12所述閃存的存儲單元的形成方法，其特征在于，所述絕緣層、第一側(cè)墻和第二側(cè)墻的材料為氧化硅。
14.如權(quán)利要求12所述閃存的存儲單元的形成方法，其特征在于，所述介質(zhì)層為氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)。
15.如權(quán)利要求12所述閃存的存儲單元的形成方法，其特征在于，在去除第一氮化硅層、第二氧化硅層和浮柵多晶硅層之前，刻蝕去除部分源線層，并在刻蝕后的源線層表面形成第三氧化層。
16.如權(quán)利要求12所述閃存的存儲單元的形成方法，其特征在于，形成控制柵層之后，在控制柵層兩側(cè)的半導(dǎo)體襯底內(nèi)形成漏區(qū)。
全文摘要
一種閃存的存儲單元及其形成方法，其中，所述閃存的存儲單元包括半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的絕緣層；位于所述絕緣層表面的浮柵層；位于所述半導(dǎo)體襯底表面且貫穿所述浮柵層和絕緣層的源線層，且所述源線層覆蓋所述浮柵層，所述源線層與浮柵層電隔離；位于所述浮柵層和源線層兩側(cè)，以及絕緣層表面的控制柵層，且所述控制柵層與源線層和浮柵層電隔離；位于所述控制柵層、源線層和半導(dǎo)體襯底表面的應(yīng)力層。所述閃存的存儲單元運(yùn)用應(yīng)力效應(yīng)能夠提高數(shù)據(jù)的編程效率與讀取效率，提高數(shù)據(jù)的保持力與耐久力，并能夠使閃存的存儲單元的尺寸進(jìn)一步縮小。
文檔編號H01L27/115GK102637696SQ20121012497
公開日2012年8月15日 申請日期2012年4月25日 優(yōu)先權(quán)日2012年4月25日
發(fā)明者于濤, 李冰寒, 胡勇 申請人:上海宏力半導(dǎo)體制造有限公司