專利名稱：半導(dǎo)體存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
一般地，本實(shí)施方式涉及半導(dǎo)體存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
以前，在形成連接器的基板上，使用裝載NAND 閃存等的非易失性半導(dǎo)體存儲(chǔ)元件的半導(dǎo)體存儲(chǔ)器系統(tǒng)。而且，在半導(dǎo)體存儲(chǔ)器系統(tǒng)中，除了非易失性半導(dǎo)體存儲(chǔ)元件，還裝載易失性半導(dǎo)體存儲(chǔ)元件、控制非易失性半導(dǎo)體存儲(chǔ)元件及易失性半導(dǎo)體存儲(chǔ)元件的控制器。這樣的半導(dǎo)體存儲(chǔ)器系統(tǒng)存在根據(jù)其使用環(huán)境和規(guī)格等制約基板的形狀、大小的情況，例如，存在使用在俯視時(shí)呈長(zhǎng)方形形狀的基板的情況。而且，由于近幾年的半導(dǎo)體存儲(chǔ)器系統(tǒng)的小型化的要求，基板傾向于薄型化。由此，在用薄型化的長(zhǎng)方形形狀的基板吋，要求抑制基板的彎曲。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式提供了當(dāng)使用在俯視時(shí)為長(zhǎng)方形形狀的基板時(shí)能抑制基板的彎曲的半導(dǎo)體裝置。根據(jù)實(shí)施方式，提供ー種包括基板、非易失性半導(dǎo)體存儲(chǔ)元件、粘結(jié)部的半導(dǎo)體存儲(chǔ)器系統(tǒng)?；宀捎眯纬捎胁季€圖形的多層的構(gòu)造，在俯視時(shí)呈大致長(zhǎng)方形形狀。非易失性半導(dǎo)體存儲(chǔ)元件在基板表面層側(cè)沿著長(zhǎng)邊方向排列設(shè)置。粘結(jié)部使非易失性半導(dǎo)體存儲(chǔ)元件的表面露出，同時(shí)被填充在非易失性半導(dǎo)體存儲(chǔ)元件之間的間隙、以及非易失性半導(dǎo)體存儲(chǔ)元件和基板的間隙。根據(jù)本發(fā)明的實(shí)施方式，提供了當(dāng)使用在俯視時(shí)為長(zhǎng)方形形狀的基板時(shí)能抑制基板的彎曲的半導(dǎo)體裝置。


圖I是顯示第I實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)器系統(tǒng)的構(gòu)成例的方塊圖。圖2A是顯示半導(dǎo)體存儲(chǔ)器系統(tǒng)的概略構(gòu)成的平面圖。圖2B是顯示作為其他的例子的半導(dǎo)體存儲(chǔ)器系統(tǒng)的概略構(gòu)成的平面圖。圖3A是圖2A顯示的半導(dǎo)體存儲(chǔ)器系統(tǒng)側(cè)面圖。圖3B是圖2B顯示的半導(dǎo)體存儲(chǔ)器系統(tǒng)側(cè)面圖。圖4是顯示基板的層構(gòu)成的圖。圖5是顯示基板的各層的布線密度的圖。
圖6是顯示在基板的背面層(第8層)形成的布線圖形的圖。圖7是顯示作為比較例的基板的各層的布線密度的圖。圖8是用于說(shuō)明在基板背面層(第8層)形成的布線圖形的線寬度和間隔的圖。圖9是顯示在NAND存儲(chǔ)器的間隙被填充的粘結(jié)部的圖。圖10是顯示在基板的第7層形成的縫隙的圖。圖11是顯示第2實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)器系統(tǒng)具備的基板的層構(gòu)成的圖。圖12是第3實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)器系統(tǒng)的搬送方法中使用的保持部件的外觀透視圖。 圖13是顯示如圖12所示的保持部件在箱子中被收納的狀態(tài)的斷面圖。圖14是第3實(shí)施方式的變形例涉及的保持部件的正面圖。圖15是顯示打開如圖14所示的保持部件的可動(dòng)部的狀態(tài)的圖。圖16是顯示SATA接ロ的構(gòu)成例的圖。
具體實(shí)施例方式以下參照附圖，詳細(xì)地說(shuō)明實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)器系統(tǒng)。另外，本發(fā)明不限定于這些實(shí)施方式。圖I是顯示第I實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)器系統(tǒng)的構(gòu)成例的方塊圖。半導(dǎo)體存儲(chǔ)器系統(tǒng)100經(jīng)由SATA接ロ(ATA I/F) 2等的存儲(chǔ)器連接接ロ與個(gè)人計(jì)算機(jī)或者CPU內(nèi)核等的主機(jī)裝置(以下，簡(jiǎn)稱為主機(jī))I連接，用作主機(jī)I的外部存儲(chǔ)器。作為主機(jī)1，可列舉出個(gè)人計(jì)算機(jī)的CPU，靜態(tài)相機(jī)、攝像機(jī)等的成像裝置的CPU等。而且，半導(dǎo)體存儲(chǔ)器系統(tǒng)100經(jīng)由RS232C接ロ(RS232C I/F)等的通信接ロ 3在調(diào)試用機(jī)器200間能發(fā)送接收數(shù)據(jù)。半導(dǎo)體存儲(chǔ)器系統(tǒng)100具備作為非易失性半導(dǎo)體存儲(chǔ)元件(元件)的NAND型閃存(以下，簡(jiǎn)稱為NAND存儲(chǔ)器)10、作為控制器的驅(qū)動(dòng)控制電路(元件)4、作為可進(jìn)行比NAND存儲(chǔ)器10高速的存儲(chǔ)操作的易失性半導(dǎo)體存儲(chǔ)元件(元件)的DRAM20、電源電路5、狀態(tài)顯示用的LED6、檢測(cè)驅(qū)動(dòng)內(nèi)部的溫度的溫度傳感器7。溫度傳感器7例如直接或間接地測(cè)定NAND存儲(chǔ)器10的溫度。驅(qū)動(dòng)控制電路4，在由溫度傳感器7的測(cè)定結(jié)果變?yōu)轭A(yù)定的溫度以上吋，限制向NAND存儲(chǔ)器10的信息的寫入等，抑制其以上的溫度上升。另外，作為非易失性半導(dǎo)體存儲(chǔ)元件，可以用層疊型NAND型閃存、ReRAM(電阻變化式存儲(chǔ)器)。而且，作為易失性半導(dǎo)體存儲(chǔ)元件，可以用MRAM(磁阻存儲(chǔ)器)。MRAM可以具有用于抑制磁向內(nèi)部的侵入的磁屏蔽部。而且，MRAM自身沒(méi)有磁屏蔽部時(shí),可以設(shè)置覆蓋MRAM、NAND存儲(chǔ)器10的周圍而抑制磁的侵入的封裝(未圖示)。電源電路5從由主機(jī)I側(cè)的電源電路供給的外部直流電源生成多個(gè)不相同的內(nèi)部直流電源電壓，向半導(dǎo)體存儲(chǔ)器系統(tǒng)100內(nèi)的各電路供給這些內(nèi)部直流電源電壓。而且，電源電路5檢測(cè)外部電源的上升,生成上電復(fù)位(power-on reset)信號(hào)，向驅(qū)動(dòng)控制電路4供給。圖2A是顯示半導(dǎo)體存儲(chǔ)器系統(tǒng)100的概略構(gòu)成的平面圖。圖3A是圖2A顯示的半導(dǎo)體存儲(chǔ)器系統(tǒng)100的側(cè)面圖。在形成布線圖形的基板8上裝載電源電路5、DRAM20、驅(qū)動(dòng)控制電路4、NAND存儲(chǔ)器10?；?在俯視時(shí)呈大致長(zhǎng)方形形狀。在呈大致長(zhǎng)方形形狀的基板8的一方的短邊側(cè)，設(shè)置可與主機(jī)I連接的連接器9。連接器9用作上述的SATA接ロ 2、通信接ロ 3。連接器9用作向電源電路5供給從主機(jī)I輸入的電源的電源輸入部。連接器9是例如LIF連接器。另外，在連接器9中，形成從沿著基板8的短邊方向的中心位置偏離的位置的縫隙9a，與在主機(jī)I側(cè)設(shè)置的突起(未圖示)等互相嵌套。由此，能防止半導(dǎo)體存儲(chǔ)器系統(tǒng)100正反逆向卸裝?；?成為重疊形成合成樹脂的多層構(gòu)造，例如成為8層構(gòu)造。另外，基板8的層數(shù)不限定為8層。圖4是顯示基板8的層構(gòu)成的圖。在基板8，以在合成樹脂構(gòu)成的各層(絕緣膜8a)的表面或內(nèi)層中的各種形狀形成作為布線層8b的布線圖形。例如用銅形成布線圖形。經(jīng)由在基板8形成的布線圖形，在基板8上裝載的電源電路5、DRAM20、驅(qū)動(dòng)控制電路4、NAND存儲(chǔ)器10之間電連接。而且，基板的表面(第I層側(cè))和背面(第8層側(cè))覆蓋作為保護(hù)膜的阻焊劑Sc。 圖5是顯示基板8的各層的布線密度的圖。在這里，相比于基板8的層構(gòu)造的中心線30(也參照?qǐng)D4)從表面層側(cè)形成的第I層到第4層稱為上層，相比于中心線30從表面層側(cè)形成的第5層到第8層稱為下層。如圖5所示，在基板8的各層形成的布線層Sb用作發(fā)送接收信號(hào)的信號(hào)層、接地和成為電源線的平面層。并且，在各層形成的布線圖形的布線密度，即，布線層對(duì)基板8的表面面積占的比例如圖5顯示。在本實(shí)施方式，用作接地的第8層形成為網(wǎng)狀布線層而不是平面層，所以將其布線密度抑制在30 60%。這里，在基板8的上層全部的布線密度為約60%。因此，通過(guò)形成第8層的布線密度為約30%的布線圖形，下層全部的布線密度可為約60%，上層全部的布線密度和下層全部的布線密度能大致相等。另外，第8層布線密度在約30 60%的范圍調(diào)整，可與上層全部的布線密度變得大致相等。圖6是顯示在基板8的背面層(第8層)形成的布線圖形的圖。如圖6所示，在基板8的背面層(第8層)形成網(wǎng)狀的布線圖形。由此，通過(guò)將基板8的第8層作為網(wǎng)狀布線層，相比于形成平面層，保持布線密度更低。在背面層形成的布線層還要求用作減輕從半導(dǎo)體存儲(chǔ)器系統(tǒng)100漏出的并給予其他裝置的噪音的影響的屏蔽層的功能。圖8是用于說(shuō)明在基板的背面層(第8層)形成的布線圖形的線寬度和間隔的圖。如圖8所示，在基板8的第8層形成線寬度L為O. 3_，線間隔S為O. 9mm的網(wǎng)狀布線。這樣形成的網(wǎng)狀布線中，開ロ寬度W為0.9 X V^=1.27mm。例如，對(duì)作為3GHz的SATA基波那樣的高頻的噪音的屏蔽效果，如下所述。首先，從C=f X λ X λ/J，算出SATA基波的2次高次諧波的1/2波長(zhǎng)(λ /2)。這里，C是光速，為3.0X108m/s。f是2次高次諧波的頻率，為6. OX 109Hz。ε是相對(duì)介電常數(shù)，為4. 6。根據(jù)上述條件，λ成為23. 3mm, 1/2波長(zhǎng)(入/2)成為11. 7mm。即，1/2波長(zhǎng)(入/2)成為開ロ寬度w(l. 27mm)的約10倍。而且，λ/20 = I. 2mm，與開ロ寬度W大致變得相等，因此屏蔽效果成為約-20dB。 圖9是顯示在NAND存儲(chǔ)器10的間隙被填充的粘結(jié)部的圖。如圖9所示，在NAND存儲(chǔ)器10與基板8的間隙，填充合成樹脂材料構(gòu)成的粘結(jié)部31，粘結(jié)NAND存儲(chǔ)器10和基板8。而且，粘結(jié)部31的一部分從NAND存儲(chǔ)器10與基板8的間隙露出。其露出的部分被填充在沿著基板8的長(zhǎng)邊方向排列的NAND存儲(chǔ)器10之間的間隙。因此，粘結(jié)部31使NAND存儲(chǔ)器10之間在其側(cè)面粘結(jié)。另外，粘結(jié)部31以不超越NAND存儲(chǔ)器10的高度的程度露出，NAND存儲(chǔ)器10的表面露出。而且，在圖9，使粘結(jié)部31被填充到NAND存儲(chǔ)器10的高度中間部左右，然而，也可比這低，只要粘結(jié)部31接觸鄰接的NAND存儲(chǔ)器10之間。當(dāng)然，可以比圖9所示的高度更高地在NAND存儲(chǔ)器10間填充粘結(jié)部31。而且，在控制器4和NAND存儲(chǔ)器10間，以及控制器4與DRAM20間也能填充粘結(jié)部31。圖2B是顯示作為其他的例子的半導(dǎo)體存儲(chǔ)器系統(tǒng)100的概略構(gòu)成的平面圖。圖3B是圖2B顯示的半導(dǎo)體存儲(chǔ)器系統(tǒng)100的側(cè)面圖。由此，可在DNAND存儲(chǔ)器10與RAM20間填充粘結(jié)部31。
圖10是顯示在基板8的第7層形成的縫隙的圖。圖10顯示從背面層側(cè)觀看基板8的狀態(tài)，省略顯示第8層。而且，用虛線顯示在表面層側(cè)組裝的NAND存儲(chǔ)器10。在基板8的第7層，形成作為布線層的平面層。如圖10所示，在基板8的第7層，在作為平面層的第7層的大致整個(gè)區(qū)域形成布線圖形，并在其一部分設(shè)置縫隙32 (未形成布線層的部分)?？p隙32，在第7層的大致整個(gè)區(qū)域形成的布線圖形中，部分地與NAND存儲(chǔ)器10的間隙相對(duì)設(shè)置。圖7是顯示作為比較例的基板的各層的布線密度的圖。如圖7的比較例所示，在以前的基板中，第8層設(shè)為平面層，所以布線密度成為約90%。為此，下層的布線密度成為約75%，與上層的布線密度(約60%)的差變大。由于布線密度不同，在基板8的上層全部中占的絕緣膜8a(合成樹脂)與布線部分(銅)的比率變得不同于在基板8的下層全部中占的合成樹脂和銅的比率。由此，在基板8的上層和下層，熱膨脹系數(shù)也不同。由于熱膨脹系數(shù)的差異，隨著基板8的溫度變化，在沿著基板8的長(zhǎng)邊方向的表面層側(cè)，容易發(fā)生成為凸形狀(圖3的上部的凸形狀)那樣的彎曲。這樣的溫度變化，在半導(dǎo)體存儲(chǔ)器系統(tǒng)100的制造過(guò)程中容易產(chǎn)生。而且，由于近幾年的半導(dǎo)體存儲(chǔ)器系統(tǒng)的小型化的要求，基板8傾向于薄型化，這樣的彎曲也變得容易發(fā)生。另ー方面，本實(shí)施方式中，第8層布線密度在約30 60%的范圍調(diào)整，上層全部的布線密度和下層全部的布線密度大致相等，熱膨脹系數(shù)也變得大致相等。因此，能抑制基板8發(fā)生彎曲。而且，因?yàn)閺闹行木€30最遠(yuǎn)離(也參照?qǐng)D4)的第8層調(diào)整布線密度，能更大地生成用于抑制彎曲的カ矩。而且，因?yàn)樵诨?的第8層調(diào)整布線密度，相比于在信號(hào)層那樣的限制布線布局的層調(diào)整布線密度的場(chǎng)合，布線設(shè)計(jì)變得容易，實(shí)現(xiàn)成本的抑制。而且，因?yàn)樵谙噜彽腘AND存儲(chǔ)器10之間的間隙填充粘結(jié)部31，根據(jù)粘結(jié)部31的結(jié)合力，發(fā)生如圖9的箭形符號(hào)X所示的將NAND存儲(chǔ)器10之間拉近的力。因?yàn)閷⑺鯪AND存儲(chǔ)器10之間拉近的力成為與使第I層側(cè)變成凸形狀那樣的基板8彎曲的力對(duì)抗的力，能抑制基板8的彎曲的發(fā)生。如果填充粘結(jié)部31，這樣的力發(fā)生在控制器4與NAND存儲(chǔ)器10間，控制器4與DRAM20間，以及NAND存儲(chǔ)器10與DRAM20間。而且，在基板8的第7層的大致整個(gè)區(qū)域形成的布線圖形中，因?yàn)樵贜AND存儲(chǔ)器10的間隙相対的部分設(shè)置，在縫隙32中部分布線圖形的結(jié)合力變?nèi)?。為此，與通過(guò)在NAND存儲(chǔ)器10之間的間隙填充粘結(jié)部31產(chǎn)生的力(也參照?qǐng)D9的箭形符號(hào)X)對(duì)抗的カ變?nèi)酰M(jìn)ー步能有效地抑制基板8的彎曲的發(fā)生。另外，本實(shí)施方式中，為了調(diào)整基板8的下層全部的布線密度，將第8層的布線層設(shè)為網(wǎng)狀布線層，然而不限于此，例如可以在直線上形成布線層。而且，調(diào)整下層中第8層以外的層，即從第5層到第7層的布線層的布線密度，可以調(diào)整作為下層全部的布線密度。當(dāng)然，在從第5層到第8層的全部的層調(diào)整布線密度，可以調(diào)整作為下層全部的布線密度。而且，形成縫隙32的層不限于第7層。在下層中第7層以外的層，即從第5層到第6層及第8層可以形成縫隙。圖11是顯示第2實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)器系統(tǒng)具備的基板的層構(gòu)成的圖。本實(shí)施方式中，在基板8的第8層的外側(cè)，設(shè)置作為第9層的層的最外層。并且，用銅箔覆蓋最外層的整個(gè)區(qū)域作為屏蔽層。這樣，用銅箔覆蓋最外層的整個(gè)區(qū)域，能更可靠地防止來(lái)自半導(dǎo)體存儲(chǔ)器系統(tǒng)的噪音的漏出。另外，可用銅箔覆蓋比第9層內(nèi)側(cè)的層的整個(gè)區(qū)域作為屏蔽層。圖16是顯示SATA接ロ 2的構(gòu)成例的圖。在上述實(shí)施方式示例 的半導(dǎo)體存儲(chǔ)器系統(tǒng)中，存在需要高速信號(hào)的傳送的情況。為了在傳送高速信號(hào)時(shí)維持信號(hào)質(zhì)量，需要傳送線的特性阻抗的調(diào)整、微分模式插入損耗特性中的截止頻率的最優(yōu)化、在傳送線插入適當(dāng)?shù)亩罅骶€圈的情況。在圖16,顯示對(duì)SATA接ロ 2的輸入端及輸出端插入扼流線圈34的例子。另外，扼流線圈34的插入位置優(yōu)選地可以是SATA接ロ 2的輸入輸出端，但是可在設(shè)備(驅(qū)動(dòng)控制電路4等)的附近。圖12是第3實(shí)施方式涉及的半導(dǎo)體存儲(chǔ)器系統(tǒng)的搬送方法中使用的保持部件的外觀透視圖。圖13是顯示如圖12所示的保持部件在箱子中被收納的狀態(tài)的斷面圖。本實(shí)施方式中，用保持部件50包裝半導(dǎo)體存儲(chǔ)器系統(tǒng)100來(lái)搬送。保持部件50抑制由時(shí)間變化引起的基板8的彎曲。保持部件50具備夾持部51和連接部52。對(duì)I個(gè)保持部件50設(shè)置2個(gè)夾持部51。夾持部51夾緊沿著基板8的長(zhǎng)邊方向的部分并保持。為了從兩側(cè)保持基板8，對(duì)I個(gè)保持部件50設(shè)置2個(gè)夾持部51。形成斷面U字狀的夾持部51，在其間隙夾緊沿著基板8的長(zhǎng)邊方向的部分。夾持部51，與隨著時(shí)間變化沿著基板8的長(zhǎng)邊方向生成彎曲的カ對(duì)抗，抑制基板8的彎曲。因此，形成可與彎曲基板8的力對(duì)抗的強(qiáng)度的夾持部51。而且，為了抑制基板8的彎曲，優(yōu)選地，保持基板8的狀態(tài)下，夾持部51貼緊在基板8。例如，也可構(gòu)成為，在夾持部51形成的間隙形成比基板8的厚度略窄，一邊擴(kuò)大其間隙一邊在夾持部51插入基板8。而且，也可構(gòu)成為，形成與基板8大致相等的寬度、略寬的寬度，在其間隙簡(jiǎn)單地插入基板8。連接部52連接2個(gè)夾持部51。由此，能將保持部件50 —體化。如圖13所示，連接部52在箱子內(nèi)收納多個(gè)半導(dǎo)體存儲(chǔ)器系統(tǒng)100的時(shí)候，保持半導(dǎo)體存儲(chǔ)器系統(tǒng)100之間的間隔，在搬送時(shí)，還用作緩和加入到半導(dǎo)體存儲(chǔ)器系統(tǒng)100的沖擊的緩沖部件。另外，在夾持部51，分別形成間隔保持部53。間隔保持部53形成為沿著對(duì)夾持部51設(shè)置連接部52的側(cè)的相反側(cè)延伸。如圖13所示，間隔保持部53在箱子內(nèi)收納多個(gè)半導(dǎo)體存儲(chǔ)器系統(tǒng)100的時(shí)候，保持半導(dǎo)體存儲(chǔ)器系統(tǒng)100之間的間隔，在搬送時(shí)，還用作緩和加入到半導(dǎo)體存儲(chǔ)器系統(tǒng)100的沖擊的緩沖部件。另外，本實(shí)施方式中，盡管說(shuō)明了夾持部51夾緊基板8，然而，在基板8還組裝有例如電阻、電容器等的電子元件(未圖示)，NAND存儲(chǔ)器10等。因此，在對(duì)于基板8的周圍部分組裝電子元件等時(shí)，形成能共同夾緊基板8與電子元件等的寬度的夾持部51即可。圖14是第3實(shí)施方式的變形例涉及的保持部件50的正面圖。本變形例中，夾持部51構(gòu)成為具有固定部51a和可動(dòng)部51b。固定部51a和可動(dòng)部51b，在相對(duì)于夾持部51形成的間隙的底的部分可以旋轉(zhuǎn)地連接，能開關(guān)可動(dòng)部51b。在各可動(dòng)部51b，形成關(guān)止部55。如圖14所示，關(guān)止部55在關(guān)閉可動(dòng)部51b的時(shí)候互相卡住，保持可動(dòng)部51b關(guān)閉的狀態(tài)。而且，可動(dòng)部51b關(guān)閉的狀態(tài)下，在夾持部51形成的間隙的寬度保持恒定。圖15是顯示打開如圖14所示的保持部件50的可動(dòng)部51b的狀態(tài)的圖。如圖15所示，通過(guò)打開可動(dòng)部51b，能擴(kuò)大夾持部51的間隙。擴(kuò)大夾持部51的間隙的狀態(tài)下，如果在固定部51a上載置半導(dǎo)體存儲(chǔ)器系統(tǒng)100,關(guān)閉可動(dòng)部51b,相比于一邊擴(kuò)大間隙一邊在夾持部51插入半導(dǎo)體存儲(chǔ)器系統(tǒng)100的情況，能容易在保持部件50保持半導(dǎo)體存儲(chǔ)器系統(tǒng) 100。 本領(lǐng)域技術(shù)人員能容易地導(dǎo)出新的效果、變形例。因而，比本發(fā)明廣泛的形態(tài)不限于以上表示且記述的特定的詳細(xì)及有代表性的實(shí)施方式。因此，不脫離所附的權(quán)利要求及其等同物定義的概括的發(fā)明的概念的精神或范圍，可以進(jìn)行各種改變。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器系統(tǒng)，包括 采用形成有布線圖形的多層構(gòu)造、在俯視時(shí)呈大致長(zhǎng)方形形狀的基板； 在上述基板的表面層側(cè)沿著長(zhǎng)邊方向被排列設(shè)置的多個(gè)元件； 使上述元件的表面露出，同時(shí)被填充在上述元件之間的間隙、以及上述元件和上述基板之間的間隙的粘結(jié)部。
2.權(quán)利要求I所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于， 上述元件包括非易失性半導(dǎo)體存儲(chǔ)元件， 上述粘結(jié)部使上述非易失性半導(dǎo)體存儲(chǔ)元件的表面露出，同時(shí)被填充在上述非易失性半導(dǎo)體存儲(chǔ)元件之間的間隙、以及上述非易失性半導(dǎo)體存儲(chǔ)元件和上述基板之間的間隙。
3.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于， 上述元件還包括用于控制上述非易失性半導(dǎo)體存儲(chǔ)元件的控制器， 上述粘結(jié)部使上述非易失性半導(dǎo)體存儲(chǔ)元件的表面和上述控制器的表面露出，同時(shí)被填充在上述非易失性半導(dǎo)體存儲(chǔ)元件和上述控制器之間的間隙、上述非易失性半導(dǎo)體存儲(chǔ)元件和上述基板之間的間隙、以及上述控制器和上述基板之間的間隙。
4.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于， 上述元件還包括易失性半導(dǎo)體存儲(chǔ)元件， 上述粘結(jié)部使上述非易失性半導(dǎo)體存儲(chǔ)元件的表面和上述易失性半導(dǎo)體存儲(chǔ)元件的表面露出，同時(shí)被填充在上述非易失性半導(dǎo)體存儲(chǔ)元件和上述易失性半導(dǎo)體存儲(chǔ)元件之間的間隙、上述非易失性半導(dǎo)體存儲(chǔ)元件和上述基板之間的間隙、以及上述易失性半導(dǎo)體存儲(chǔ)元件和上述基板之間的間隙。
5.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于， 上述元件包括非易失性半導(dǎo)體存儲(chǔ)元件、易失性半導(dǎo)體存儲(chǔ)元件、和用于控制非易失性半導(dǎo)體存儲(chǔ)元件的控制器， 上述粘結(jié)部使上述易失性半導(dǎo)體存儲(chǔ)元件的表面和上述控制器的表面露出，同時(shí)被填充在上述易失性半導(dǎo)體存儲(chǔ)元件和上述控制器之間的間隙、上述易失性半導(dǎo)體存儲(chǔ)元件和上述基板之間的間隙、以及上述控制器和上述基板之間的間隙。
6.權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，上述易失性半導(dǎo)體存儲(chǔ)元件是DRAM。
7.權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，上述易失性半導(dǎo)體存儲(chǔ)元件是MRAM0
8.權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，上述MRAM具有抑制磁力向內(nèi)部的侵入的磁屏蔽部。
9.權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，還包括覆蓋上述元件的周圍而抑制磁力向上述MRAM的侵入的封裝。
10.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，上述非易失性半導(dǎo)體存儲(chǔ)元件是NAND型閃存。
11.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，上述非易失性半導(dǎo)體存儲(chǔ)元件是層疊型NAND型閃存。
12.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，上述非易失性半導(dǎo)體存儲(chǔ)元件是 ReRAM。
13.權(quán)利要求I所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，相比于上述基板的層構(gòu)造的中心線在表面層側(cè)形成的上述布線圖形的布線密度與相比于上述基板的層構(gòu)造的中心線在背面層側(cè)形成的上述布線圖形的布線密度大致相等。
14.權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，通過(guò)在上述基板的背面層側(cè)形成的接地層的布線圖形調(diào)整相比于上述基板的層構(gòu)造的中心在背面層側(cè)形成的上述布線圖形的布線密度。
15.權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，在上述基板的背面層側(cè)形成的接地層形成網(wǎng)眼狀的上述布線圖形，而調(diào)整上述布線密度。
16.權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，上述接地層被形成在成為上述基板的最背面?zhèn)鹊膶印?br> 17.權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，以網(wǎng)眼狀形成的上述布線圖形的開口寬度，在將SATA基波的2次高次諧波的波長(zhǎng)取為\時(shí)，與X /20大致相等。
18.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，相比于上述基板的層構(gòu)造的中心在背面層側(cè)形成的上述布線圖形中，在上述非易失性半導(dǎo)體存儲(chǔ)元件之間的間隙相對(duì)的部分的至少一部分形成縫隙。
19.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，還包括 測(cè)定上述非易失性半導(dǎo)體存儲(chǔ)元件的溫度的溫度傳感器， 在由上述溫度傳感器測(cè)定的溫度變?yōu)轭A(yù)定的溫度以上時(shí)，限制向上述非易失性半導(dǎo)體存儲(chǔ)元件的信息的寫入的控制電路。
20.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器系統(tǒng)，其特征在于，還包括使上述非易失性半導(dǎo)體存儲(chǔ)元件和主機(jī)裝置連接的接口， 在上述接口設(shè)置有扼流線圈。
全文摘要
根據(jù)實(shí)施方式，提供包括基板、多個(gè)元件、粘結(jié)部的半導(dǎo)體存儲(chǔ)器系統(tǒng)?；寰哂行纬刹季€圖形的多層構(gòu)造，在俯視時(shí)呈大致長(zhǎng)方形形狀。元件在基板表面層側(cè)沿著長(zhǎng)邊方向被排列設(shè)置。粘結(jié)部使元件表面露出，同時(shí)被填充在元件之間的間隙、以及元件和基板的間隙。
文檔編號(hào)H01L27/10GK102682842SQ20121005222
公開日2012年9月19日 申請(qǐng)日期2012年3月1日 優(yōu)先權(quán)日2011年3月16日
發(fā)明者增渕勇人, 木村直樹, 松本學(xué), 森本豐太 申請(qǐng)人:株式會(huì)社 東芝