專利名稱：以相變存儲材料為基礎(chǔ)的高密度存儲裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于以相變存儲材料，如硫?qū)倩牧?，以及其它可編程阻抗材料為基礎(chǔ)的高密度存儲裝置，以及用以制造如此裝置的方法。
背景技術(shù)：
相變存儲材料能夠在第一結(jié)構(gòu)狀態(tài)與第二結(jié)構(gòu)狀態(tài)之間被切換，在第一結(jié)構(gòu)狀態(tài)中材料是在普通非晶固態(tài)相，在第二結(jié)構(gòu)狀態(tài)中材料是在存儲單元的作用區(qū)內(nèi)的普通結(jié)晶固態(tài)相，術(shù)語非晶是慣指一相對較少秩序的結(jié)構(gòu)，比單晶更無秩序，其具有可偵測的特性如比結(jié)晶相更高的電性阻抗，術(shù)語結(jié)晶是慣指一相對較有秩序的結(jié)構(gòu)，比非晶結(jié)構(gòu)更有秩序，其具有可偵測的特性如比非晶相更低的電阻，其它受到非晶與結(jié)晶相之間改變影響的 材料特性包括原子秩序、自由電子密度以及活化能，該材料可被切換進入不同固態(tài)相或者進入二或者更多的固態(tài)相的混合，在完全非晶與完全結(jié)晶狀態(tài)之間提供灰階。從非晶到結(jié)晶相的改變通常是一較低電流操作，其要求足夠提升相變材料到介于相過度溫度以及融化溫度之間的水平的電流，從結(jié)晶到非晶的改變，在此稱為復(fù)位(reset)，通常是一較高電流操作，其包括一短高電流密度脈沖以融化或者崩潰結(jié)晶結(jié)構(gòu)，此后相變材料迅速冷卻，驟冷相變過程并使相變材料結(jié)構(gòu)的至少一部份在非晶狀態(tài)中穩(wěn)定，據(jù)信期望縮小用于造成相變材料從結(jié)晶狀態(tài)到非晶狀態(tài)的過渡的復(fù)位電流的大小，借由減少在存儲單元中相變材料元件內(nèi)作用區(qū)的體積可以減少復(fù)位所需要電流的大小，用于減少作用區(qū)的體積的技巧包括減少電極與相變材料之間的接觸面積，如此以至于在具有通過相變材料元件的小絕對電流值的作用體積之中達成較高電流密度。一開發(fā)中的存儲單元結(jié)構(gòu)，因其在典型結(jié)構(gòu)中的底部電極上的作用區(qū)的形狀有時被稱為“磨菇”存儲單元，是以與相變材料的較大部份接觸的小電極的構(gòu)造，以及然后與相變材料的相對表面接觸的一通常較大電極為基礎(chǔ)，電流從小接觸流動到較大接觸是用來讀取、設(shè)定以及復(fù)位存儲單元，小電極在接觸點處集中電流密度，如此以至于在相變材料中的作用區(qū)是局限在靠近接觸點的小體積，參見，例如An等,“Methods of FormingPhaseChange Memory Devices having Bottom Electrodes”，美國專利申請公開第 US2009/0017577 號，以及 Lung, “Method for Manufacturing a Small Pin onlntegratedCircuits or Other Devices”,美國專利申請公開第US2006/0108667號,其它這類的結(jié)構(gòu)描述在Lung等的美國專利第7，642，125號之中，并在此并入以供參考。據(jù)提案，使用帶有修整寬度，至少在靠近與相變材料的接觸表面處如在Lowrey等的美國專利第6，617，192號(參見，第ID圖以及第9欄第50-57行)之中所展示者，的側(cè)壁間隔物來制作電極，如在Lowrey等中所展示者，這些側(cè)壁間隔物電極具有薄膜側(cè)壁材料的厚度，其導(dǎo)致相當(dāng)小以及在遍及陣列的尺寸上可以相對均勻的接觸表面，也參見Kim等，“High PerformancePRAM Cell Scalable to sub_20nm technology with below 4F2 CellSize, Extendable to DRAM Applications，，，2010 VLSI 技術(shù)研討會(2010Symposium onVLSI Technology),技術(shù)論文文摘(Digest of Technical Papers)第 203-204 頁。
再者，據(jù)信期望提供可以以小量的光刻步驟或者其它要求對準(zhǔn)誤差在布局面積內(nèi)公差的圖案化步驟來布置的結(jié)構(gòu)，因此據(jù)信期望提供可靠的電極結(jié)構(gòu)，以及制造接觸面積的臨界尺寸控制在介于電極以及存儲材料之間的存儲單元結(jié)構(gòu)的方法，其將與高密度集成電路存儲裝置一同工作。

發(fā)明內(nèi)容
所描述的存儲裝置包括電極陣列其部份或者全部包含電極材料的薄膜板，薄膜板具有與對應(yīng)存取裝置電性溝通的近端，以及具有其面積由在接觸表面處的薄膜板的厚度，與在接觸表面處的薄膜板的寬度決定的接觸表面的遠程，并包括自對準(zhǔn)頂部電極，該裝置包括多個多層帶材其排列在該電極陣列之中的各欄之上，該多層帶材包括一存儲材料層以及一頂部電極層其可經(jīng)排列作為位線，該多層帶材具有各自的主要本體以及凸部，其中凸部的寬度小于該主要本體的寬度，在凸部之中的存儲材料沿著在該電極陣列的欄之中接觸 在薄膜板的遠程上的接觸表面。如在此所描述的存儲裝置的實施例之中的多層帶材上的多層帶材，以及凸部，是自對準(zhǔn)于對應(yīng)的薄膜板上的接觸表面，如以下所描述，多層帶材可以被形成為在底部電極的薄膜板上的絕緣注入材料中的自對準(zhǔn)形態(tài)，由于自對準(zhǔn)工藝，凸部是位于并對稱于薄膜板的接觸表面的中心，再者，由于自對準(zhǔn)，多層帶材的主要本體是位于并對稱于薄膜板的接觸表面的中心，在多層帶材中的頂部電極材料因此對存儲單元提供自對準(zhǔn)頂部電極。制造如前所描述的存儲裝置的方法，在此提出，通常，薄膜板底部電極可以使用側(cè)壁工藝而形成，選擇性地以修整后頂部表面以形成寬度小于使用于制造該裝置的工藝的最小光刻特征尺寸的接觸面積，自對準(zhǔn)形態(tài)可以使用來創(chuàng)造如前所描述的多層帶材，如此形態(tài)可以經(jīng)由形成絕緣注入層中的犧牲材料的帶材而制作，其中帶材是自對準(zhǔn)于接觸表面，并且然后在經(jīng)由犧牲材料的帶材而種晶的工藝中成長間隔物材料，導(dǎo)致從絕緣注入朝上以及從犧牲材料的帶材朝外延伸的實施例的構(gòu)造，替代地，間隔物材料可以經(jīng)由側(cè)壁間隔物工藝而形成，絕緣注入被施加在間隔物材料上，并被平坦化以露出犧牲材料的上表面，間隔物材料可以被移除留下在絕緣材料中的自對準(zhǔn)形態(tài)，其用以經(jīng)由鑲嵌工藝形成自對準(zhǔn)多層帶材，自對準(zhǔn)溝道可以使用用來形成薄膜板底部電極的同樣刻蝕掩模而被創(chuàng)造，并且借此允許無需額外掩模的使用的經(jīng)排列作為位線的多層帶材的形成，在其它實施例中，自對準(zhǔn)形態(tài)可以使用刻蝕掩模本身作為犧牲材料而制作，隨著間隔物的成長或者形成以及如前所描述的注入。本發(fā)明的其它面向與優(yōu)點能夠基于對圖式、詳細描述與申請專利范圍的檢閱而了解，其如后。


圖I是使用先前技術(shù)的可編程阻抗存儲單元而實施的存儲單元陣列的一部份的示意圖。圖2-圖7繪示用以形成存儲單元，且各個存儲單元，如在此所描述的，具有頂部與底部電極，以及存儲元件的工藝的階段。圖8是存儲單元以及存取裝置的簡化圖式。
圖9-圖22繪示用于如在此所描述的存儲裝置的代表性工藝的階段。圖23是包括存儲陣列的集成電路的簡化區(qū)塊圖，存儲陣列使用包括自對準(zhǔn)于位線并平行于如在此所描述的底部電極的存儲單元而實施。主要元件符號說明100:陣列110:存儲單元115:場效應(yīng)晶體管125:存儲元件131 :字線譯碼器/驅(qū)動器141 :位線譯碼器160:源線終端電路
120a、120b、120c、120d :源線130a、130b、130c、130d :字線140a、140b、140c、140d :位線150 :接觸151 :薄膜板151A :第一段151B :第二段152 :刻蝕掩模153 :較窄刻蝕掩模154 :頂部表面155:中間過渡位置156:頂部電極材料層157:存儲材料層161 :薄膜板170:凸部171 :接觸表面172:下凸部178 :字線179 :存取裝置201:存取裝置-字線層202、203、204、205 :接觸206 :注入207、208 :帶材207A :殘余部份209 :頂部表面210 :側(cè)表面212:電極材料213、214、215、216 :薄膜板 220 :注入221 :刻蝕掩模22IA :較窄刻蝕掩模230 :注入230A、230B :表面233、234:側(cè)壁231a、231b、231c、231d :接觸表面241a、241b、241c、241d :欄203a>203b>203c :接觸232a、232b、232c :帶材250、251、252 :電極262a、262b、262c :間隔物272a、272b、272c :形態(tài)273、274、275 :接觸表面281a、281b、281c :凸部291a、291b、291c :頂部電極2310:集成電路2312:存儲陣列
2314 :字線譯碼器/驅(qū)動器2316 :字線2318 :位線(欄)譯碼器232O :位線2322:總線2324 :區(qū)塊2326 :總線2328 :數(shù)據(jù)輸入線2330:其它電路2332:數(shù)據(jù)輸出線2334:控制器2370 :存儲平面終端電路2336 :偏壓配置供應(yīng)電壓與電流源
具體實施方式
在此所詳細描述的技術(shù)的實施例是參照圖I-圖23而提供。圖I是使用可編程阻抗存儲單元而實施的存儲單元陣列100的一部份的示意圖，也是典型的已知集成電路存儲設(shè)計。陣列100包含平行的在第一方向上延伸并與位線譯碼器141電性溝通的多個字線140a-140d，平行的在第二方向上延伸并與字線譯碼器/驅(qū)動器131電性溝通的多個字線130a、130b、130c、130d，在圖I的示意圖中，陣列100的每一存儲單元(舉例包括存儲元件125的一存儲單元)是耦接電性串聯(lián)的排列在介于一組位線140a-140d之中的一條位線以及一組源線120a-120d之中的一條源線之間的存取裝置(舉例晶體管115)，該組位線140a-140d依序的耦接到位線譯碼器141，該組源線120a_120d依序的耦接到源線終端電路160其在若干實施例中可能也包括一個譯碼器，其它可被排列作為存取裝置的裝置包括，例如雙極晶體管與二極管，在這種的存儲陣列中。存儲單元110是代表陣列100中的存儲單元，包括在耦接存取裝置如一場效應(yīng)晶體管115的接觸上的底部電極，包括可編程阻抗存儲材料的存儲元件125其包含例如相變材料，以及包括頂部電極，在此所描述的范例，可編程阻抗存儲材料與頂部電極是自對準(zhǔn)于墊底薄膜板底部電極的多層帶材的構(gòu)件，存儲單元110以及晶體管115是通過源線120a-120d而電性地串聯(lián)排列在介于位線(舉例140a)以及對應(yīng)源線終端電路160之間，字線130b作為晶體管115的閘極終端，以及第一終端(作為晶體管115的源極或者汲極)是耦接到共同源線120b?？删幊套杩共牧峡梢允窍嘧儾牧希诖税咐杏洃洿鎯卧煞Q作相變存儲單元，對陣列100的相變存儲單元110讀取或者寫入可經(jīng)由施加適當(dāng)電壓到對應(yīng)的字線130b以及適當(dāng)電壓或者電流到對應(yīng)的位線(舉例140a)以感生通過存儲元件125的電流而達成，所施加的電壓/電流的電平與延時是取決于所執(zhí)行的操作，舉例讀取操作或者寫入操作。在相變存儲單元110的復(fù)位(擦除)操作之中，施加到字線130b與位線140b的復(fù)位脈沖感生通過存儲元件125的電流以引起存儲元件125的作用區(qū)的過渡進入非晶相，借此設(shè)定相變材料為在與復(fù)位狀態(tài)關(guān)聯(lián)的阻抗值范圍之內(nèi)的阻抗，復(fù)位脈沖是相對高能量脈沖，足夠提升至少存儲元件125之作用區(qū)的溫度高于相變材料的過渡(結(jié)晶)溫度且也高于熔化溫度以將至少作用區(qū)置于液體狀態(tài)，然后復(fù)位脈沖迅速地終止，導(dǎo)致相對迅速的驟冷時間當(dāng)作用區(qū)迅速地冷卻到低于過渡溫度如此以至于作用區(qū)穩(wěn)定在普通非晶相。在相變存儲單元110的設(shè)定(或者編程)操作之中，適合振幅與延時的編程脈沖被施加到字線130b與位線140b以感生通過存儲元件125的足夠提升存儲元件125的作用區(qū)的至少一部份的溫度高于過渡溫度并造成作用區(qū)的至少一部份從非晶相過渡進入結(jié)晶相的電流，此過渡降低存儲元件125的阻抗并設(shè)定存儲單元110到期望狀態(tài)。在儲存于存儲單元110的數(shù)據(jù)值的讀取(或者感應(yīng))操作之中，適合振幅與延時的讀取脈沖被施加至對應(yīng)字線130b與對應(yīng)位線140b以感生通過存儲元件125的不導(dǎo)致存儲元件125經(jīng)歷阻抗?fàn)顟B(tài)改變的電流，通過存儲單元110的電流是取決于存儲元件125的阻抗以及因此而儲存在存儲單元內(nèi)的數(shù)據(jù)值，儲存在存儲單元110內(nèi)的數(shù)據(jù)值可以，例如經(jīng)由位線140b上電流與由感應(yīng)放大器(未示于圖中)所提供的適合參考電流的比較，而決定，替代地，儲存在存儲單元110內(nèi)的數(shù)據(jù)值可以，例如使用源極側(cè)感應(yīng)，而決定。存儲單元與陣列結(jié)構(gòu)可使用完全自對準(zhǔn)工藝來制作，其減少陣列所需要的布局面積，且不將存儲材料的作用區(qū)曝露于可能傷害裝置的表現(xiàn)的刻蝕化學(xué)成分，如在此所描述。圖2-圖5是經(jīng)簡化的透視圖其繪示在以自對準(zhǔn)頂部電極制造側(cè)壁與如在此所描述的薄膜板底部電極的工藝中的階段。 在圖2中，繪示包括使用，例如側(cè)壁結(jié)構(gòu)、以及正交于薄膜板151的寬度的刻蝕掩模152，所形成的電極材料的薄膜板151，在繪示中，薄膜板151包括垂直部份與水平部份，水平部份是位在垂直部份的的近端，覆蓋襯底底部接觸150，并與其電性接觸，絕緣注入或者其它未示于圖中的注入材料包圍薄膜板151，并在薄膜板151的遠程處提供平面表面供刻蝕掩模152形成于其上，刻蝕掩模152沿著圖中所示的Y軸延伸，橫越薄膜板151的厚度，并正交于薄膜板151之寬度(沿著X軸)。在圖3中，所繪示結(jié)構(gòu)展示后續(xù)工藝的結(jié)果，如等向性刻蝕，其已經(jīng)施加以修整刻蝕掩模152以形成較窄刻蝕掩模153，較窄刻蝕掩模153沿著X軸的寬度小于光刻工藝的最小特征尺寸，或者其它圖案化工藝，用于定義刻蝕掩模152。在圖4中，所繪示結(jié)構(gòu)展示刻蝕工藝的結(jié)果，如非等向性刻蝕其依賴較窄刻蝕掩模153以從薄膜板151遠程朝向薄膜板151近端刻蝕，至少部份地，在若干實施例，刻蝕工藝可以持續(xù)薄膜板的全部長度到近端，薄膜板151，由于使用較窄刻蝕掩模153刻蝕，具有包括第一段151A與第二段151B的形狀,第一段151A具有在近端處的第一寬度并朝向遠程延伸到介于近端與遠程之間的中間過渡位置155，第二段151B從第一段延伸到遠程其寬度窄縮到在頂部表面154處的第二寬度，在所繪示實施例中，在第一段151A與第二段151B之間的過渡是不連貫的以簡化繪示，然而，薄膜板寬度的較平緩的或者漸細的改變可以被實施。在圖5中，所繪示結(jié)構(gòu)展示用于形成自對準(zhǔn)于并接觸薄膜板151的存儲元件的工藝的結(jié)果，所繪示結(jié)構(gòu)包括多層帶材其包括存儲材料層157，其覆蓋有頂部電極材料層156，經(jīng)排列作為位線，多層帶材(156、157)具有第一寬度的主要本體，以及沿著主要本體并比主要本體窄的凸部170，凸部170是自對準(zhǔn)于薄膜板151上的接觸表面更多細節(jié)如下所描述，因此，位線沿著X軸延伸，正交于薄膜板151的大表面，其位于展示于繪示中的X-Z平面，由于這樣的定位。圖6是此結(jié)構(gòu)在X-Z平面的橫斷視面圖，并繪示在多層帶材(156、157)中的凸部170，在這個范例之中，凸部是經(jīng)由存儲材料層156注入，在其它范例之中，凸部可能也包括若干頂部電極材料，圖6是橫越經(jīng)由薄膜板151所形成底部電極的X-Z平面的橫斷視面圖，薄膜板151具有如圖2-圖5中所展示的垂直部份與水平部份，繪示出介于薄膜板151的上與下部份的過渡位置155以供參考，如所繪示，多層帶材包括在所繪示結(jié)構(gòu)中的凸部170，凸部170具有在上部份的近區(qū)其較佳地與，如經(jīng)由已經(jīng)在單一沉積工藝中形成的，多層帶材的主要本體的下凸部172整合或者接觸，凸部170具有在下部份的遠表面，其中在存儲材料層156中的存儲材料是與在薄膜板151上的接觸表面171接觸。如所繪示，凸部的近端的寬度小于多層帶材的主要本體的寬度。雖然未繪示于圖6中，凸部延伸通過在絕緣注入材料層中的對應(yīng)形態(tài)，對應(yīng)的形態(tài)已經(jīng)在陣列的其中一欄上自對準(zhǔn)于對應(yīng)薄膜板的接觸表面。圖7是此結(jié)構(gòu)在X-Z平面的橫斷視面圖，替代地，圖6的薄膜板151是由薄膜板161取代，其具有從其近端到遠程的在實質(zhì)上均勻的寬度，由于刻蝕工藝切割側(cè)壁結(jié)構(gòu)的全深度以形成薄膜板161，經(jīng)由檢閱如下所述的描述可以更詳細的了解此結(jié)構(gòu)。圖8繪示圖5所展示的結(jié)構(gòu)，加上額外的存取裝置179以及字線178繪示存儲陣 列的實施例其包括如在此所描述的薄膜板底部電極、帶有作為排列在X軸上的位線的自對準(zhǔn)多層帶材以及控制存取裝置179沿著X軸的字線178，存取裝置179，如場效應(yīng)晶體管、雙極晶體管、二極管以及均等者，可以使用字線178啟動。存儲元件的可編程阻抗材料的實施例包括相變基(phase-change-based)存儲材料，包括硫?qū)倩锘?chalcogenide based)材料與其它材料,硫?qū)侔?形成周期表VIA族的一部份的，氧(O)、硫(S)、硅(S)與銻(Se)四元素中的任一，硫?qū)倩锇瑤в懈嚓栃栽鼗蛘呋牧驅(qū)倩衔?，硫?qū)倩锖辖鸢瑤в衅渌牧先邕^渡材料的硫?qū)倩镏M合，硫?qū)倩锖辖鹜ǔ：幸换蛘吒鄟碜栽刂芷诒鞩VA族的元素，如鍺(Ge)與錫(Sn)，往往，硫?qū)倩锖辖鸢òㄒ换蛘吒嗟匿R(Sb)、鎵(Ga)、銦(In)與銀(Ag)之組合，許多相變基存儲材料已經(jīng)在技術(shù)文獻中描述，包括Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te與Te/Ge/Sb/S的合金，在Ge/Sb/Te合金的家族，大范圍的合金合成物是可行的，此合成物的特征在于TeaGebSb1(l(l_(a+b)，某研究者已經(jīng)描述最有用的合金如具有在沉積材料中Te的平均濃度良好地低于70%者，典型地低于約60%以及通常在介于從低到如約23%升到約58%范圍之間的Te且最佳地約48%到58%的Te，Ge的濃度大于約5%以及平均在材料中介于從低約8%到約30%范圍之間，剩余者通常低于50%，最佳地，Ge的濃度介于從約8%到約40%范圍之間，在此合成物中的剩余主要組成元素為Sb，這些百分比是合計100%的組成元素的原子的原子百分比(Ovshinsky美國專利第5，687，112號第10-11欄)，由另一研究者所評估的特定合金包括Ge2Sb2Te5、GeSb2Te4與GeSb4Te7 (NoboruYamada，“Potential of Ge-Sb-Te Phase-Change OpticalDisks for High-Data-RateRecording”，SPIE v. 3109，第 28-37 頁(1997))，更通常地，過渡金屬例如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鉛(Pd)、鉬(Pt)與其混合物或者合金可與Ge/Sb/Te組合以形成具有可編程阻抗特質(zhì)的相變合金，在Ovshinsky ‘112第10-13欄中提供了有用的存儲材料的具體范例，這些范例在此并入本案以供參考。在若干實施例中是將硫?qū)倩锱c其它相變材料摻雜入“雜質(zhì)”以使用摻雜后的硫?qū)倩飦硇薷膶?dǎo)電性、過渡溫度、融化溫度、與存儲元件的其它特質(zhì)，用來摻雜硫?qū)倩锏拇硇噪s質(zhì)包括氮、硅、氧、氧化硅、氮化硅、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦與氧化鈦，參見，舉例美國專利第6，800, 504號與美國專利申請公開本第U. S. 2005/0029502號。相變合金可以經(jīng)由電脈沖的施加而從某相態(tài)改變到另一相態(tài)，據(jù)觀察一較短、較高振幅脈沖傾向于改變相變材料到普通非晶態(tài)，一較長、較低振幅脈沖傾向于改變相變材料到普通結(jié)晶態(tài)，一較短、較高振幅脈沖的能量是高到足夠使結(jié)晶結(jié)構(gòu)的鍵能被打斷且短到足夠預(yù)防原子重新排列進入結(jié)晶態(tài)，脈沖的適當(dāng)剖面可被決定，無須過度實驗，具體地適應(yīng)于一個特定相變合金，在以下揭露的章節(jié)，相變材料是指GST，且其將被理解為其它形態(tài)的相變材料也可以被使用，在此描述用于PCRAM的實施的材料為Ge2Sb2Te5?？墒褂迷诒景l(fā)明的其它實施例的其它可編程阻抗存儲材料，包括使用不同晶相改變以決定阻抗的其它材料，或者使用電脈沖以改變阻抗?fàn)顟B(tài)的其它存儲材料，范例包括使用在隨機存取內(nèi)存(RRAM)的材料如包含氧化鎢(WOx)、Ni0、Nb205、Cu02、Ta205、Al203、Co0、Fe2O3、HfO2、TiO2、SrTiO3、SrZrO3、(BaSr) TiO3的金屬氧化物，額外范例包括使用在磁電阻式隨機存取內(nèi)存(MRAM)的材料如自旋矩轉(zhuǎn)移(STT):CoFeB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、CrO2、MnOFe2O3、Fe0Fe205、NiOFe2O3、MgOFe2、EuO 與 Y3F e5O12 的至少其一，參見，例如美國專利申請公開號2007/0176251，名稱“Magnetic MemoryDeviceand Method of Fabricating the Same”,在此并入本案以供參考,額外范例包括用于可編程金屬化存儲單元(PMC)內(nèi)存，或者納米離子內(nèi)存的固態(tài)電解質(zhì)材料，如銀摻雜鍺硫化物電解質(zhì)與銅摻雜鍺硫化物電解質(zhì)，參見，例如N. E. Gilbert et al.,“A macro model ofprogrammable metallizationcell devices”，固態(tài)電子 49 (2005) 1813-1819,在此并入本案以供參考。一種形成硫?qū)俨牧系姆独椒ㄊ窃贗mTorr IOOmTorr的壓力使用并同Ar、N2以及/或者He等的氣體源的PVD-濺射或者磁控濺射方法，沉積通常是在室溫下進行，具有I 5深寬比的準(zhǔn)直儀可用來改進注入表現(xiàn)，為了改進注入表現(xiàn)，也可以使用數(shù)種幾十伏特至幾千伏特的DC偏壓，另一方面，可以使用DC偏壓與準(zhǔn)直儀的組合。一種使用化學(xué)氣相沉積CVD形成硫?qū)俨牧系姆独椒ㄈ缃衣对诿绹鴮＠暾埞_號 2006/0172067,名稱 “Chemical Vapor Deposition ofChalcogenide Material” 之中者，在此并入本案以供參考。選擇性地在真空或者在N2環(huán)境中執(zhí)行沉積后退火處理以改進硫?qū)俨牧系慕Y(jié)晶態(tài)，退火溫度典型地介于100°c至400°C范圍之間并具有少于30分鐘的退火時間。用于薄膜板底部電極，以及頂部電極的電極材料，可包含各種材料以及在多層結(jié)構(gòu)中的材料組合，可選擇與所使用的可編程阻抗存儲材料，以及與所使用的金屬化工藝兼容的材料，在制造設(shè)備之中，與相變材料如硫?qū)倩镆煌褂玫拇硇圆牧峡砂?，例如氮化?TiN)或者氮化鉭(TaN)，替代地，電極可為鎢(W)、氮化鎢(WN)、氮化鋁鈦(TiAlN)或者氮化招鉭(TaAlN),或者包含，進一步例如選自由摻雜娃(Si)、娃(Si)、碳(C)、鍺(Ge)、鉻(Cr)、鈦(Ti)、鎢(W)、錳(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉬(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、氮(N)、氧(0)與釕(Ru)及其組合所組成群組中之一或者更多元素。圖9-圖22繪示用于如在此所描述的存儲裝置的工藝的階段。通常，工藝包括形成包括多列與多欄的電極陣列，在電極陣列中的多個電極包含電極材料的多個薄膜板，多個薄膜板具有各自的近端其與對應(yīng)的多個存取裝置電性溝通，以及各自的遠程其具有接觸表面，多個接觸表面具有各自的接觸面積，接觸表面的面積是由薄膜板在接觸表面處的厚度以及薄膜板在接觸表面處的寬度所決定，再者，在電極陣列的多個電極上形成自對準(zhǔn)形態(tài)的陣列，在陣列的形態(tài)具有開口用于露出所對應(yīng)的底部電極的薄膜板的接觸表面，再者，存儲材料元件是形成注入在自對準(zhǔn)形態(tài)的陣列的形態(tài)中，存儲材料元件具有主要本體以及延伸到進入形態(tài)并接觸對應(yīng)的電極的薄膜板的遠程的接觸表面的凸部，最后，形成接觸存儲材料元件的頂部電極，如以包括有多個分段的位線的形態(tài)的作為頂部電極，這個工藝的實施例可由圖9-圖22而了解。圖9是Y-Z平面的橫斷視面圖，展示在集成電路基板內(nèi)存取裝置-字線層201上的一欄接觸202-205，存取裝置-字線層201，包括水平以及垂直晶體管、場效應(yīng)晶體管、雙極晶體管、二極管、以及其它切換元件，可以如前所述使用各種技術(shù)而制作，一欄接觸202-205是在絕緣注入層206中接觸陣列的一部份，接觸202-205的頂部表面(舉例209)是露出在絕緣注入206的表面，如經(jīng)由在沉積注入于接觸結(jié)構(gòu)后執(zhí)行平坦化工藝或者均等者，或者經(jīng)由形成通過注入206的通孔以及以接觸插塞注入通孔，絕緣材料的多個帶材207、208是定義在接觸陣列上，帶材具有對準(zhǔn)于在接觸陣列的對應(yīng)欄中的接觸(舉例202)上的側(cè)表面(舉例210)，如此以至于所對應(yīng)的接觸的表面的至少一部份是露出在帶材207、208之 間。圖10繪示在圖9的結(jié)構(gòu)上沉積電極材料212的薄膜層之后的結(jié)構(gòu)，圖11展示非等向性地刻蝕電極材料212的薄膜層的結(jié)果，其導(dǎo)致側(cè)壁間隔物的構(gòu)造其將被劃分以形成與接觸202、203、204、205接觸的電極材料的薄膜板213、214、215、216，圖12繪示在施加絕緣注入220以及平坦化工藝露出薄膜板213、214、215、216的頂部表面之后的結(jié)構(gòu)。圖13是X-Y平面的平面視圖展示用以形成刻蝕掩模221的工藝的結(jié)果，刻蝕掩模221包括沿著X軸延伸、正交于該欄接觸的刻蝕掩模材料，如氮化硅或者硅材料，的多個帶材，圖14，也是以X-Y平面的平面視圖，繪示執(zhí)行分離側(cè)壁間隔物并露出襯底注入材料220、206的刻蝕工藝之后的結(jié)構(gòu)，分離的側(cè)壁間隔物形成電極材料(隱藏在刻蝕掩模221下方以及圖14)的個別薄膜板213、214、215、216，適合作為底部電極。圖15是X-Y平面的平面視圖展示用于修整刻蝕掩模221以形成較窄刻蝕掩模221A的工藝的結(jié)果，可以施加這個工藝以創(chuàng)造接觸表面其寬度小于光刻工藝的最小特征尺寸，或者用以定義刻蝕掩模221的其它圖案化工藝，當(dāng)較窄刻蝕掩模221A形成，露出薄膜板213、214的頂部表面的部份，和用以形成側(cè)壁結(jié)構(gòu)的絕緣帶材207的殘余部份207A—樣，施加工藝以移除或者回蝕薄膜板213、214的頂部表面以形成，例如如前述參照圖2-圖4所討論的分段或者漸細薄膜板結(jié)構(gòu)。圖16是X-Y平面的平面視圖展示犧牲材料的自對準(zhǔn)帶材232a_232c的形成的工藝的結(jié)果，犧牲材料覆蓋底部電極的對應(yīng)欄的接觸表面(未示于圖式之中但實際上在帶材232a-232c下方)，一個用于完成這個的替代工藝包括注入并平坦化圖15的結(jié)構(gòu)以及然后回蝕所露出的刻蝕掩模材料以在所有薄膜板上的接觸表面上的注入230內(nèi)形成凹部(未示于平面視圖之中)，然后沉積犧牲材料，如硅或者適合間隔物材料的晶種成長的其它材料或者作為用于側(cè)壁間隔物的構(gòu)造的基礎(chǔ)特征，在所導(dǎo)致的溝道內(nèi)，替代地，用于掩模221A的掩模材料可以是晶種材料，或者可以是如下所描述的間隔物材料，在此案例中可以省略移除以及重新注入步驟，在此之后，沿著一欄241a-241d、沿著其它欄以及諸如此類的接觸表面231a-231d的陣列，露出在絕緣注入230的頂部表面上對應(yīng)的凹部內(nèi)。
圖17是圖16的結(jié)構(gòu)在X-Z平面上的橫斷面，該結(jié)構(gòu)在凹部內(nèi)且露出在絕緣注入230的頂部表面上的犧牲材料的帶材232a-232c，犧牲材料的帶材232a_232c可以包含如硅或者可以作為選擇性成長的晶種的其它材料，或者用作為側(cè)壁間隔物構(gòu)造的本體，如以下所供應(yīng)的步驟。圖18是由回蝕工藝所導(dǎo)致的結(jié)構(gòu)在X-Z平面上的橫斷面，回蝕工藝降低注入230的表面230A以創(chuàng)造帶材232a-232c的凸部，其可促進材料的選擇性成長，或者提供用于間隔物的構(gòu)造的側(cè)壁。圖19A是導(dǎo)致在晶種元件上間隔物材料，如娃，的選擇性成長以創(chuàng)造在注入230的表面230A上延伸的擴張的犧牲間隔物262a-262c的結(jié)構(gòu)在X-Z平面上的橫斷面，犧牲間隔物262a-262c的寬度比用于晶種成長的犧牲材料的帶材的寬度更大。圖19B是導(dǎo)致在晶種元件上側(cè)壁間隔物工藝以創(chuàng)造擴張的間隔物的結(jié)構(gòu)在X-Z平面上的橫斷面，擴張的間隔物包括帶材232a-232c以及在注入230的表面230A上延伸的側(cè) 壁間隔物(舉例233、234)，擴張的間隔物(舉例232b,233,234)的寬度比用作為側(cè)壁構(gòu)造的基礎(chǔ)的犧牲材料的帶材的寬度更大，側(cè)壁間隔物233、234可以使用在跟隨于非等向性刻蝕之后的結(jié)構(gòu)上的均勻厚度沉積而制作，以使側(cè)壁成為如同本領(lǐng)域已知者，適合用于間隔物233、234的材料包括，例如硅、氧化硅、氮化硅或者可以以如下所描述者選擇性地移除的其它材料，此側(cè)壁工藝導(dǎo)致包含帶材232a-232c以及它們的側(cè)壁(舉例233、234)的犧牲間隔物的構(gòu)造。再者，如圖20所展示，當(dāng)圖19A再次注入提升絕緣注入230的表面230B到接近于，或者共平面于，間隔物262a-262c的頂部的水平時的結(jié)構(gòu)，然后，移除間隔物262a_262c以創(chuàng)造如圖21所展示的自對準(zhǔn)形態(tài)，在圖21所展示的結(jié)構(gòu)包括經(jīng)由間隔物262a-262c的移除所創(chuàng)造的自對準(zhǔn)形態(tài)272a-272c，在形態(tài)的底部，所對應(yīng)的薄膜板電極的接觸表面273-275是沿著陣列中的某一欄而露出，可以同樣好地將圖20以及圖21的工藝應(yīng)用到圖19B的結(jié)構(gòu)，以包含帶材232a-232c以及它們各自的側(cè)壁(舉例233、234)的犧牲間隔物來代替犧牲間隔物262a-262c。圖22繪示在注入230的表面上以及在自對準(zhǔn)形態(tài)272a_272c上沉積存儲材料層之后的結(jié)構(gòu)在Y-Z平面上的橫斷面，存儲材料層的沉積的結(jié)果，存儲材料層的凸部281a-281c延伸進入自對準(zhǔn)形態(tài)，并沿著欄接觸所對應(yīng)的薄膜板電極250-252的接觸表面，再者在存儲材料上沉積頂部電極材料層，回蝕存儲材料層以及頂部電極材料層以移除在形態(tài)外側(cè)的層，以及在回蝕之后，以包含排列在包括頂部電極層291a-291c的陣列上作為位線的多層帶材，凸部以及在本范例之中配置作為位線的多層帶材的主要本體兩者自對準(zhǔn)于在襯底薄膜板底部電極上的接觸表面。圖23是包括存儲陣列2312的集成電路2310的簡化區(qū)塊圖，存儲陣列2312使用與對應(yīng)位線平行的、如在此所描述的薄膜板電極自對準(zhǔn)的存儲單元而實施，存儲平面終端電路2370耦接陣列并對存儲平面終端電路2370提供共同電壓，具有讀取、設(shè)定以及復(fù)位模式的字線譯碼器/驅(qū)動器2314耦接并與沿著存儲陣列2312中列排列的多個字線2316電通訊，位線(欄)譯碼器2318與沿著存儲陣列2312中欄排列的多個字線2320電通訊以讀取、設(shè)定以及復(fù)位陣列2312中的相變存儲存儲單元(未示于圖中)，地址在總線2322上提供到字線譯碼器與驅(qū)動器2314以及位線譯碼器2318，區(qū)塊2324中的感應(yīng)放大器與數(shù)據(jù)輸入結(jié)構(gòu)，包括用于讀取、設(shè)定以及復(fù)位模式的電壓以及/或者電流源通過數(shù)據(jù)總線2326耦接位線譯碼器2318，數(shù)據(jù)通過數(shù)據(jù)輸入線2328從集成電路2310上的輸入/輸出端，或從集成電路2310的內(nèi)部或外部的其它數(shù)據(jù)源，供應(yīng)到區(qū)塊2324中的數(shù)據(jù)輸入結(jié)構(gòu)，在集成電路2310上可包含其它電路2330，如通用處理器或特殊目的應(yīng)用電路，或者提供受陣列2312支持的單芯片系統(tǒng)功能性(system-on-a-chipfunctionality)的多個模塊的組合,數(shù)據(jù)通過數(shù)據(jù)輸出線2332從區(qū)塊2324中的感應(yīng)放大器供應(yīng)至集成電路2310上的輸入/輸出端或至集成電路2310的內(nèi)部或外部的其它數(shù)據(jù)目的地。在這個范例中，所實施的控制器2334，使用偏壓配置狀態(tài)機，控制偏壓配置供應(yīng)電壓與電流源2336的應(yīng)用，如讀取、編程、擦除及擦除驗證以及編程驗證電壓以及/或者電流，控制器2334可以使用本領(lǐng)域 所知的特殊目的邏輯電路來實施，在另一實施例中，控制器2334包含通用處理器，其可以在相同集成電路上實施以執(zhí)行用以控制裝置的操作的計算機程序，又在其它實施例中，特殊目的邏輯電路與通用處理器的組合可用于控制器2334的實施。雖然本發(fā)明經(jīng)由參照以上所詳述的較佳實施例與范例而揭露，可了解這些范例意在說明而非限制之意，因此，本領(lǐng)域技術(shù)人員可在不違背本發(fā)明的精神對上述實施例進行修改及變化，然皆不脫如附權(quán)利要求范圍所欲保護者。
權(quán)利要求
1.一種存儲裝置，包含 一包括列與欄的電極陣列，在該電極陣列中的至少部份的電極包含電極材料的薄膜板，該薄膜板具有各自的近端與遠程，該近端與該遠程具有接觸表面其具有各自的接觸面積，如此以至于該接觸表面的該接觸面積是經(jīng)由在該接觸表面處的該薄膜板的厚度以及在該接觸表面處的該薄膜板的一寬度而決定；以及 排列在該電極陣列的各欄上的多個多層帶材，該多個多層帶材之中的一多層帶材包括一存儲材料層以及一頂部電極材料層，并具有一主要本體以及一凸部，該凸部的寬度小于該主要本體的寬度，在該凸部中的存儲材料接觸在該電極陣列的該對應(yīng)欄中的電極的薄膜板的該遠程上的接觸表面。
2.根據(jù)權(quán)利要求I所述的存儲裝置，其中在該多個多層帶材中的該多層帶材是排列作 為位線。
3.根據(jù)權(quán)利要求I所述的存儲裝置，其中該凸部是自對準(zhǔn)于在該欄中的該對應(yīng)薄膜板的該接觸表面。
4.根據(jù)權(quán)利要求I所述的存儲裝置，其中該凸部延伸通過一通過絕緣材料的對應(yīng)形態(tài)，該對應(yīng)形態(tài)是對準(zhǔn)于在該欄中的該薄膜板的該接觸表面。
5.根據(jù)權(quán)利要求I所述的存儲裝置，其中該薄膜板具有包括一第一段以及一第二段的一形狀，該第一段具有在該近端處的一第一寬度并朝向該遠程延伸到介于該近端與該遠程的一中間位置，該第二段從該第一段延伸到該遠程在此其中該第二段的寬度窄縮到在該接觸表面處的一第二寬度。
6.根據(jù)權(quán)利要求I所述的存儲裝置，包括與該多個薄膜板的該近端電性溝通的一存取裝置的陣列。
7.一種用于制造一存儲裝置的方法，該方法包含 形成耦接到對應(yīng)存取裝置的一接觸陣列； 定義絕緣材料的多個帶材，該多個帶材具有對準(zhǔn)在該接觸陣列的對應(yīng)欄之中的接觸上的側(cè)表面； 形成在該多個帶材的該側(cè)表面的側(cè)壁，該側(cè)壁包含電極材料以及在該接觸陣列的該對應(yīng)欄之中的該接觸； 在側(cè)壁之間注入一絕緣材料，以及平坦化該絕緣材料以露出該側(cè)壁的頂部表面； 施加在該接觸陣列之中沿著欄定義直線的一刻蝕掩模，并刻蝕該側(cè)壁以形成分隔該電極材料的薄膜板； 施加一絕緣注入材料并平坦化該絕緣注入材料留下在該刻蝕掩模上的露出表面；從該露出表面移除該刻蝕掩模以形成所導(dǎo)致的露出該分隔薄膜板的頂部表面的自對準(zhǔn)溝道，并在該自對準(zhǔn)溝道內(nèi)沉積一犧牲材料； 在該自對準(zhǔn)溝道內(nèi)的該犧牲材料上形成間隔物材料的本體，該間隔物材料在該絕緣注入材料上延伸并且其寬度擴張到比該自對準(zhǔn)溝道的寬度更大； 施加一絕緣注入材料并平坦化該絕緣注入材料留下該間隔物材料的露出表面； 移除該間隔物材料與該犧牲材料以在該薄膜板上的該絕緣注入材料之中創(chuàng)造自對準(zhǔn)形態(tài)； 在該自對準(zhǔn)形態(tài)之中沉積存儲材料；以及在該自對準(zhǔn)形態(tài)之中沉積頂部電極材料。
8.根據(jù)權(quán)利要求7所述的方法，其中該刻蝕該側(cè)壁以形成分隔薄膜板包括在該側(cè)壁上形成一刻蝕掩模，該刻蝕掩模包括正交于該欄的多個帶材，以及第一刻蝕該側(cè)壁以將該側(cè)壁劃分為接觸在該欄之中的對應(yīng)接觸的個別平板，然后修整該刻蝕掩模與至少某程度上地刻蝕該個別平板到該對應(yīng)接觸以形成多個分隔薄膜板。
9.根據(jù)權(quán)利要求8所述的方法，其中在該多個分隔薄膜板之中的一薄膜板具有一進端其接觸該對應(yīng)接觸，以及一遠程其接觸該存儲材料層，并具有包括一第一段與一第二段的一形狀，該第一段具有在該近端處的一第一寬度，并朝向該遠程延伸到介于該近端與該遠程之間的一中間位置，該第二段從該第一段延伸到該遠程其寬度窄縮到在該接觸表面處的一第二寬度。
全文摘要
本發(fā)明公開了一種以相變存儲材料為基礎(chǔ)的高密度存儲裝置及其制造方法。該存儲裝置包括一電極陣列，該電極陣列包括電極材料的薄膜板，多層帶材，包括一存儲材料層以及一頂部電極層，是經(jīng)排列作為在該電極陣列中的各欄上的位線，該多層帶材具有一主要本體以及一凸部，該凸部的寬度小于該主要本體的寬度并自對準(zhǔn)于該薄膜板的接觸表面上，在該凸部中存儲材料接觸在該電極陣列的該對應(yīng)欄中的電極的薄膜板的該遠程上的表面，該裝置可以使用在上該接觸表面上的自對準(zhǔn)形態(tài)中的一鑲嵌工藝而制作。
文檔編號H01L45/00GK102751304SQ201210036939
公開日2012年10月24日 申請日期2012年2月17日 優(yōu)先權(quán)日2011年4月19日
發(fā)明者龍翔瀾 申請人:國際商用機器公司, 旺宏電子股份有限公司