具有窗口插入器的3d集成電路封裝的制作方法
【專利摘要】描述了具有窗口插入器的3D集成電路封裝和用于形成這種半導(dǎo)體封裝的方法。例如，半導(dǎo)體封裝包括襯底。頂部半導(dǎo)體管芯設(shè)置在襯底上。具有窗口的插入器設(shè)置在襯底和頂部半導(dǎo)體管芯之間并且互連至襯底和頂部半導(dǎo)體管芯。底部半導(dǎo)體管芯設(shè)置在插入器的窗口中并且互連至頂部半導(dǎo)體管芯。在另一示例中，半導(dǎo)體封裝包括襯底。頂部半導(dǎo)體管芯設(shè)置在襯底上。插入器設(shè)置在襯底和頂部半導(dǎo)體管芯之間并且互連至襯底和頂部半導(dǎo)體管芯。底部半導(dǎo)體管芯設(shè)置在與插入器相同的平面中并且互連至頂部半導(dǎo)體管芯。
【專利說明】具有窗口插入器的3D集成電路封裝
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例是在半導(dǎo)體封裝領(lǐng)域，并且，具體而言，是具有窗口插入器(interposer)的3D集成電路封裝和用于形成這種半導(dǎo)體封裝的方法。
【背景技術(shù)】
[0002]如今的消費(fèi)電子產(chǎn)品市場(chǎng)經(jīng)常要求需要非常復(fù)雜的電路的復(fù)雜的功能?？s放到越來越小的基本構(gòu)件塊(例如，晶體管)已能夠隨著每個(gè)漸進(jìn)的代在單個(gè)管芯上納入更加復(fù)雜的電路。半導(dǎo)體封裝用于保護(hù)集成電路(IC)芯片或管芯，并且還用于為管芯提供到外部電路的電接口。隨著對(duì)更小的電子設(shè)備的日益增長(zhǎng)的需求，半導(dǎo)體封裝被設(shè)計(jì)成更加緊湊并且必須支持更大的電路密度。此外，對(duì)更高性能設(shè)備的需求導(dǎo)致對(duì)實(shí)現(xiàn)與后續(xù)組件處理兼容的薄封裝輪廓和低整體翹曲的改進(jìn)的半導(dǎo)體封裝的需求。
[0003]C4焊球連接已被使用了很多年，以提供半導(dǎo)體器件和襯底之間的倒裝芯片互連。倒裝芯片或受控的塌陷芯片連接(C4)是用于半導(dǎo)體器件(諸如，集成電路(IC)芯片、MEMS或部件)的安裝的類型，該安裝類型使用焊料隆起焊盤代替絲焊。焊料隆起焊盤設(shè)置在位于襯底封裝的頂側(cè)的C4焊盤上。為了將半導(dǎo)體器件安裝至襯底，半導(dǎo)體器件被倒裝——其有源側(cè)面朝下在安裝區(qū)域上。焊料隆起焊盤用于將半導(dǎo)體器件直接連接至襯底。然而，該方法受安裝區(qū)域的尺寸限制并且可能不容易適應(yīng)堆疊的管芯。
[0004]另一方面，傳統(tǒng)的引線接合方法可能限制可合理地包括在單個(gè)半導(dǎo)體封裝中的半導(dǎo)體管芯的數(shù)量。此外，當(dāng)試圖將大量的半導(dǎo)體管芯封裝到半導(dǎo)體封裝中時(shí)，可能出現(xiàn)一般的結(jié)構(gòu)問題。
[0005]更新的封裝方法(諸如，硅通孔(TSV)和硅插入器)得到設(shè)計(jì)者的很多關(guān)注來實(shí)現(xiàn)高性能的多芯片模塊(MCM)和系統(tǒng)級(jí)封裝(SiP)。然而，在半導(dǎo)體封裝的進(jìn)化中需要附加的改進(jìn)。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的實(shí)施例包括具有窗口插入器的3D集成電路封裝和用于形成這樣的半導(dǎo)體封裝的方法。
[0007]在實(shí)施例中，半導(dǎo)體封裝包括襯底。頂部半導(dǎo)體管芯設(shè)置在襯底之上。具有窗口的插入器設(shè)置在襯底與頂部半導(dǎo)體管芯之間并互連至襯底和頂部半導(dǎo)體管芯。底部半導(dǎo)體管芯設(shè)置在插入器的窗口中并互連至頂部半導(dǎo)體管芯。
[0008]在另一實(shí)施例中，半導(dǎo)體封裝包括襯底。頂部半導(dǎo)體管芯設(shè)置在襯底之上。插入器設(shè)置在襯底與頂部半導(dǎo)體管芯之間并互連至襯底和頂部半導(dǎo)體管芯。底部半導(dǎo)體管芯設(shè)置在與插入器相同的平面中并互連至頂部半導(dǎo)體管芯。
[0009]在另一實(shí)施例中，半導(dǎo)體管芯對(duì)包括頂部半導(dǎo)體管芯。插入器設(shè)置在頂部半導(dǎo)體管芯下方并互連至頂部半導(dǎo)體管芯。底部半導(dǎo)體管芯設(shè)置在與插入器相同的平面中，并互連至頂部半導(dǎo)體管芯?！緦＠綀D】

【附圖說明】
[0010]圖1A示出了根據(jù)本發(fā)明的實(shí)施例的具有窗口插入器的3D集成電路封裝的平面圖。
[0011]圖1B示出了根據(jù)本發(fā)明的實(shí)施例的圖1A的具有窗口插入器的3D集成電路封裝的截面圖。
[0012]圖2示出了根據(jù)本發(fā)明的另一實(shí)施例的具有窗口插入器的另一 3D集成電路封裝的截面圖。
[0013]圖3A和3B分別示出了根據(jù)發(fā)明的實(shí)施例的半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0014]圖4A和4B分別示出了根據(jù)發(fā)明的另一實(shí)施例的另一半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0015]圖5A和5B分別示出了根據(jù)發(fā)明的另一實(shí)施例的另一半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0016]圖6A和6B分別示出了根據(jù)發(fā)明的另一實(shí)施例的另一半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0017]圖7A和7B分別示出了根據(jù)發(fā)明的另一實(shí)施例的另一半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0018]圖8A和SB分別示出了根據(jù)發(fā)明的另一實(shí)施例的另一半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0019]圖9示出了根據(jù)本發(fā)明的實(shí)施例的用于制造具有窗口插入器的3D集成電路封裝的方法的流程圖。
[0020]圖10示出了根據(jù)本發(fā)明的另一實(shí)施例的用于制造具有窗口插入器的3D集成電路封裝的另一方法的流程圖。
[0021]圖11是根據(jù)本發(fā)明的實(shí)施例的計(jì)算機(jī)系統(tǒng)的示意圖。
[0022]詳細(xì)描述
[0023]描述了具有窗口插入器的3D集成電路和用于形成這種半導(dǎo)體封裝的方法。在以下描述中，陳述了大量的具體細(xì)節(jié)，諸如封裝體系結(jié)構(gòu)和材料范圍，以便提供對(duì)本發(fā)明的實(shí)施例的全面的理解。然而，將對(duì)本領(lǐng)域技術(shù)人員顯而易見的是，沒有這些特定細(xì)節(jié)也可實(shí)施本發(fā)明的實(shí)施例。在其他實(shí)例中，沒有詳細(xì)描述諸如集成電路設(shè)計(jì)布局之類的公知的特征，以便不會(huì)不必要地混淆本發(fā)明的實(shí)施例。此外，將理解，圖中所示的多個(gè)實(shí)施例是示例性表示并且不一定按比例繪制。
[0024]本文中所描述的一個(gè)或多個(gè)實(shí)施例目的在于引入用于三維(3D)集成電路(IC)封裝的窗口插入器。例如，硅插入器可用于CPU和存儲(chǔ)器以及其他器件的3D堆疊。一個(gè)或多個(gè)實(shí)施例對(duì)10納米節(jié)點(diǎn)及以上和超越產(chǎn)品尤其有用。一些實(shí)施例引入用于高密度互連(例如，變更路線和扇出)形成的硅插入器?？梢园凑张c用于半導(dǎo)體IC管芯上的互連層的流水線處理的后端相似的方式來處理硅插入器。
[0025]常規(guī)的硅插入器通常占據(jù)在有源管芯之下的整層。而且，常規(guī)的3D堆疊的IC通常需要穿過有源管芯中的一個(gè)形成的一個(gè)或多個(gè)硅通孔(TSV)。穿過有源管芯的TSV是昂貴的。而且，在3D堆疊的IC結(jié)構(gòu)中，常常需要在這種底部有源管芯的背面上的重分布層(RDL)來管理TSV和管芯到管芯互連(例如，LMI焊盤)的布局。長(zhǎng)RDL互連線可影響高速I/O性能。因此，本文所描述的一個(gè)或多個(gè)實(shí)施例在有源管芯的任一個(gè)中沒有TSV的情況下實(shí)現(xiàn)3D IC堆疊。而且，在實(shí)施例中，包括硅插入器并且有源管芯層中的至少一個(gè)與插入器共享相同的垂直平面，從而節(jié)省了 Z高度。
[0026]在實(shí)施例中，硅插入器被包括在頂部有源管芯(T)之下并且提供在頂部管芯之下的窗口，使得底部有源管芯(B)可直接堆疊在頂部管芯的下面。底部有源管芯和插入器駐留在3D層疊結(jié)構(gòu)中的相同垂直水平上。在一個(gè)這種實(shí)施例中，可在不需要有源管芯的任一個(gè)中的TSV的情況下實(shí)現(xiàn)兩個(gè)有源管芯的3D IC堆疊。插入器通過中級(jí)互連(MLI)附連至封裝襯底。插入器包括TSV，該TSV向有源管芯提供封裝襯底之間的垂直電路徑。在實(shí)施例中，在底部有源管芯上進(jìn)一步包括MLI隆起焊盤。硅插入器的好處(諸如，隆起焊盤間距變換、無源器件集成、ILD保護(hù)等等)可在本文所描述的新架構(gòu)中得以保持。在實(shí)施例中，插入器材料為硅。然而，可替代使用或也可使用玻璃、有機(jī)物或陶瓷。
[0027]本文所描述的和有關(guān)一個(gè)或多個(gè)實(shí)施例的特征包括，但不限于，(a)以提供在頂部有源管芯之下的窗口以供直接堆疊底部有源管芯到頂部有源管芯的方式被設(shè)計(jì)并組裝硅插入器，(b)插入器和底部有源管芯駐留在3D層疊中的相同垂直水平上，(C)在不需要有源管芯中的任一個(gè)中的TSV的情況下實(shí)現(xiàn)3D IC堆疊，(d)在底部管芯上的TSV是可任選的，以及(e) (a)-(d)的置換和組合。
[0028]作為本文所覆蓋的一般概念的示例，圖1A示出了根據(jù)本發(fā)明的實(shí)施例的具有窗口插入器的3D集成電路封裝的平面圖。圖1B示出了根據(jù)本發(fā)明的實(shí)施例的圖1A的具有窗口插入器的3D集成電路封裝的截面圖。
[0029]參照?qǐng)D1A和1B，半導(dǎo)體封裝100 (或半導(dǎo)體封裝的部分)包括襯底102.頂部半導(dǎo)體管芯104設(shè)置在襯底102上。具有窗口 108的插入器106設(shè)置在襯底102和頂部半導(dǎo)體管芯104之間并且互連至襯底102 (例如，通過中級(jí)互連(MLI)IlO)和頂部半導(dǎo)體管芯104 (例如，通過第一級(jí)互連(FLI) 112)。底部半導(dǎo)體管芯114設(shè)置在插入器106的窗口 108中并且互連至頂部半導(dǎo)體管芯104(例如，通過互連116)。底部半導(dǎo)體管芯114沒有硅通孔(TSV)并且不直接互連至襯底102。替代地，底部半導(dǎo)體管芯114的有源側(cè)118面對(duì)頂部半導(dǎo)體管芯104的有源側(cè)120，并且遠(yuǎn)離襯底102。根據(jù)本發(fā)明的實(shí)施例，底部半導(dǎo)體管芯114設(shè)置在插入器106的閉合的窗口 108中，如圖1A所示，其中窗口 106完全包圍底部管芯114。在實(shí)施例中，如圖1A中還示出的，頂部半導(dǎo)體管芯104完全蓋過底部半導(dǎo)體管芯114。因此，在實(shí)施例中，3D封裝未包括有源管芯中的TSV并且包含面對(duì)面布局的頂部和底部管芯。
[0030]在實(shí)施例中，窗口插入器106由硅組成。然而，其他實(shí)施例包括由諸如，但不限于，玻璃、陶瓷、或有機(jī)材料之類的材料組成的窗口插入器。在實(shí)施例中，窗口插入器106可以或可以不包括有源器件。在實(shí)施例中，窗口插入器106具有高密度互連、硅通孔(TSV)和鰭片間距微隆起焊盤。
[0031]在實(shí)施例中，底部有源管芯114表示非堆疊的(單個(gè)芯片)或堆疊的(多個(gè)芯片)布局。在實(shí)施例中，底部管芯114是模擬或存儲(chǔ)器器件。在實(shí)施例中，頂部有源管芯104表示單個(gè)芯片或并排(例如，多芯片封裝(MCP))布局，以下關(guān)于圖6A和6B更詳細(xì)地描述并排布局。在實(shí)施例中，頂部有源管芯104是全厚度或被減薄(或包括堆疊的管芯)。在實(shí)施例中，底部管芯104是CPU或存儲(chǔ)器器件。
[0032]常規(guī)的3D堆疊的IC架構(gòu)通常需要穿過有源管芯中的至少一個(gè)的TSV。穿過有源管芯的TSV是昂貴的，至少部分地由于與產(chǎn)生TSV本身相關(guān)聯(lián)的成本。而且，昂貴的管芯區(qū)域可被TSV加上TSV排除區(qū)域消耗。因此，本文中的實(shí)施例中的至少一些提供用于3D封裝的無TSV的方法。
[0033]在實(shí)施例中，頂部半導(dǎo)體管芯104被配置成向底部半導(dǎo)體管芯114供電。在實(shí)施例中，頂部半導(dǎo)體管芯104被配置成促進(jìn)底部半導(dǎo)體管芯114和襯底102之間的通信，例如，通過襯底102中的布線。在實(shí)施例中，底部半導(dǎo)體管芯104不具有硅通孔(TSV)。因此，可通過頂部管芯104上的互連線以及插入器106間接地實(shí)現(xiàn)底部管芯114和襯底102之間的連接。因此，參照?qǐng)D1A，對(duì)于3D 1C，底部和頂部有源管芯面對(duì)面堆疊。然而，將理解，在替代的實(shí)施例中，如有關(guān)圖2更詳細(xì)描述的，可通過使用底部管芯上的TSV直接連接底部管芯。
[0034]半導(dǎo)體管芯104或114中的一個(gè)或兩個(gè)可由半導(dǎo)體襯底形成，諸如單晶硅襯底。還可考慮諸如，但不限于，II1-V族材料和鍺或硅鍺材料襯底之類的其他材料。半導(dǎo)體管芯104或114的有源側(cè)(分別是120或118)可以是在其上形成半導(dǎo)體器件的側(cè)。在實(shí)施例中，半導(dǎo)體管芯104或114的有源側(cè)120或118分別包括多個(gè)半導(dǎo)體器件，諸如，但不限于晶體管、電容器和電阻器，該晶體管、電容器和電阻器通過管芯互連結(jié)構(gòu)一起互連到功能電路中從而形成集成電路。如本領(lǐng)域的技術(shù)人員將理解的，半導(dǎo)體管芯的器件側(cè)包括具有集成電路和互連的有源部分。根據(jù)若干不同實(shí)施例，半導(dǎo)體管芯可以是包括但不限于微處理器(單核或多核)、存儲(chǔ)器件、芯片組、圖形設(shè)備、專用集成電路之類的任何合適的集成電路器件。
[0035]堆疊的管芯裝置100可尤其適合于將存儲(chǔ)器管芯與邏輯管芯封裝。例如，在實(shí)施例中，管芯104或114中的一個(gè)為存儲(chǔ)器管芯。另一管芯為邏輯管芯。在本發(fā)明的實(shí)施例中，存儲(chǔ)器管芯為存儲(chǔ)器件，諸如，但不限于，靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)存取存儲(chǔ)器(DRAM)、非易失性存儲(chǔ)器(NVM)，以及邏輯管芯為邏輯器件，諸如，但不限于，微處理器和數(shù)
字信號(hào)處理器。
[0036]根據(jù)本發(fā)明的實(shí)施例，管芯互連結(jié)構(gòu)112或116或插入器106到襯底102互連結(jié)構(gòu)110中的一個(gè)或多個(gè)由金屬隆起焊盤的陣列組成。在一個(gè)實(shí)施例中，每個(gè)金屬隆起焊盤由諸如，但不限于，銅、金、或鎳之類的金屬組成。襯底102根據(jù)具體應(yīng)用可以是柔性襯底或剛性襯底。在實(shí)施例中，襯底102具有多個(gè)設(shè)置在其中的電跡線。在實(shí)施例中，還可形成外部接觸層。在一個(gè)實(shí)施例中，外部接觸層包括球柵陣列(BGA)。在其他實(shí)施例中，外部接觸層包括諸如，但不限于，平面網(wǎng)格陣列(LGA)或引腳的陣列(PGA)之類的陣列。在實(shí)施例中，使用焊球，并且焊球由導(dǎo)線組成或是無導(dǎo)線的，諸如，金和錫焊料或銀和錫焊料的合金。
[0037]作為本文所覆蓋的一般概念的另一實(shí)例，圖2示出了根據(jù)本發(fā)明的另一實(shí)施例的具有窗口插入器的另一 3D集成電路封裝的截面圖。
[0038]參照?qǐng)D2，半導(dǎo)體封裝200 (或半導(dǎo)體封裝的部分)包括襯底202。頂部半導(dǎo)體管芯204設(shè)置在襯底202上。具有窗口 208的插入器206設(shè)置在襯底202和頂部半導(dǎo)體管芯204之間并且互連至襯底202 (例如，通過中級(jí)互連(MLI) 210)和頂部半導(dǎo)體管芯204 (例如，通過第一級(jí)互連(FLI) 212)。底部半導(dǎo)體管芯214設(shè)置在插入器206的窗口 208中并且互連至頂部半導(dǎo)體管芯204 (例如，通過互連216)。底部半導(dǎo)體管芯214具有硅通孔(TSV) 250并且例如，通過互連252直接互連至襯底202。同樣，底部半導(dǎo)體管芯214的有源側(cè)218背對(duì)頂部半導(dǎo)體管芯204的有源側(cè)220，并且朝向襯底202。根據(jù)本發(fā)明的實(shí)施例，底部半導(dǎo)體管芯214設(shè)置在插入器206的閉合的窗口 208中，其中窗口 206完全包圍底部管芯214。在實(shí)施例中，頂部半導(dǎo)體管芯204完全蓋過底部半導(dǎo)體管芯214。因此，在實(shí)施例中，3D封裝包括具有TSV和MLI并且相對(duì)于頂部管芯面朝背朝向的底部管芯。經(jīng)封裝的管芯和封裝200的材料的特性和配置可以是與以上針對(duì)封裝100所描述的相同或相似。
[0039]總的來說，在實(shí)施例中，再次參照?qǐng)D1A、1B和2，3D堆疊的IC封裝中包括窗口一插入器。插入器提供在頂部有源管芯下的窗口以供頂部和底部有源管芯的3D封裝。圖3A/3B、4A/B、5A/B、6A/B、7A/B和8A/B示出了具有窗口插入器的堆疊的IC頂部和底部管芯對(duì)的多個(gè)實(shí)施例。如關(guān)于圖9更詳細(xì)描述的，這些對(duì)最終可封裝在襯底上。
[0040]在第一示例中，包括具有單個(gè)閉合的窗口(例如，完全包圍的窗口)的插入器。圖3A和3B分別示出了根據(jù)發(fā)明的實(shí)施例的半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0041]參照?qǐng)D3A和3B，半導(dǎo)體管芯對(duì)300包括頂部半導(dǎo)體管芯304。插入器306設(shè)置在頂部半導(dǎo)體管芯304之下并且互連至頂部半導(dǎo)體管芯304(例如，通過第一級(jí)互連(FLI) 312)。底部半導(dǎo)體管芯314設(shè)置在與插入器306相同的平面中并且互連至頂部半導(dǎo)體管芯304(例如,通過互連316)。底部半導(dǎo)體管芯314設(shè)置在插入器306的閉合的窗口308中。在實(shí)施例中，如圖3A所示，頂部半導(dǎo)體管芯304完全蓋過底部半導(dǎo)體管芯314。管芯和管芯對(duì)300的材料的特性和配置可以是與以上針對(duì)封裝100或200的管芯對(duì)所描述的相同或相似。
[0042]在第二示例中，包括具有多個(gè)閉合的窗口(例如，完全包圍的窗口)的插入器。圖4A和4B分別示出了根據(jù)發(fā)明的另一實(shí)施例的另一半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0043]參照?qǐng)D4A和4B，半導(dǎo)體管芯對(duì)400包括頂部半導(dǎo)體管芯404。插入器406設(shè)置在頂部半導(dǎo)體管芯404之下并且互連至頂部半導(dǎo)體管芯404 (例如，通過第一級(jí)互連(FLI) 412)。四個(gè)底部半導(dǎo)體管芯414、460、462和464設(shè)置在與插入器406相同的平面中并且互連至頂部半導(dǎo)體管芯404 (例如，通過互連416)。底部半導(dǎo)體管芯414、460、462和464每個(gè)設(shè)置在插入器406的各自的閉合的窗口(408、470、472和474)中。在實(shí)施例中，如圖4A所示，頂部半導(dǎo)體管芯404完全蓋過底部半導(dǎo)體管芯414、460、462和464。管芯和管芯對(duì)400的材料的特性和配置可以是與以上針對(duì)封裝100或200的管芯對(duì)所描述的相同或相似。
[0044]在第三示例中，包括具有多個(gè)打開的窗口(例如，僅部分包圍的窗口)的插入器。圖5A和5B分別示出了根據(jù)發(fā)明的另一實(shí)施例的另一半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0045]參照?qǐng)D5A和5B，半導(dǎo)體管芯對(duì)500包括頂部半導(dǎo)體管芯504。插入器506設(shè)置在頂部半導(dǎo)體管芯504之下并且互連至頂部半導(dǎo)體管芯504 (例如，通過第一級(jí)互連(FLI) 512)。底部半導(dǎo)體管芯514設(shè)置在與插入器506相同的平面中，并且互連至頂部半導(dǎo)體管芯504(例如，通過互連516)。底部半導(dǎo)體管芯514設(shè)置在插入器506的打開的窗口 508中。在實(shí)施例中，如圖5A所示，頂部半導(dǎo)體管芯504僅部分地蓋過底部半導(dǎo)體管芯514。在實(shí)施例中(未示出)，底部管芯比頂部管芯大。管芯和管芯對(duì)500的材料的特性和配置可以是與以上針對(duì)封裝100或200的管芯對(duì)所描述的相同或相似。
[0046]在第四示例中，多個(gè)頂部管芯成對(duì)地包括在具有窗口插入器的對(duì)中。圖6A和6B分別示出了根據(jù)發(fā)明的另一實(shí)施例的另一半導(dǎo)體管芯對(duì)的平面圖和截面圖。[0047]參照?qǐng)D6A和6B，半導(dǎo)體管芯對(duì)600包括頂部半導(dǎo)體管芯604。插入器606設(shè)置在頂部半導(dǎo)體管芯604之下并且互連至頂部半導(dǎo)體管芯604(例如，通過第一級(jí)互連(FLI) 612)。底部半導(dǎo)體管芯614設(shè)置在與插入器606相同的平面中，并且互連至頂部半導(dǎo)體管芯604(例如，通過互連616)。底部半導(dǎo)體管芯614設(shè)置在插入器606的閉合的窗口606中。包括一個(gè)或多個(gè)附加的頂部半導(dǎo)體管芯680，并且一個(gè)或多個(gè)附加的頂部半導(dǎo)體管芯680設(shè)置在與頂部半導(dǎo)體管芯604相同的平面中，并且互連至插入器(例如，通過第一級(jí)互連(FLI)613)。在實(shí)施例中，如圖6A所示，頂部半導(dǎo)體管芯604完全蓋過底部半導(dǎo)體管芯614。管芯和管芯對(duì)600的材料的特性和配置可以是與以上針對(duì)封裝100或200的管芯對(duì)所描述的相同或相似。
[0048]在第五示例中，包括具有閉合的窗口(例如，完全包圍的窗口)的多部件插入器。圖7A和7B分別示出了根據(jù)發(fā)明的另一實(shí)施例的另一半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0049]參照?qǐng)D7A和7B，半導(dǎo)體管芯對(duì)700包括頂部半導(dǎo)體管芯704。插入器706設(shè)置在頂部半導(dǎo)體管芯704之下并且互連至頂部半導(dǎo)體管芯704 (例如，通過第一級(jí)互連(FLI) 712)。插入器706由兩個(gè)或多個(gè)分立單元(在這種情況下，四個(gè)分立單元706A、706B、706C和707D)組成。底部半導(dǎo)體管芯714設(shè)置在與插入器706相同的平面中，并且互連至頂部半導(dǎo)體管芯704(例如，通過互連716)。底部半導(dǎo)體管芯714設(shè)置在插入器706的閉合的窗口 708中。具體而言，底部半導(dǎo)體管芯714設(shè)置在插入器706的兩個(gè)或多個(gè)分立單元(在這種情況下，四個(gè)分立單元706A、706B、706C和707D)的閉合的窗口 708中。在實(shí)施例中，如圖7A所示，頂部半導(dǎo)體管芯704完全蓋過底部半導(dǎo)體管芯714。管芯和管芯對(duì)700的材料的特性和配置可以是與以上針對(duì)封裝100或200的管芯對(duì)所描述的相同或相似。
[0050]在第六示例中，在與插入器相同的平面中并排地包括底部管芯。圖8A和SB分別示出了根據(jù)發(fā)明的另一實(shí)施例的另一半導(dǎo)體管芯對(duì)的平面圖和截面圖。
[0051]參照?qǐng)D8A和8B，半導(dǎo)體管芯對(duì)800包括頂部半導(dǎo)體管芯804。插入器806設(shè)置在頂部半導(dǎo)體管芯804之下并且互連至頂部半導(dǎo)體管芯804(例如，通過第一級(jí)互連(FLI) 812)。底部半導(dǎo)體管芯814設(shè)置在與插入器806相同的平面中，并且互連至頂部半導(dǎo)體管芯804 (例如，通過互連816)。底部半導(dǎo)體管芯814毗鄰插入器806設(shè)置，但不在插入器806中。在實(shí)施例中，如圖8A和8B所示，頂部半導(dǎo)體管芯804僅部分地蓋過底部半導(dǎo)體管芯814。管芯和管芯對(duì)800的材料的特性和配置可以是與以上針對(duì)封裝100或200的管芯對(duì)所描述的相同或相似。
[0052]再次參照?qǐng)D3A/3B、4A/B、5A/B、6A/B、7A/B和8A/B，在實(shí)施例中，每個(gè)對(duì)的各自的底部半導(dǎo)體管芯不具有硅通孔(TSV)。在實(shí)施例中，底部半導(dǎo)體管芯的有源側(cè)面對(duì)頂部半導(dǎo)體管芯的有源側(cè)。在另一實(shí)施例中，每個(gè)對(duì)的各自的底部半導(dǎo)體管芯具有硅通孔(TSV)。在實(shí)施例中，底部半導(dǎo)體管芯的有源側(cè)背對(duì)頂部半導(dǎo)體管芯的有源側(cè)。將理解，還可考慮關(guān)于圖3A/3B、4A/B、5A/B、6A/B、7A/B和8A/B描述的管芯對(duì)的多個(gè)排列和組合。例如，在實(shí)施例中，可制造管芯對(duì)400和500、或400和600、或400、500和600、或800和400的特征的組合、或其他此類組合。
[0053]在另一方面，本文中提供一種用于制造具有窗口插入器的3D集成電路封裝的方法。在第一示例中，圖9示出了根據(jù)本發(fā)明的實(shí)施例的用于制造具有窗口插入器的3D集成電路封裝的方法的流程圖900。[0054]參照?qǐng)D9的過程流程900，流程的頂部管芯902部分包括提供以膠帶(tape)和卷軸(reel)格式910的頂部管芯。流程的底部管芯904部分包括提供以在膠帶和卷軸格式912的底部管芯。熱壓縮結(jié)合(TCB)然后用于在頂部管芯914上堆疊底部管芯。流程的窗口插入器906部分可包括提供具有窗口、并且可能具有TSV、中級(jí)互連(MLI)隆起焊盤和第一級(jí)互連(FLI)焊盤的插入器。在916中，使具有TSV和重分布層(RDL)的插入器(諸如，硅插入器)從處理的晶片分離并且安裝在切割膠帶上。激光器和/或水射流切割可用于提供窗口。在918中，來自914的層疊(例如，通過TCB)與插入器接合。流程的封裝襯底908部分包括提供例如，在如920中的托盤上的封裝襯底。在922中，插入器窗口上的中級(jí)互連(MLI)的CAM和/或銅底部填充(CUF)用于將管芯對(duì)與封裝襯底上的窗口插入器耦合。因此，再次參照過程流程900，首先通過底部管芯、頂部管芯和窗口插入器的3D堆疊首先形成FLI，然后MLI用于將對(duì)附連至封裝襯底。將理解，底部管芯可能或可能不具有MLI隆起焊盤。此外，窗口插入器可由多個(gè)零件組成。而且，對(duì)中可包括附加的管芯。
[0055]因此，包括插入器的管芯對(duì)可制造作為封裝過程的一部分。如關(guān)于圖9所描述的，然后可將多種包括插入器的多個(gè)管芯對(duì)中的任一種耦合至封裝襯底。因此，在實(shí)施例中，半導(dǎo)體封裝包括襯底。頂部半導(dǎo)體管芯設(shè)置在襯底上。具有窗口的插入器設(shè)置在襯底和頂部半導(dǎo)體管芯之間并且互連至襯底和頂部半導(dǎo)體管芯。底部半導(dǎo)體管芯設(shè)置在插入器的窗口中并且互連至頂部半導(dǎo)體管芯。
[0056]在一個(gè)此類實(shí)施例中，如關(guān)于圖3A所描述的，底部半導(dǎo)體管芯設(shè)置在插入器的閉合的窗口中。在具體此類實(shí)施例中，如也關(guān)于圖3A和3B所描述的，頂部半導(dǎo)體管芯完全蓋過底部半導(dǎo)體管芯。
[0057]在另一此類實(shí)施例中，包括一個(gè)或多個(gè)附加的底部半導(dǎo)體管芯。如關(guān)于圖4A和4B所描述的，一個(gè)或多個(gè)附加的底部半導(dǎo)體管芯設(shè)置在插入器的一個(gè)或多個(gè)附加的閉合的窗口中。在具體此類實(shí)施例中，如也關(guān)于圖4A和4B所描述的，頂部半導(dǎo)體管芯完全蓋過底部半導(dǎo)體管芯以及一個(gè)或多個(gè)附加的底部半導(dǎo)體管芯。
[0058]在另一此類實(shí)施例中，如關(guān)于圖5A和5B所描述的，底部半導(dǎo)體管芯設(shè)置在插入器的打開的窗口中。在具體此類實(shí)施例中，如也關(guān)于圖5A和5B所描述的，頂部半導(dǎo)體管芯僅部分地蓋過底部半導(dǎo)體管芯。
[0059]在另一此類實(shí)施例中，包括一個(gè)或多個(gè)附加的頂部半導(dǎo)體管芯。如關(guān)于圖6A和6B所描述的，一個(gè)或多個(gè)附加的頂部半導(dǎo)體管芯在與頂部半導(dǎo)體管芯相同的平面中設(shè)置在襯底上并且互連至插入器。在具體此類實(shí)施例中，如也關(guān)于圖6A和6B所描述的，頂部半導(dǎo)體管芯完全蓋過底部半導(dǎo)體管芯。
[0060]在另一此類實(shí)施例中，插入器由兩個(gè)或多個(gè)分離單元組成。如關(guān)于圖7A和7B所描述的，底部半導(dǎo)體管芯設(shè)置在插入器的兩個(gè)或多個(gè)分立單元的閉合的窗口中。在具體此類實(shí)施例中，如也關(guān)于圖7A和7B所描述的，頂部半導(dǎo)體管芯完全蓋過底部半導(dǎo)體管芯。
[0061]在另一實(shí)施例中，半導(dǎo)體封裝包括襯底。頂部半導(dǎo)體管芯設(shè)置在襯底上。插入器設(shè)置在襯底和頂部半導(dǎo)體管芯之間并且互連至襯底和頂部半導(dǎo)體管芯。底部半導(dǎo)體管芯設(shè)置在與插入器相同的平面中并且互連至頂部半導(dǎo)體管芯。在一個(gè)此類實(shí)施例中，如關(guān)于圖8A和SB所描述的，底部半導(dǎo)體管芯毗鄰插入器設(shè)置，但不在插入器中。在具體此類實(shí)施例中，如也關(guān)于圖8A和SB所描述的，頂部半導(dǎo)體管芯近部分地蓋過底部半導(dǎo)體管芯。[0062]再次參照以上多種管芯對(duì)，在實(shí)施例中，底部半導(dǎo)體管芯不具有硅通孔(TSV)并且不直接互連至襯底。在實(shí)施例中，底部半導(dǎo)體管芯的有源側(cè)面對(duì)頂部半導(dǎo)體管芯的有源偵牝并且遠(yuǎn)離襯底。在另一實(shí)施例中，底部半導(dǎo)體管芯具有硅通孔(TSV)并且直接互連至襯底。在實(shí)施例中，底部半導(dǎo)體管芯的有源側(cè)背對(duì)頂部半導(dǎo)體管芯的有源側(cè)，并且面向襯底。
[0063]在第二示例中，圖10示出了根據(jù)本發(fā)明的實(shí)施例的用于制造具有窗口插入器的3D集成電路封裝的方法的流程圖1000。
[0064]參照?qǐng)D10的過程流程1000，流程的頂部管芯1002部分包括提供以膠帶和卷軸格式1010的頂部管芯。流程的底部管芯1004部分包括提供以膠帶和卷軸格式1012的底部管芯。熱壓縮結(jié)合(TCB)然后用于在頂部管芯1014上堆疊底部管芯。流程的窗口插入器1006部分可包括提供具有窗口、并且可能具有TSV、中級(jí)互連(MLI)隆起焊盤和第一級(jí)互連(FLI)焊盤的插入器。在1016中，使具有TSV和重分布層(RDL)的插入器(諸如，硅插入器)從處理的晶片分離并且安裝在切割膠帶上。激光器和/或水射流切割可用于提供窗口。流程的封裝襯底1008部分包括提供例如，在如1018中的托盤上的封裝襯底。在1020中，來自1016的窗口插入器(例如，通過TCB或CAM/CUF)與襯底接合。在1022中，來自1014的層疊例如，通過TCB或CAM和/或CUF與插入器/襯底組合(來自1020)接合。因此，再次參照過程流程1000，首先形成MLI。將理解，底部管芯可能或可能不具有MLI隆起焊盤。此外，窗口插入器可由多個(gè)零件組成。而且，對(duì)中可包括附加的管芯。
[0065]許多其他的選項(xiàng)可用于組裝和WIP管芯對(duì)與窗口插入器以供封裝。最優(yōu)的選項(xiàng)可取決于所需的尺寸特征(諸如用于層疊的相關(guān)管芯尺寸)懸突尺寸、過程重利用等等。
[0066]對(duì)于本文所描述的實(shí)施例中的至少一些，頂部管芯熱管理包括使用諸如，但不限于，直接附連至頂部管芯的背面的熱沉或集成散熱區(qū)(HIS)之類的特征。本文所描述的實(shí)施例可在不需要有源管芯中的TSV的情況下實(shí)現(xiàn)3D IC封裝。而且，可包括硅插入器的傳統(tǒng)優(yōu)勢(shì)。
[0067]在實(shí)施例中，執(zhí)行到寬松的中級(jí)互連(MLI)間距的第一級(jí)互連(FLI)間距變換以供更低成本的封裝和組裝技術(shù)。在實(shí)施例中，無源部件(例如，電容器、電阻器、或電感器)被設(shè)計(jì)到插入器中。在實(shí)施例中，實(shí)現(xiàn)有源管芯層電介質(zhì)(ILD)與封裝(例如，MLI)驅(qū)動(dòng)的應(yīng)力的解耦。然而，在替代的實(shí)施例中，具有TSV和MLI隆起焊盤的另一有源管芯用于代替插入器。
[0068]在實(shí)施例中，用于底部管芯和窗口插入器的FLI隆起焊盤間距是不同的，例如，更精細(xì)的間距用于底部管芯/頂部管芯FLI (例如，大約40微米間距)以實(shí)現(xiàn)高帶寬，并且寬松的間距用于窗口插入器/頂部管芯FLI(例如，大于90微米間距)以實(shí)現(xiàn)FLI的預(yù)期的更大面積。在一個(gè)此類實(shí)施例中，該方法產(chǎn)生在頂部管芯上的雙模隆起焊盤高度分布。然而，由于底部管芯和窗口插入器獨(dú)立地附連至對(duì)應(yīng)的頂部管芯，雙模隆起焊盤高度分布可能是易管理的。在具體此類實(shí)施例中，使用用于頂部管芯或底部管芯/窗口插入器層的管芯上的焊料。在實(shí)施例中，F(xiàn)LI底部填充選項(xiàng)包括，但不限于，(a)頂部管芯上的WLUF、(b)窗口插入器和底部管芯EF-TCB、(c)銅底部填料(CUF)、或(d)MUF。
[0069]本文所描述的一個(gè)或多個(gè)實(shí)施例可實(shí)現(xiàn)堆疊多個(gè)高寬帶存儲(chǔ)器(諸如，JEDEC寬I/o存儲(chǔ)器)、在CPU之下的多個(gè)其他小器件(或在這個(gè)方面，任何其他邏輯管芯)。而且，在實(shí)施例中，使用娃插入器有助于減小管芯尺寸和封裝成本。在實(shí)施例中，關(guān)于娃插入器的引入，容許由于存儲(chǔ)器帶寬和/或由于諸如在SoC中的新特征而具有I/O計(jì)數(shù)增長(zhǎng)的邏輯芯片。如果邏輯管芯保持較小以實(shí)現(xiàn)較低成本，可能需要更高的I/o隆起焊盤密度，從而需要在封裝襯底上的更精細(xì)的隆起焊盤間距和更精細(xì)的特征(例如，線/空間/通孔等等)，從而導(dǎo)致更高的封裝成本。在實(shí)施例中，通過使用硅插入器，通過實(shí)現(xiàn)管芯縮小和較低成本的粗略特征襯底實(shí)現(xiàn)較低產(chǎn)品成本。
[0070]本發(fā)明的一個(gè)或多個(gè)實(shí)施例提供3D IC堆疊(諸如，低成本CPU和存儲(chǔ)堆疊)以滿足在低功率下的高產(chǎn)品性能。在實(shí)施例中，在有源管芯上無TSV的情況下實(shí)現(xiàn)CPU和eDREAM的堆疊并且有助于實(shí)現(xiàn)低成本。在實(shí)施例中，硅插入器用于管理邏輯管芯上的高I/O密度。類似地，實(shí)施例可能針對(duì)3D IC堆疊工作以增加CPU/GPU上的存儲(chǔ)器。在實(shí)施例中，插入器以成本有效的方式與3D IC組合并且在有源管芯中不具有TSV的情況下使用硅插入器實(shí)現(xiàn)有源管芯的3D堆疊。
[0071]圖11是根據(jù)本發(fā)明的實(shí)施例的計(jì)算機(jī)系統(tǒng)1100的示意圖。所描繪的計(jì)算機(jī)系統(tǒng)1100(也稱為電子系統(tǒng)1100)可具體化根據(jù)若干所公開的實(shí)施例中的任一個(gè)和在本公開中所陳述的它們的等價(jià)方案的具有窗口插入器的3D集成電路封裝。計(jì)算機(jī)系統(tǒng)1100可以為諸如上網(wǎng)本計(jì)算機(jī)的移動(dòng)設(shè)備。計(jì)算機(jī)系統(tǒng)1100可以是諸如無線智能電話的移動(dòng)設(shè)備。計(jì)算機(jī)系統(tǒng)1100可以為臺(tái)式計(jì)算機(jī)。計(jì)算機(jī)系統(tǒng)1100可以為手持閱讀器。
[0072]在實(shí)施例中，電子系統(tǒng)1100為計(jì)算機(jī)系統(tǒng)，該計(jì)算機(jī)系統(tǒng)包括用以電耦合電子系統(tǒng)1100的多個(gè)部件的系統(tǒng)總線1120。系統(tǒng)總線1120為單個(gè)總線或根據(jù)各個(gè)實(shí)施例的總線的任何組合。電子系統(tǒng)1100包括向集成電路1110供電的電壓源1130。在一些實(shí)施例中，電壓源1130通過系統(tǒng)總線1120將電流提供至集成電路1110。
[0073]集成電路1110電耦合至系統(tǒng)總線1120并且包括任何電路，或根據(jù)實(shí)施例的電路的組合。在實(shí)施例中，集成電路1110包括可以是任何類型的處理器1112。如本文所使用的，處理器1112可意指任何類型的電路，諸如，但不限于，微處理器、微控制器、圖形處理器、數(shù)字信號(hào)處理器、或其他處理器。在實(shí)施例中，處理器1112為本文所公開的具有窗口插入器的3D集成電路封裝。在實(shí)施例中，SRAM實(shí)施例在處理器的存儲(chǔ)器高速緩存中找到?？砂ㄔ诩呻娐?110中的其他類型的電路為定制電路或?qū)Ｓ眉呻娐?ASIC)，例如，在諸如蜂窩電話、智能電話、尋呼機(jī)、便攜式計(jì)算機(jī)、雙向無線電裝置、以及類似的電子系統(tǒng)之類的無線裝置中使用的通信電路1114。在實(shí)施例中，處理器1110包括諸如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)之類的管芯上存儲(chǔ)器1116。在實(shí)施例中，處理器1110包括諸如嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(eDRAM)之類的嵌入式管芯上存儲(chǔ)器1116。
[0074]在實(shí)施例中，集成電路1110與后來的集成電路1111互補(bǔ)。有用的實(shí)施例包括雙處理器1113和雙通信電路1115和雙管芯上存儲(chǔ)器1117(諸如SRAM)。在實(shí)施例中，雙集成電路1110包括諸如eDRAM之類的嵌入式管芯上存儲(chǔ)器1117。
[0075]在實(shí)施例中，電子系統(tǒng)1100還包括外部存儲(chǔ)器1140、一個(gè)或多個(gè)硬盤驅(qū)動(dòng)器1144、和/或處理可移動(dòng)介質(zhì)646 (諸如軟盤、光盤(⑶)、數(shù)字可變盤(DVD)、閃存驅(qū)動(dòng)器、以及本領(lǐng)域已知的其他可移動(dòng)介質(zhì))的一個(gè)或多個(gè)驅(qū)動(dòng)器，其中外部存儲(chǔ)器1140又可包括適合于特定應(yīng)用的一個(gè)或多個(gè)存儲(chǔ)器元件(諸如以RAM形式的主存儲(chǔ)器1142)。外部存儲(chǔ)器1140還可以是諸如以根據(jù)實(shí)施例的具有窗口插入器的3D集成電路封裝的嵌入式存儲(chǔ)器1148。[0076]在實(shí)施例中，電子系統(tǒng)1100還包括顯示裝置1150、音頻輸出1160。在實(shí)施例中，電子系統(tǒng)1100包括輸入裝置，諸如控制器1170，該控制器1170可以為鍵盤、鼠標(biāo)、觸摸板、小鍵盤、軌跡球、游戲控制器、話筒、語音識(shí)別裝置、或?qū)⑿畔⑤斎胫岭娮酉到y(tǒng)1100的任何其他輸入裝置。在實(shí)施例中，輸入裝置1170為相機(jī)。在實(shí)施例中，輸入裝置1170為數(shù)字錄音機(jī)。在實(shí)施例中，輸入裝置1170為相機(jī)和數(shù)字錄音機(jī)。
[0077]如本文所示，可在諸如包括根據(jù)若干所公開的實(shí)施例和它們的等效方案中的任一個(gè)的具有窗口插入器的3D集成電路封裝、電子系統(tǒng)、計(jì)算機(jī)系統(tǒng)、制造集成電路的一個(gè)或多個(gè)方法、以及制造電子組件的一種或多種方法之類的多個(gè)不同的實(shí)施例中實(shí)現(xiàn)集成電路1110，該電子組件包括根據(jù)本文中在多個(gè)實(shí)施例和它們的本領(lǐng)域公認(rèn)的等價(jià)方案中所闡述的若干所公開的實(shí)施例中的任一個(gè)的具有窗口插入器的3D集成電路封裝?？筛淖儾僮鞯脑?、材料、幾何形狀、尺寸和順序以適合具體的I/O耦合需要，該I/O耦合需要包括根據(jù)若干所公開的具有窗口插入器的3D集成電路封裝實(shí)施例和它們的等效方案中的任何一個(gè)陣列接觸計(jì)數(shù)、用于嵌入在處理器安裝襯底中的微電子管芯的陣列接觸配置。
[0078]因此，已經(jīng)公開了具有窗口插入器的3D集成電路和用于形成這種半導(dǎo)體封裝的方法。在實(shí)施例中，半導(dǎo)體封裝包括襯底。頂部半導(dǎo)體管芯設(shè)置在襯底上。具有窗口的插入器設(shè)置在襯底和頂部半導(dǎo)體管芯之間并且互連至襯底和頂部半導(dǎo)體管芯。底部半導(dǎo)體管芯設(shè)置在插入器的窗口中并且互連至頂部半導(dǎo)體管芯。在另一實(shí)施例中，半導(dǎo)體封裝包括襯底。頂部半導(dǎo)體管芯設(shè)置在襯底上。插入器設(shè)置在襯底和頂部半導(dǎo)體管芯之間并且互連至襯底和頂部半導(dǎo)體管芯。底部半導(dǎo)體管芯設(shè)置在與插入器相同的平面中并且互連至頂部半導(dǎo)體管芯。
【權(quán)利要求】
1.一種半導(dǎo)體封裝，包括: 襯底； 頂部半導(dǎo)體管芯，所述頂部半導(dǎo)體管芯設(shè)置在襯底上； 具有窗口的插入器，所述插入器設(shè)置在襯底和頂部半導(dǎo)體管芯之間并且互連至襯底和頂部半導(dǎo)體管芯；以及 底部半導(dǎo)體管芯，所述底部半導(dǎo)體管芯設(shè)置在插入器的窗口中，并且互連至所述頂部半導(dǎo)體管芯。
2.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯不包括硅通孔(TSV)并且不直接互連至所述襯底。
3.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯的有源側(cè)面對(duì)所述頂部半導(dǎo)體管芯的有源側(cè)，并且背對(duì)所述襯底。
4.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯包括硅通孔(TSV)并且直接互連至所述襯底。
5.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯的有源側(cè)背對(duì)所述頂部半導(dǎo)體管芯的有源側(cè)，并且面向所述襯底。
6.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯設(shè)置在所述插入器的閉合的窗口中。
7.如權(quán)利要求6所述的半導(dǎo)體封裝，其特征在于，所述頂部半導(dǎo)體管芯完全蓋過所述底部半導(dǎo)體管芯。
8.如權(quán)利要求6所述的半導(dǎo)體封裝，其特征在于，進(jìn)一步包括一個(gè)或多個(gè)附加的底部半導(dǎo)體管芯，所述一個(gè)或多個(gè)附加的底部半導(dǎo)體管芯設(shè)置在所述插入器的一個(gè)或多個(gè)附加的閉合的窗口中。
9.如權(quán)利要求8所述的半導(dǎo)體封裝，其特征在于，所述頂部半導(dǎo)體管芯完全蓋過所述底部半導(dǎo)體管芯以及所述一個(gè)或多個(gè)附加的底部半導(dǎo)體管芯。
10.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯設(shè)置在所述插入器的打開的窗口中。
11.如權(quán)利要求10所述的半導(dǎo)體封裝，其特征在于，所述頂部半導(dǎo)體管芯僅部分地蓋過所述底部半導(dǎo)體管芯。
12.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，進(jìn)一步包括一個(gè)或多個(gè)附加的頂部半導(dǎo)體管芯，所述一個(gè)或多個(gè)附加的頂部半導(dǎo)體管芯在與所述頂部半導(dǎo)體管芯相同的平面中設(shè)置在所述襯底上并且互連至所述插入器。
13.如權(quán)利要求12所述的半導(dǎo)體封裝，其特征在于，所述頂部半導(dǎo)體管芯完全蓋過所述底部半導(dǎo)體管芯。
14.如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，所述插入器包括兩個(gè)或多個(gè)分立單元，并且其中所述底部半導(dǎo)體管芯設(shè)置在所述插入器的兩個(gè)或多個(gè)分立單元的閉合的窗口中。
15.如權(quán)利要求14所述的半導(dǎo)體封裝，其特征在于，所述頂部半導(dǎo)體管芯完全蓋過所述底部半導(dǎo)體管芯。
16.一種半導(dǎo)體封裝，包括:襯底； 頂部半導(dǎo)體管芯，所述頂部半導(dǎo)體管芯設(shè)置在襯底上； 插入器，所述插入器設(shè)置在襯底和頂部半導(dǎo)體管芯之間并且互連至襯底和頂部半導(dǎo)體管芯；以及 底部半導(dǎo)體管芯，所述底部半導(dǎo)體管芯設(shè)置在與插入器相同的平面中，并且互連至所述頂部半導(dǎo)體管芯。
17.如權(quán)利要求16所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯毗鄰所述插入器設(shè)置，并且不在所述插入器中。
18.如權(quán)利要求16所述的半導(dǎo)體封裝，其特征在于，所述頂部半導(dǎo)體管芯僅部分地蓋過所述底部半導(dǎo)體管芯。
19.如權(quán)利要求16所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯不包括硅通孔(TSV)并且不直接互連至所述襯底。
20.如權(quán)利要求16所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯的有源側(cè)面對(duì)所述頂部半導(dǎo)體管芯的有源側(cè)，并且背對(duì)所述襯底。
21.如權(quán)利要求16所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯包括硅通孔(TSV)并且直接互連至所述襯底。
22.如權(quán)利要求16所述的半導(dǎo)體封裝，其特征在于，所述底部半導(dǎo)體管芯的有源側(cè)背對(duì)所述頂部半導(dǎo)體管芯的有源側(cè)，并且面向所述襯底。
23.一種半導(dǎo)體管芯對(duì)，包括: 頂部半導(dǎo)體管芯； 插入器，所述插入器設(shè)置在頂部半導(dǎo)體管芯下并且互連至頂部半導(dǎo)體管芯；以及 底部半導(dǎo)體管芯，所述底部半導(dǎo)體管芯設(shè)置在與插入器相同的平面中，并且互連至所述頂部半導(dǎo)體管芯。
24.如權(quán)利要求23所述的半導(dǎo)體管芯對(duì)，其特征在于，所述底部半導(dǎo)體管芯設(shè)置在所述插入器的閉合的窗口中。
25.如權(quán)利要求24所述的半導(dǎo)體管芯對(duì)，其特征在于，進(jìn)一步包括一個(gè)或多個(gè)附加的底部半導(dǎo)體管芯，所述一個(gè)或多個(gè)附加的底部半導(dǎo)體管芯設(shè)置在所述插入器的一個(gè)或多個(gè)附加的閉合的窗口中。
26.如權(quán)利要求23所述的半導(dǎo)體管芯對(duì)，其特征在于，所述底部半導(dǎo)體管芯設(shè)置在所述插入器的打開的窗口中。
27.如權(quán)利要求23所述的半導(dǎo)體管芯對(duì)，其特征在于，進(jìn)一步包括一個(gè)或多個(gè)附加的頂部半導(dǎo)體管芯，所述一個(gè)或多個(gè)附加的頂部半導(dǎo)體管芯設(shè)置在與所述頂部半導(dǎo)體管芯相同的平面中并且互連至所述插入器。
28.如權(quán)利要求23所述的半導(dǎo)體管芯對(duì)，其特征在于，所述插入器包括兩個(gè)或多個(gè)分立單元，并且其中所述底部半導(dǎo)體管芯設(shè)置在所述插入器的兩個(gè)或多個(gè)分立單元的閉合的窗口中。
29.如權(quán)利要求23所述的半導(dǎo)體管芯對(duì)，其特征在于，所述底部半導(dǎo)體管芯毗鄰所述插入器設(shè)置，但不在所述插入器中。
30.如權(quán)利要求23所述的半導(dǎo)體管芯對(duì)，其特征在于，所述底部半導(dǎo)體管芯不包括硅通孔(TSV)，并且其中 所述底部半導(dǎo)體管芯的有源側(cè)面對(duì)所述頂部半導(dǎo)體管芯的有源側(cè)。
【文檔編號(hào)】H01L23/12GK104011851SQ201180075817
【公開日】2014年8月27日 申請(qǐng)日期:2011年12月22日 優(yōu)先權(quán)日:2011年12月22日
【發(fā)明者】D·馬利克, R·S·維斯瓦納斯, S·斯里尼瓦桑, M·T·博爾, A·W·耶歐, S·阿格拉哈拉姆 申請(qǐng)人:英特爾公司