專利名稱：無凸起內(nèi)建層和層疊芯混合結構及組裝它們的方法
無凸起內(nèi)建層和層疊芯混合結構及組裝它們的方法公開的實施例涉及半導體器件襯底及將它們組裝為半導體器件裝置的過程。


為了理解獲得實施例的方式，將通過參照附圖提供對以上簡述的多個實施例的更具體描述。這些附圖描繪了不一定按比例繪制的實施例，且不應被認為是對范圍的限制。將通過使用附圖更為具體且詳細地描述并說明一些實施例，在附圖中:圖1a是根據(jù)示例實施例的在處理期間的半導體器件襯底的橫截面正視圖；圖1b是根據(jù)實施例的在進一步處理后的圖1a所示半導體器件襯底的橫截面正視圖；圖1c是根據(jù)實施例的在進一步處理后的圖1b所示半導體器件襯底的橫截面正視圖；圖1d是根據(jù)實施例的在進一步處理后的圖1c所示半導體器件襯底的橫截面正視圖；圖1e是根據(jù)實施例的在進一步處理后的圖1d所示半導體器件襯底的橫截面正視圖；圖1f是根據(jù)實施例的在進一步處理后的圖1e所示半導體器件襯底的橫截面正視圖；圖1g是根據(jù)示例實施例的在組裝期間包括BBUL結構和層疊芯結構的半導體器件裝置的橫截面正視圖 圖1h是根據(jù)實施例的在進一步處理后的圖1g所示半導體器件裝置的橫截面正視圖；圖1j是根據(jù)實施例的在進一步處理后的圖1h所示半導體器件裝置的橫截面正視圖；圖1k是根據(jù)實施例的在進一步處理后的圖1j所示半導體器件裝置的橫截面正視圖；圖2是根據(jù)示例實施例的封裝堆疊半導體器件裝置的橫截面正視圖；圖3是根據(jù)示例實施例的半導體器件裝置的橫截面正視圖；圖4是根據(jù)示例實施例的封裝堆疊半導體器件裝置的橫截面正視圖；圖5是根據(jù)示例實施例的在處理期間兩個背靠背半導體器件裝置的橫截面正視圖；圖6是根據(jù)多個實施例的過程和方法流程圖；以及圖7是根據(jù)實施例的計算機系統(tǒng)的示意圖。
具體實施例方式現(xiàn)將參照附圖，在附圖中可能向相似結構提供了相似的下標附圖標記。為了更清楚地示出多個實施例的結構，本文中所包含的附圖是集成電路結構的圖解表示。因此，所制造的集成電路結構的實際外觀(例如顯微照片中的實際外觀)可能有所不同，但仍包含聲明要求保護的所示實施例的結構。此外，附圖可能僅示出對理解所示實施例有用的結構。本領域已知的附加結構未被包括在內(nèi)，以保持附圖的清楚。圖1a是根據(jù)示例實施例的在處理期間的半導體器件襯底100的橫截面正視圖。半導體器件襯底100包括第二箔膜110、蝕刻阻擋膜112和第一箔膜114的雙箔結構。在實施例中，該箔是由諸如有機膜之類的蝕刻阻擋層分隔的兩個銅層。在實施例中，蝕刻阻擋膜112是銅蝕刻化學制劑不可滲透的阻焊材料。第一箔膜114的厚度(沿Z方向測量)可由將在蝕刻管芯腔后嵌入第二箔膜114內(nèi)的給定管芯厚度規(guī)定。圖1b是根據(jù)實施例的在進一步處理后的圖1a所示半導體器件襯底的橫截面正視圖。已經(jīng)通過圖案化干膜并在第一箔膜114中蝕刻腔116而處理半導體器件襯底101。諸如管芯118之類的半導體器件已經(jīng)被安置在蝕刻阻擋膜112上。在實施例中，通過將粘合劑120涂布在腔116中或通過在安置管芯118之前將粘合劑膜120預先附加到管芯的背面，來附加管芯118。在圖1b中示出粘合劑膜120，并且除非明確排除，否則盡管未示出，它也可存在于所選的實施例中。圖1c是根據(jù)實施例的在進一步處理后的圖1b所示半導體器件襯底的橫截面正視圖。已經(jīng)通過將第一電介質(zhì)膜122層疊在從負Z方向靠近時構成半導體器件襯底102的整個面板上，來處理半導體器件襯底102。如圖所示，管芯118已經(jīng)被層疊過程包封。在實施例中，在第一箔膜114上進行粗磨以便促進第一電介質(zhì)膜122的附加之后，附加第一電介質(zhì)膜122。在實施例中，在安置管芯118之前，進行在第一箔膜114中形成凹部116的化學蝕刻。化學蝕刻有利于粗磨第一箔膜114。在下文中，第一電介質(zhì)膜122可被稱為無凸起內(nèi)建層(BBUL)第一膜122，除非另外明確指出。圖1d是根據(jù)實施例的在進一步處理后的圖1c所示半導體器件襯底的橫截面正視圖。半導體器件襯底103已經(jīng)被處理以形`成進入BBUL第一膜122的管芯通孔124，以開放至管芯118的接觸。通過激光鉆孔和隨后的去污清洗以便從管芯通孔的底部清洗樹脂污垢并且使第一電介質(zhì)膜122的表面粗糙以供進一步構建處理，來形成管芯通孔124。圖1e是根據(jù)實施例的在進一步處理后的圖1d所示半導體器件襯底的橫截面正視圖。通過半添加工藝(SAP)將第一觸點126填充至管芯通孔124 (圖1d)并形成第一觸點盤128，來處理半導體器件襯底104。在形成觸點126和第一觸點盤128之后，將半添加工藝(SAP)用于將管芯118耦合到外部世界的進一步內(nèi)建層。圖1f是根據(jù)實施例的在進一步處理后的圖1e所示半導體器件襯底的橫截面正視圖。半導體器件襯底105被處理，具有第二 BBUL膜130連同第二 BBUL觸點132(列舉了其中之一)以及第二 BBUL觸點盤134。還可看到在所示的實施例中已經(jīng)形成后續(xù)BBUL膜136作為最后的BBUL層。此外，后續(xù)BBUL觸點138和后續(xù)BBUL觸點盤140與后續(xù)BBUL膜136相關聯(lián)。后續(xù)BBUL觸點盤140通過層疊芯接口掩模142暴露。后續(xù)BBUL膜136以及后續(xù)BBUL觸點盤140形成層疊芯接口 144，正如在本公開中進一步描述的。能看到BBUL第三膜130鄰接后續(xù)BBUL膜136?，F(xiàn)在可理解可存在比三個所述的BBUL膜更多的BBUL膜，使得后續(xù)BBUL膜136可具有除與之鄰接的第二 BBUL膜132以外的BBUL膜。換言之，第三BBUL膜連同從屬的第三BBUL觸點和第三觸點盤可位于第二 BBUL膜132和后續(xù)BBUL膜136之間?，F(xiàn)在還可理解根據(jù)給定的應用要求可存在第三BBUL膜之外的更多膜，之后是后續(xù)BBUL膜136和后續(xù)BBUL觸點盤140，形成層疊的芯接口 144。在實施例中，第一 BBUL膜122、第二 BBUL膜130和后續(xù)BBUL膜136被與第二 BBUL膜130和后續(xù)BBUL膜136中的每一個鄰接的第三BBUL膜補充。在實施例中，第一 BBUL膜122、第二BBUL膜130和后續(xù)BBUL膜136被置于第二 BBUL膜130和后續(xù)BBUL膜136之間并且與它們鄰接的第三和第四BBUL膜補充?？蓪⒏嗟腂BUL膜制造在BBUL結構中，其中對該效果的給定應用是有用的。在下文中，包括以第一 BBUL膜122為開始并且以后續(xù)BBUL觸點盤140和接口掩模142為結束的BBUL結構可被稱為BBUL結構146。圖1g是根據(jù)示例實施例的在組裝期間包括BBUL結構146、嵌入其中的管芯118和層疊芯結構148的半導體器件裝置106的橫截面正視圖。通過在層疊芯152中機械鉆透孔150來處理層疊芯結構148。作為非限定示例實施例，層疊芯152可包括有機塊材料152以及金屬夾層154、156和158。描述了三個金屬夾層，但可存在更多或更少的金屬夾層。在實施例中，僅存在一個金屬夾層。在實施例中，存在4至10個金屬夾層。還看到金屬夾層154、156和158使兩個PTH彼此短路(出現(xiàn)兩次)。根據(jù)給定管芯118的給定功率或信號傳送要求，可通過使用至少一個金屬夾層來使兩個以上的PTH彼此短路。在實施例中，層疊芯148是預浸材料，諸如織物玻璃和環(huán)氧(FR4)材料。根據(jù)給定的應用，可將其他結構用于層疊芯148。在實施例中，每個透孔150的寬度(沿X方向測量)在從100微米(μ m)至350 μ m的范圍中。在實施例中，每個透孔150的寬度在從IOOym至350μπι的范圍中。根據(jù)實施例，層疊芯結構148作為整體的厚度(沿Z方向測量)可以在從400 μ m至1400 μ m的范圍中。在實施例中，利用機械鉆來鉆出透孔150，使得透孔150具有基本上垂直的圓柱形狀因素，且具有充當尺寸描述的·寬度和厚度實施例。在實施例中，透孔150的寬度是IOOym,且厚度是400 μ m。在實施例中，透孔150的寬度是100 μ m，且厚度是1400 μ m。在實施例中，透孔150的寬度是350 μ m,且厚度是400 μ m。在實施例中，透孔150的寬度是350 μ m,且厚度是 1400 u rrio在鉆出透孔150之后，實施去污、無電鍍Cu和電解鍍Cu，以形成經(jīng)鍍敷的透孔(PTH) 160，可將其稱為PTH壁上的第一鍍膜160。通過機械研磨去除層疊芯結構148的兩個表面上的鍍Cu。半導體器件裝置106被示為沿Z方向按方向箭頭組裝，使得BBUL結構146的層疊芯接口 144在若干后續(xù)BBUL接合盤140處與層疊芯148配合。圖1h是根據(jù)實施例的在進一步處理后的圖1g所示半導體器件裝置的橫截面正視圖。通過去除箔結構以在其背部119暴露管芯118來處理半導體器件裝置107。半導體器件裝置107現(xiàn)在具有暴露的管芯側184。管芯118的有源側117也被稱為有源表面117。有源表面117與第一觸點126接觸(參見圖le)?，F(xiàn)在可意識到可將諸如散熱片、散熱器、熱片等冷卻方案組裝成鄰接管芯背側119。進一步的處理包括通過快速無電鍍技術對PTH160進行鍍敷，以形成導電體，即根據(jù)實施例的增強鍍層162。增強鍍層162形成在PTH160的側壁上以及后續(xù)BBUL接合盤140上。增強鍍層162還可被描述為在一端封閉的中空圓柱體以形成杯狀。在其封閉端，增強鍍層162形成與后續(xù)接合盤140的連接。形成導電體162的過程導致與后續(xù)接合盤140的連接，該后續(xù)接合盤140使導電體162與BBUL結構146和層疊芯結構148集成。因此，通過形成導電體162的過程實現(xiàn)了集成結構。在實施例中，無電鍍銅技術用于形成增強鍍層162以形成層疊芯結構148和BBUL結構146之間的有用電連接。在示例實施例中，通過PTH160和BBUL后續(xù)接合盤140的銅鍍敷來實施無電鍍銅過程。因此，由于無電鍍Cu的自動催化特性(如果現(xiàn)有的待鍍表面上已經(jīng)具有Cu則不需要施加催化劑)，可避免在這些表面上的預先處理過程。在實施例中，增強鍍層162以8 μ m/小時的厚度速率形成，且可用的速率范圍是2-10 μ m/小時。用于實現(xiàn)不同的鍍敷速率的處理條件的修改可包括溫度、溶液攪動和溶解在含水堿性(例如，NaOH)甲醛混合物中的銅化學溶液。在示例實施例中，通過利用胞嘧啶作為穩(wěn)定劑、在PH為13、溫度為50° C下利用乙二胺四乙酸(EDTA)的銅溶液，來實施快速無電鍍。在示例實施例中，通過利用苯并三唑作為穩(wěn)定劑、在PH為13、溫度為50° C下利用EDTA的銅溶液來實施快速無電鍍。在示例實施例中，通過利用2-巰基苯并噻唑作為穩(wěn)定劑、在PH為13、溫度為50° C下利用EDTA的銅溶液來實施快速無電鍍。在實施例中，利用無電鍍銅來形成增強鍍層162。圖1j是根據(jù)實施例的在進一步處理后的圖1h所示半導體器件的橫截面正視圖。通過用PTH塞164填充PTH160和增強鍍層162來處理半導體器件裝置108。例如，空氣-芯層疊芯148包括具 有無機微粒填充物的有機材料。在實施例中，PTH塞164是具有氧化硅微粒填充物的環(huán)氧材料。因此，當PTH塞164為非磁性時，可被稱為“空氣芯” PTH塞164?？赏ㄟ^強制流動的填充材料164進入PTH160和162，固化并平坦化底部166以去除不在PTH160和162的形狀因素內(nèi)的任何外部塞材料來形成PTH塞164。可進行進一步的處理以形成焊區(qū)接口或焊區(qū)側結構，這可在底部166處實施。圖1k是根據(jù)實施例的在進一步處理后的圖1j所示半導體器件裝置的橫截面正視圖。半導體器件裝置109已被處理，具有形成在層疊芯焊區(qū)接口接合盤170上的焊區(qū)側膜168連同形成在焊區(qū)側膜168中的層疊芯接口觸點172。還可看到焊區(qū)側觸點盤174形成在層疊芯接口觸點172上，該焊區(qū)側觸點盤174通過焊區(qū)側掩模176進一步暴露。層疊芯焊區(qū)接口接合盤170通過覆蓋鍍Cu過程和減性蝕刻過程來形成。在利用Cu蝕刻溶液來使層疊芯焊區(qū)接口接合盤170粗糙化之后，焊區(qū)側膜168被層疊。通過激光鉆、通孔底部的去污清洗和表面粗糙化，以及用于Cu填充和焊區(qū)側觸點盤174的形成的半添加處理(SAP)，形成層疊芯接口觸點172。在下文中，包括以層疊芯焊區(qū)接口接合盤170為開始且以焊區(qū)側觸點盤174和焊區(qū)側掩模176為結束(沿負Z方向)的結構可被稱為焊區(qū)側結構178?，F(xiàn)在可理解可通過半添加處理形成焊區(qū)側結構178。根據(jù)給定的功能需要，可將半導體器件裝置109組裝成各種結構。在實施例中，半導體器件裝置109是具有至球柵陣列的互連的二級裝置。在實施例中，半導體器件裝置109是具有至針柵陣列的互連的二級裝置。在實施例中，半導體器件裝置109是具有至焊區(qū)柵陣列的互連的二級裝置。在實施例中，半導體器件裝置109在電凸起192處組裝到基礎襯底190。根據(jù)實施例，可通過使焊區(qū)側觸點盤174與電凸起192接觸來將半導體器件裝置109安裝到基礎襯底 190。在示例實施例中，半導體器件裝置190是保持諸如大管芯118 (諸如Intel Xeon 處理器)之類的半導體器件的裝置，并且半導體器件裝置109被組裝到服務器片或是服務器片的一部分，作為多個大管芯之一。在該實施例中，基礎襯底190表不至服務器片的連接，且表面194可表示基礎襯底190獲得功率和通信以服務大的管芯118的方向。在示例實施例中，在半導體器件裝置109是手持式設備(諸如智能電話實施例或手持式閱讀器實施例)的一部分的情況下，基礎襯底190是主板。在示例實施例中，其中半導體器件裝置109是手持式設備(諸如智能電話實施例或手持式閱讀器實施例)的一部分，基礎襯底190是外殼，諸如用戶在使用時觸摸的部分。在示例實施例中，其中半導體器件裝置109是手持式設備(諸如智能電話實施例或手持式閱讀器實施例)的一部分，基礎襯底190包括主板和外殼(諸如用戶在使用時觸摸的部分)。半導體器件裝置109還可被稱為BBUL結構和層疊芯結構混合裝置。圖2是根據(jù)示例實施例的封裝堆疊(POP)半導體器件裝置200的橫截面正視圖。半導體器件裝置200類似于圖1k描繪的半導體器件裝置109，但處理和結構有變化。在實施例中，在BBUL結構246形成期間，第一膜222被處理成具有管芯側觸點280以及直接耦合到管芯218的第一觸點226。在剝離箔之后，管芯側觸點280連接到管芯側觸點盤282，以便與封裝管芯側284上的電子裝置接口?，F(xiàn)在可意識到，可通過在管芯側觸點盤282處將頂部封裝286組裝到半導體器件裝置200來構造封裝堆疊(POP)裝置286。在實施例中，頂部封裝286是用作半導體器件218的高速緩存的存儲器模塊。在實施例中，頂部封裝286是用作半導體器件218的收發(fā)機的RF器件。在實施例中，頂部封裝286包括在管芯背面219處的冷卻方案和有源器件。在實施例中，頂部封裝286包括在管芯背面219處的冷卻方案和無源器件。

現(xiàn)在可意識到，根據(jù)若干公開的實施例，諸如圖1k所述的基礎襯底190之類的基礎襯底可被組裝到半導體器件裝置200。還可意識到頂部封裝286可充當類似于基礎襯底的外殼功能，但在半導體器件裝置200的相反側。圖3是根據(jù)示例實施例的半導體器件裝置300的橫截面正視圖。半導體器件裝置300類似于圖1k描繪的半導體器件裝置109，但處理和結構有變化。在實施例中，在BBUL結構346的形成期間，多個管芯118和318被處理成箔結構，類似于圖1a所示的第二箔膜110、蝕刻阻擋膜112和第一箔膜114的雙箔結構。在實施例中，第一管芯118是處理器，而后續(xù)管芯318也是處理器，諸如封裝(SiP)半導體器件裝置300中的雙核系統(tǒng)。在實施例中，第一管芯118是處理器，后續(xù)管芯318是集成處理器和圖形器件，諸如「nte] Sandy Bridge 器件。在實施例中，第一管芯118是諸
如Intel Atom 處理器之類的處理器，而后續(xù)管芯318是使半導體器件300能安裝在智能電話中的RF密集的器件。在實施例中，第一管芯118是處理器，而后續(xù)管芯318充當平臺控制器中樞(PCH)，該平臺控制器中樞(PCH)包含南橋和北橋的傳統(tǒng)功能。在實施例中，第一管芯118是處理器，而后續(xù)管芯318充當分立的圖形控制器。半導體器件300的傳統(tǒng)結構可類似于其它實施例中描繪的那些，諸如BBUL結構346、層疊芯結構318和焊區(qū)側結構178?，F(xiàn)在可意識到，根據(jù)若干公開的實施例，類似于圖1k所示的基礎襯底190的基礎襯底可被組裝到半導體器件裝置300?，F(xiàn)在還可意識到半導體器件裝置300可包括除第一管芯118和后續(xù)管芯318以外的第二管芯?，F(xiàn)在還可意識到半導體器件裝置300可包括除第一管芯118和后續(xù)管芯318以外的多個管芯。圖4是根據(jù)示例實施例的半導體器件裝置400的橫截面正視圖。半導體器件裝置400類似于圖2描繪的半導體器件200，但處理和結構有變化。在實施例中，在BBUL結構446的形成期間，第一膜422被處理以具有管芯側觸點480以及直接耦合到第一管芯218的第一觸點226和直接耦合到后續(xù)管芯418的附加第一后續(xù)觸點426。在剝離箔之后，管芯側觸點480連接到管芯側觸點盤482，以便與封裝管芯側484上的電子裝置接口?，F(xiàn)在可意識至IJ，可通過在管芯側觸點盤482處將頂部封裝組裝到半導體器件裝置400來構造POP裝置。在實施例中，頂部封裝是用作半導體器件218的高速緩存的存儲器模塊。在實施例中，頂部封裝是用作半導體器件218的收發(fā)機的RF器件。在實施例中，頂部封裝包括在管芯背面處的冷卻方案和有源器件。在實施例中，頂部封裝包括在管芯背面處的冷卻方案和無源器件。在實施例中，在BBUL結構446的形成期間，多個管芯218和418被處理成箔結構，類似于圖1a所示的第二箔膜110、蝕刻阻擋膜112和第一箔膜114的雙箔結構。在實施例中，第一管芯218是處理器，而后續(xù)管芯418也是處理器，諸如封裝(SiP)半導體器件裝置400中的雙核系統(tǒng)。在實施例中，第一管芯218是處理器，后續(xù)管芯418是集成處理器和圖形裝置，諸如Intel Sandy Bridge 裝置。在實施例中，第一管芯218是諸如Intel Atom :
處理器之類的處理器，而后續(xù)管芯418是使半導體器件400能安裝在智能電話中的RF密集器件。半導體器件 400的附加結構可類似于其它實施例中描繪的那些，諸如BBUL結構446、層疊芯結構448和焊區(qū)側結構478。現(xiàn)在可意識到，可通過在管芯側觸點盤482處將頂部封裝組裝到半導體器件裝置400來構造所公開的POP裝置實施例。現(xiàn)在可意識到，根據(jù)若干公開的實施例，類似于圖1k所示的基礎襯底190的基礎襯底可被組裝到半導體器件裝置400?，F(xiàn)在還可意識到半導體器件裝置400可通過沿X方向延伸組件來包括除第一管芯118和后續(xù)管芯418以外的第二管芯?，F(xiàn)在還可意識到半導體器件裝置400可包括除第一管芯118和后續(xù)管芯418以外的多個管芯。圖5是根據(jù)示例實施例的在處理期間兩個背靠背半導體器件裝置500的橫截面正視圖。對于裝置500可意識到在圖1a開始并繼續(xù)到圖1f的類似處理，且利用附加處理因素，即半導體器件襯底500被處理成具有包括第一管芯118和重復管芯518的背靠背BBUL構造。現(xiàn)在可理解第一管芯118被安置在第一箔114中的腔內(nèi)，而第二管芯518被安置在第一箔110中的腔內(nèi)?？煽吹?，半導體器件襯底500已被處理，具有第二BBUL膜130和530分別連同第二BBUL觸點132和532及第二 BBUL觸點盤134和534。還看到后續(xù)BBUL膜136和536已經(jīng)被形成為最后的BBUL層。此外，后續(xù)BBUL觸點138和538及后續(xù)BBUL觸點盤140和540與后續(xù)BBUL膜136和536相關聯(lián)。后續(xù)BBUL觸點盤140和540通過層疊核接口掩模142和542進一步暴露。后續(xù)BBUL膜136和536以及后續(xù)BBUL觸點盤140和540形成層疊芯接口 144和544，正如在本公開中已經(jīng)描述的?，F(xiàn)在可理解可存在比三個分別描述的BBUL膜更多的BBUL膜，使得后續(xù)BBUL膜136和536可具有除與之鄰接的第二 BBUL膜132和532以外的BBUL膜。換言之，第三膜和重復第三BBUL膜連同從屬的第三和重復第三BBUL觸點和觸點盤可位于第二 BBUL膜132和532與后續(xù)BBUL膜136和536之間。現(xiàn)在還可理解根據(jù)給定的應用要求，可存在第三膜和重復第三BBUL膜之外的更多BBUL膜，之后是后續(xù)BBUL膜136和536及形成層疊的芯接口 144和544的后續(xù)BBUL觸點盤140和540。包括以第一 BBUL膜122和522為開始且以后續(xù)BBUL觸點盤140和540及接口掩模142和542為結束的BBUL結構可被稱為相應的BBUL結構146和546?，F(xiàn)在可以看到在圖1g處繼續(xù)的處理可背靠背地進行直到諸如在圖1h處進行的剝離背靠背結構。還可理解可根據(jù)若干公開的實施例通過類似的背靠背方法制造POP封裝。同樣，可處理背靠背的多個第一和后續(xù)管芯，諸如第一管芯218和后續(xù)管芯418以及背靠背的第一管芯和后續(xù)管芯，它們稍后被分離成相似結構，諸如圖4所示。圖6是根據(jù)多個實施例的過程和方法流程圖600。在610，過程包括將半導體器件嵌入BBUL結構。在非限制性示例實施例中，圖1a至圖1k中管芯118被嵌入在BBUL結構146中?，F(xiàn)在可意識到可將諸如第一管芯118和后續(xù)管芯318之類的一個以上的半導體管芯組裝成BBUL結構346。還可意識到除第一管芯118和后續(xù)管芯318以外還可存在第二管芯。在612，過程包括將BBUL結構與第二 BBUL結構背靠背地組裝。在非限制性示例實施例中，第一 BBUL結構146與第二 BBUL結構546同時且背靠背地制造。在實施例中，吞吐量基本翻倍。現(xiàn)在可意 識到可通過背靠背同時處理而減少在BBUL結構制造期間的翹曲問題。在620，過程包括將BBUL結構組裝成層疊芯以制造集成電連接。“集成電連接”的含義包括增強鍍層162至PTH160和后續(xù)接合盤140的化學鍵合。通過該處理實施例，實現(xiàn)了 BBUL結構146和層疊芯結構148的集成結構。在630，過程包括集成電連接是杯形圓柱鍍敷透孔的限定。在非限定示例實施例中，在對PTH160和后續(xù)接合盤140進行無電鍍銅期間增強鍍層162形成這種形狀。現(xiàn)在可意識到可形成其它形狀以實現(xiàn)集成電連接，這依賴于在層疊芯結構中形成的透孔的形狀因素。在640，過程包括將半導體器件裝置組裝成焊區(qū)側結構。在非限定性示例實施例中，通過半添加處理技術將焊區(qū)側結構178制造在層疊芯結構148上。在實施例中，該過程開始于610，結束于640。在642，方法實施例包括將頂部封裝組裝到BBUL結構，以形成POP BBUL封裝。在非限制性示例實施例中，通過在管芯側觸點盤282處將頂部封裝286組裝到半導體器件裝置200來構造POP裝置。還可意識到可將冷卻方案包含在頂部封裝286中，尤其是在管芯背側219可能鄰接頂部封裝286的情況下。在實施例中，該方法開始并結束于642。在650，方法實施例包括在焊區(qū)側結構處將半導體器件裝置組裝到基礎襯底。在非限制性示例實施例中，基礎襯底190是服務器片的一部分。還可意識到，在650處的方法包括將第一管芯118和后續(xù)管芯318組裝成計算機系統(tǒng)。圖7是根據(jù)實施例的計算機系統(tǒng)700的示意圖。如所描繪，計算機系統(tǒng)700(也稱為電子系統(tǒng)700)可具體實現(xiàn)根據(jù)如本公開內(nèi)容中所陳述的若干公開實施例中的任一個實施例及其等價方案的任意BBUL結構和層疊芯結構混合裝置。計算機系統(tǒng)700可以是服務器片的一部分。計算機系統(tǒng)700可以是移動設備，諸如上網(wǎng)本計算機。計算機系統(tǒng)700可以是移動設備，諸如無線智能電話。計算機系統(tǒng)700可以是臺式或膝上型計算機。計算機系統(tǒng)700可以是手持式閱讀器。計算機系統(tǒng)700可集成到汽車。計算機系統(tǒng)700可集成到電視機。在一實施例中，電子系統(tǒng)700是計算機系統(tǒng)，該計算機系統(tǒng)包括用于電氣耦合電子系統(tǒng)700的多個部件的系統(tǒng)總線720。根據(jù)多個實施例，系統(tǒng)總線720是單個總線或總線的任意組合。電子系統(tǒng)700包括提供功率至集成電路710的電壓源730。在一些實施例中，電壓源730通過系統(tǒng)總線720向集成電路710提供電流。根據(jù)一實施例，集成電路710電耦合至系統(tǒng)總線720，且包括任何電路或電路的組合。在一實施例中，集成電路710包括任何類型的處理器712。如本文中所使用，處理器712可表示任何類型的電路，諸如但不限于微處理器、微控制器、圖形處理器、數(shù)字信號處理器或另一種處理器。在實施例中，處理器712是諸如本文中公開的丨nte! Xeon恥處理器之類的大管芯。可以包括在集成電路710中的其他類型電路是訂制電路或專用集成電路(ASIC)，諸如用于無線設備(諸如蜂窩電話、智能電話、尋呼機、便攜式計算機、雙向無線電設備、以及類似的電子設備)的通信電路714。在一實施例中，處理器710包括管芯上存儲器716，諸如靜態(tài)隨機存取存儲器(SRAM)。在一實施例中，處理器710包括嵌入式管芯上存儲器716，諸如嵌入式動態(tài)隨機存取存儲器(eDRAM)。在實施例中，集成電路710與耦合到集成電路710的后續(xù)集成電路711互補。在實施例中，集成電路710與諸如連接于更普通的處理710的圖形處理器之類的后續(xù)集成電路711互補。有用的實施例包括雙處理器713、雙通信電路715和雙管芯上存儲器717，諸如SRAM。在一實施例中，雙·集成電路710包括嵌入式管芯上存儲器717，諸如eDRAM。在一實施例中，電子系統(tǒng)700還包括外部存儲器740，該外部存儲器740又可包括適合于特定應用的一個或多個存儲器元件，諸如RAM形式的主存儲器746、一個或多個硬驅動器744、和/或處理可移除介質(zhì)746(諸如軟磁盤、緊致盤(⑶)、數(shù)字多功能盤(DVD)、快閃存儲器驅動器以及本領域已知的其他可移除介質(zhì))的一個或多個驅動器。根據(jù)實施例，外部存儲器740還可以是嵌入式存儲器748。在示例實施例中，管芯170類似于第一管芯118，而管芯711類似于后續(xù)管芯318。在一實施例中，電子系統(tǒng)700還包括顯不設備750、音頻輸出760。在一實施例中，電子系統(tǒng)700包括輸入設備，諸如控制器770，其可以是鍵盤、鼠標、軌跡球、游戲控制器、麥克風、語音識別設備、或向電子系統(tǒng)700中輸入信息的任何其他輸入設備。在實施例中，輸入設備770是相機。在一實施例中，輸入設備770是數(shù)字錄音器。在一實施例中，輸入設備770是相機和數(shù)字錄音器。計算機系統(tǒng)700還可包括耦合到諸如集成電路710之類的有源器件的無源器件780。在實施例中，無源器件780是用于RF電路的電感器。基礎襯底790可以是計算系統(tǒng)700的一部分。在實施例中，基礎襯底790是服務器片的一部分。在實施例中，基礎襯底790是主板，該主板保持具有BBUL結構和層疊芯結構混合裝置實施例的半導體器件。在實施例中，基礎襯底790是板，具有BBUL結構和層疊芯結構混合裝置的半導體器件安裝在該板上。在實施例中，基礎襯底790包含虛線790內(nèi)涵蓋的功能中的至少一個功能，并且是諸如無線通信器的用戶殼之類的襯底。如本文中所示，集成電路710可按照多種不同實施例來實現(xiàn)，包括根據(jù)若干公開的實施例中的任一實施例及其等價方案的管芯中的單接口互連結、電子系統(tǒng)、計算機系統(tǒng)、一種或多種制造集成電路的方法、以及一種或多種制造包括根據(jù)如本文多個實施例中陳述的若干公開實施例中的任一實施例及其業(yè)內(nèi)認可等價方案的BBUL結構和層疊芯結構混合裝置的電子組件的方法?？梢愿淖冊⒉牧?、幾何形狀、尺寸以及操作順序以適合特定I/O耦合要求，這些要求包括根據(jù)所公開的若干BBUL結構和層疊芯結構混合裝置實施例及其等效方案中的任一個的BBUL結構和層疊芯結構混合裝置的陣列觸點數(shù)、陣列觸點配置。雖然管芯可以是指處理器芯片，但是在相同語句中可以涉及RF芯片或存儲器芯片，然而這不應被理解成它們具有等效的結構。貫穿本公開，對“一個實施例”或“一實施例”的引用意味著結合該實施例描述的特定特征、結構或特性被包括在本發(fā)明的至少一個實施例中。因此，在本公開內(nèi)容通篇中的多個位置中，短語“在一個實施例中”或“在一實施例中”的出現(xiàn)不一定全部指代同一實施例。而且，特定特征、結構、或特性可按照任何合適的方式在一個或多個實施例中組合。通過參照所示的X-Z坐標可理解諸如“上”、“下”、“上方”和“下方”之類的術語，且通過參照X-Y或非Z坐標可理解諸如“相鄰”之類的術語。提供摘要以符合37C.F.R.§ 1.72 (b)，該法條要求存在摘要，以允許讀者快速地查明技術公開的本質(zhì)和要點。該摘要是以它不用于解釋或限制權利要求的范圍或含義的理解而提交的。`在上述詳細描述中，為了捋順本公開，在單個實施例中將多種特征組合在一起。這種公開方法不應被解釋為反映聲明要求保護的本發(fā)明實施例相比于各個權利要求中所明確陳述的特征而言需要更多特征的意圖。相反，如所附權利要求所反映出來的那樣，發(fā)明的主題在于比公開的單個實施例的所有特征更少的特征。因此，所附權利要求在此被包括到具體描述中，其中每個權利要求獨立作為單獨的優(yōu)選實施例。本領域普通技術人員將容易理解，可對為了說明本發(fā)明本質(zhì)而描述和說明的部件和方法階段的細節(jié)、材料和安排作出各種其他改變，而不背離如所附權利要求中表達的本發(fā)明的原理和范圍。
權利要求
1.一種半導體裝置，包括: 嵌入在無凸起內(nèi)建層(BBUL)結構中的半導體管芯；以及 鄰接所述BBUL結構的層疊芯結構，其中所述層疊芯結構和所述BBUL結構通過集成到二者的導電體電耦合。
2.如權利要求1所述的裝置，其特征在于，所述導電體是一端封閉的中空圓柱體。
3.如權利要求1所述的裝置，其特征在于，所述導電體是一端封閉的中空圓柱體，其中所述層疊芯結構包括鍍銅透孔，其中所述BBUL結構包括銅后續(xù)接合盤，其中所述導電體是熔合到鍍銅透孔并且熔合到銅后續(xù)接合盤的銅。
4.如權利要求1所述的裝置，其特征在于，所述導電體是一端封閉的中空圓柱體，其中所述層疊芯結構包括鍍銅透孔(PTH)，所述鍍銅透孔(PTH)的寬度在IOOym至120μπι的范圍內(nèi)，厚度在400 μ m至1400 μ m的范圍內(nèi)，其中所述BBUL結構包括銅后續(xù)接合盤，其中所述導電體是熔合到鍍銅透孔并且熔合到銅后續(xù)接合盤的銅。
5.如權利要求1所述的裝置，其特征在于，所述導電體熔合到所述層疊芯結構中的鍍敷透孔并且熔合到所述BBUL結構上的后續(xù)接合盤。
6.如權利要求1所述的裝置，其特征在于，所述半導體管芯是第一管芯，所述裝置還包括嵌入在BBUL結構中的后續(xù)管芯。
7.如權利要求1所述的裝置，其特征在于，所述BBUL結構包括管芯側，所述裝置還包括管芯側觸點盤。
8.如權利要求1所述的裝置，其特征在于，所述BBUL結構包括管芯側，所述裝置還包括: 管芯側觸點盤；以及 在管芯側安裝在BBUL結構上并且電耦合在管芯側觸點盤上的封裝堆疊裝置。
9.如權利要求1所述的裝置，還包括基礎襯底，其中所述層疊芯結構安裝到所述基礎襯底。
10.一種半導體器件，包括: 嵌入在無凸起內(nèi)建層(BBUL)中的管芯，其中所述管芯包括有源表面和背側表面，所述BBUL包括: 第一電介質(zhì)膜以及設置在所述第一電介質(zhì)膜中并在有源表面處與管芯接觸的第一觸點；以及 后續(xù)電介質(zhì)膜以及設置在后續(xù)電介質(zhì)膜中的后續(xù)觸點，其中所述后續(xù)觸點耦合到所述第一觸點且還包括后續(xù)觸點盤； 組裝在所述后續(xù)觸點盤處的層疊芯結構，所述層疊芯還包括: 在鍍敷通孔(PTH)壁上的PTH ； 熔合到所述PTH和后續(xù)觸點盤的增強鍍層；以及 焊區(qū)側結構，包括: 在層疊芯焊區(qū)接口接合盤處耦合到PTH的焊區(qū)側觸點盤。
11.如權利要求10所述的器件，還包括在焊區(qū)側觸點盤處組裝的基礎襯底。
12.如權利要求10所述的裝置，其特征在于，所述增強鍍層是一端封閉的中空圓柱體。
13.如 權利要求10所述的裝置，其特征在于，所述增強鍍層是一端封閉的中空圓柱體，其中所述層疊芯結構包括鍍銅透孔，其中所述BBUL結構包括銅后續(xù)接合盤，其中所述導電體是熔合到鍍銅透孔并且熔合到銅后續(xù)接合盤的銅。
14.如權利要求10所述的裝置，其特征在于，所述增強鍍層是一端封閉的中空圓柱體，其中所述層疊芯結構包括鍍銅透孔(PTH)，所述鍍銅透孔(PTH)的寬度在ΙΟΟμπι至350μπι的范圍內(nèi)，厚度在400 μ m至1400 μ m的范圍內(nèi)，其中所述BBUL結構包括銅后續(xù)接合盤，其中所述導電體是熔合到鍍銅透孔并且熔合到銅后續(xù)接合盤的銅。
15.如權利要求10所述的裝置，其特征在于，所述半導體管芯是第一管芯，所述裝置還包括嵌入在BBUL結構中的后續(xù)管芯。
16.如權利要求10所述的裝置，其特征在于，所述BBUL結構包括管芯側，所述裝置還包括管芯側觸點盤。
17.如權利要求10所述的裝置，其特征在于，所述BBUL結構包括管芯側，所述裝置還包括: 管芯側觸點盤；以及 在管芯側安裝在BBUL結構上并且電耦合在管芯側觸點盤上的封裝堆疊裝置。
18.—種過程,包括: 將半導體器件嵌入到無凸起內(nèi)建(BBUL)結構； 將所述BBUL結構組裝到層疊芯結構；以及 通過鍍敷透孔將所述BBUL結構在其接合盤處熔合到層疊芯結構，其中熔合實現(xiàn)部分封閉的圓筒增強鍍層。
19.如權利要求18所述的過程，其特征在于，通過無電鍍銅材料以形成增強鍍層來實現(xiàn)熔合所述BBUL結構和所述層疊芯結構。
20.如權利要求18所述的過程，其特征在于，還包括將焊區(qū)側結構組裝到層疊芯結構。
21.如權利要求18所述的過程，其特征在于，還包括用包括有機材料和無機微粒的填充物材料填充PTH。
22.如權利要求18所述的過程，其特征在于，所述BBUL結構包括管芯側，所述過程還包括在管芯側組裝管芯側觸點盤。
23.如權利要求18所述的過程，其特征在于，進一步包括: 將焊區(qū)側結構組裝到層疊芯結構；以及 在焊區(qū)側結構將所述裝置組裝到基礎襯底。
全文摘要
一種結構包括用于支持半導體器件的混合襯底，包括半導體器件嵌入其中的無凸起內(nèi)建層和層疊芯結構。通過連接至層疊芯結構中的鍍敷透孔并且連接至無凸起內(nèi)建層結構的后續(xù)接合盤的增強鍍敷，該無凸起內(nèi)建層和層疊芯結構形成集成裝置。
文檔編號H01L23/485GK103250245SQ201180058792
公開日2013年8月14日 申請日期2011年11月23日 優(yōu)先權日2010年12月7日
發(fā)明者M·J·曼努沙洛, M·S·赫拉德, R·K·納拉 申請人:英特爾公司