專利名稱：在沉積工藝過程中減輕襯底損傷的方法
在沉積工藝過程中減輕襯底損傷的方法
相關(guān)申請的交叉引用該申請在35U.S.C.§ 119 (e)下要求于2010年9月30號申請的美國臨時專利申請N0.61/388，513，于2011年2月2日申請的美國臨時專利申請N0.61/438，912，和于2011年9月15日申請的美國專利申請N0.13/234,020的權(quán)益，其通過引用并入本文。
背景技術(shù)：
在集成電路的制造中，金屬線往往與電介質(zhì)層接觸。例如，可以形成電介質(zhì)層中的溝槽，然后將金屬沉積在溝槽中以形成金屬線。使用具有低電阻率的銅以形成這些金屬線可能是合乎期望的。但是，由于其在電介質(zhì)層中的擴(kuò)散性，銅不應(yīng)該與電介質(zhì)層直接接觸。因此，可以在沉積銅之前在電介質(zhì)層上沉積阻擋層 ，以使銅從電介質(zhì)層分離。

發(fā)明內(nèi)容
提供了用于形成阻擋層的方法、裝置和系統(tǒng)。根據(jù)不同的實施方式，該方法包括在晶片襯底的表面上首先沉積保護(hù)層。然后可以使用等離子體輔助沉積工藝在所述保護(hù)層上沉積阻擋層。根據(jù)一種實施方式，一種方法，其包括使用配置成比第一等離子體輔助沉積工藝在晶片襯底中產(chǎn)生顯著較少的損傷的工藝在晶片襯底的表面上沉積保護(hù)層。該保護(hù)層的厚度小于約100埃。使用所述第一等離子體輔助沉積工藝在該保護(hù)層上沉積阻擋層。根據(jù)另一種實施方式，一種裝置，其包括處理室和控制器。該控制器包括用于執(zhí)行包括以下操作的程序指令:(1)使用配置成比第一等離子體輔助沉積工藝在晶片襯底中產(chǎn)生顯著較少的損傷的工藝在晶片襯底的表面上沉積保護(hù)層，以及(2)使用所述等離子體輔助沉積工藝在所述保護(hù)層上沉積阻擋層。該保護(hù)層的厚度小于約100埃。根據(jù)另一種實施方式，非暫時性計算機(jī)可讀介質(zhì)包括用于控制沉積裝置的程序指令。該指令包括用于以下操作的指令:(1)使用配置成比第一等離子體輔助沉積工藝在晶片襯底產(chǎn)生顯著較少的損傷的工藝在晶片襯底的表面上沉積保護(hù)層，以及(2)使用所述第一等離子體輔助沉積工藝在所述保護(hù)層上沉積阻擋層。所述保護(hù)層的厚度小于約100埃。在下面的附圖和具體描述中闡述了本說明書中描述的主題的實施方式的這些方面和其它方面。


圖1示出了沉積阻擋層的方法的流程圖的示例。圖2示出了沉積阻擋層的方法的流程圖的示例。圖3不出了適用于原子層沉積(ALD)和離子誘導(dǎo)原子層沉積(iALD)工藝的系統(tǒng)的示意圖的示例。
具體實施方式
在下面的具體描述中，闡述了多個特定的實施方式，以便提供所公開的實施方式的透徹理解。然而，顯而易見，對本領(lǐng)域中的普通技術(shù)人員而言，所公開的實施方式可以不使用這些具體細(xì)節(jié)或者通過使用替代的元素或工藝進(jìn)行實施。在其他情況下，不詳細(xì)描述公知的工藝、程序和組件，以免不必要地使所公開的實施方式的各個方面不清楚。在本申請中，術(shù)語“半導(dǎo)體晶片”、“晶片”、“襯底”、“晶片襯底”和“部分制造的集成電路”可以互換使用。在本技術(shù)領(lǐng)域的普通技術(shù)人員會理解，術(shù)語“部分制造的集成電路”可以指在集成電路制造的許多階段中的任何階段期間的硅晶片。下面的詳細(xì)描述假設(shè)所公開的實施方式是在晶片上實施的。然而，所公開的實施方式并不局限于此。工件可以具有各種形狀、尺寸和材料。除了半導(dǎo)體晶片外，可以利用所公開的實施方式的其他的工件還包括諸如印刷電路板之類各種物品。本文所描述的一些實施方式涉及用于在晶片襯底上的特征中沉積阻擋層的方法、裝置和系統(tǒng)。所公開的方法特別適用于在晶片襯底上的特征中的電介質(zhì)材料上沉積金屬擴(kuò)散阻擋層，如氮化鉭(TaN)阻擋層。在所公開的方法的一些實施方式中，首先在電介質(zhì)材料上沉積保護(hù)層。然后，使用離子誘導(dǎo)的原子層沉積(iALD)或等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝沉積TaN。該保護(hù)層可保護(hù)電介質(zhì)材料不受到由iALD或PECVD工藝可能造成的損壞。相對于其他沉積方法，iALD工藝具有產(chǎn)生較高密度和較低電阻率的TaN層的優(yōu)點；TaN層的較高密度也會給出該層作為阻擋層的改進(jìn)的性能的優(yōu)點。另外，例如，用iALD工藝可以改變TaN層的表面的性質(zhì)，以優(yōu)化在TaN層沉積的后續(xù)層的粘附性。
Mit常用的金屬阻擋層是氮化鉭(TaN)。離子誘導(dǎo)的原子層沉積(iALD)是用于沉積TaN的一種工藝。iALD是等離子體輔助沉積工藝的示例。另一種等離子體輔助沉積工藝是等離子增強(qiáng)化學(xué)氣相沉積(PECVD)。iALD工藝在美國專利N0.6，428，859,6, 416，822和7，871，678中得到描述，其全部內(nèi)容通過引用并入本文。iALD工藝也在于2006年9月12 日申請的名稱為 “METHOD OF REDUCING PLASMA STABILIAZATION TIME IN A CYCLICDEPOSITION PROCESS”的美國專利N0.11/520, 497中得到描述，其全部內(nèi)容通過弓I用并入本文。與用其他方法制備的TaN層的密度相比，iALD工藝可產(chǎn)生具有更高的密度(例如，約13至14g/cm3)的TaN層，例如，熱原子層沉積(ALD)通常產(chǎn)生具有約8至9g/cm3的密度的TaN層。iALD TaN層也可以具有比熱ALD TaN層有更高的電導(dǎo)率和更低的電阻率。iALD工藝可能具有其他優(yōu)勢，包括提供非常保形的層，這些層的厚度的精確控制，改變層的組分的能力，以及改變層的表面以提高隨后的層的粘附性的能力。在材料的沉積過程中iALD工藝使用等離子體，這會導(dǎo)致晶片襯底上的電介質(zhì)材料或其他材料的損傷。例如，當(dāng)通過iALD工藝沉積TaN時，可能需要前驅(qū)體的預(yù)開裂以減輕TaN的成核延緩。在預(yù)開裂步驟中，它通常是約10個循環(huán)，每個循環(huán)沉積約0.3埃的TaN。每個循環(huán)涉及等離子體處理，以及例如，其上沉積TaN的低k電介質(zhì)，該低k電介質(zhì)在這些循環(huán)中可能無法免受等離子體的損壞。由于電介質(zhì)的損壞會降低其電性能，因此避免晶片襯底上的電介質(zhì)層的這種損害是非常重要的。在后道的金屬化的情況中，低k電介質(zhì)的損傷會引起電容中的介電常數(shù)增加，這會導(dǎo)致增加的電阻-電容(RC)延遲。在前道的金屬化的情況下，在金屬/電介質(zhì)界面的高k電介質(zhì)的損傷會導(dǎo)致金屬的功函數(shù)變化，從而可能導(dǎo)致晶體管的性能退化。
述在所公開的實施方式中，使用第一等離子體輔助沉積工藝在晶片襯底上沉積保護(hù)層之后，在晶片襯底上沉積阻擋層。在一些實施方式中，使用iALD工藝在晶片襯底上在電介質(zhì)上沉積保護(hù)層之后，沉積TaN層。該電介質(zhì)可以是高_(dá)k或低-k電介質(zhì)。例如，高-k電介質(zhì)包括氧化鋯、氧化鉿、硅酸鋯、和硅酸鉿。低_k和超低-k電介質(zhì)包括碳摻雜的氧化硅(SiOC)和低密度的SiOC基化合物。在iALD工藝中存在的離子的轟擊會損傷這些電介質(zhì)材料。所公開的實施方式的保護(hù)層可以用于在第一等離子體輔助沉積工藝過程中保護(hù)下伏的電介質(zhì)免受損壞。圖1顯示了沉積阻擋層的方法的流程圖的示例。方法200的框202中，在晶片襯底的表面上沉積保護(hù)層?？梢允褂迷S多不同的工藝沉積保護(hù)層。在一些實施方式中，沉積保護(hù)層的方法可比諸如iALD工藝或PECVD工藝之類等離子體輔助工藝對晶片襯底產(chǎn)生顯著較少的損傷。沉積工藝可能在晶片襯底的特征中產(chǎn)生良好的臺階覆蓋。例如，可以用熱ALD工藝、熱化學(xué)氣相沉積(CVD)工藝、低功率PECVD工藝、遠(yuǎn)程等離子體PECVD工藝、或濺射工藝沉積保護(hù)層。在一些實施方式中，保護(hù)層可以用熱ALD工藝沉積。熱ALD工藝通常用兩種不同的化學(xué)物或前驅(qū)體實施，并且是基于順序、自限性的表面反應(yīng)。前驅(qū)體以氣態(tài)依次進(jìn)入到反應(yīng)室中，接觸晶片襯底的表面。例如，當(dāng)?shù)谝磺膀?qū)體被接納到反應(yīng)室時，它被吸附到表面上。然后，當(dāng)?shù)诙膀?qū)體被接納到反應(yīng)室時，所述第一前驅(qū)體與第二前驅(qū)體在表面反應(yīng)。通過反復(fù)暴露表面到交替順序的脈沖形式的前驅(qū)體，沉積保護(hù)材料薄膜。熱ALD工藝還包括使表面暴露于順序的脈沖形式的單一的前驅(qū)體的工藝，這也會在表面上沉積保護(hù)材料薄膜。熱ALD通常形成保形層，S卩，精確地仿效(follow)下伏表面的輪廓的層。通過反復(fù)暴露前驅(qū)體給表面，可以沉積薄的保護(hù)層。保護(hù)層的最終厚度取決于前驅(qū)體的吸收層的厚度，以及前驅(qū)體暴露循環(huán)的數(shù)目。熱ALD工藝和裝置的總體描述在美國專利N0.6，878，402中給出，其通過引用并入于此。例如，在一些實施方式中，可以在約200至550°C用熱ALD工藝沉積該保護(hù)層。該工藝序列可包括第一前驅(qū)體配料，第一前驅(qū)體吹掃，第二前驅(qū)體配料，和第二前驅(qū)體吹掃的操作。每個操作可以在約0.01乇至200乇的壓強(qiáng)超過約0.1秒到30秒的時間段進(jìn)行。表I列出了用于沉積TaN保護(hù)層的熱ALD工藝的一種實施方式的工藝條件。也可以使用惰性載氣，如氬(Ar)、氦(He)、氮(N2),以幫助輸送鉭前驅(qū)體到反應(yīng)室?？梢栽跍囟燃s300°C至320°C沉積TaN保護(hù)層。在一般情況下，用于使用熱ALD工藝沉積TaN保護(hù)層的前驅(qū)體是任何含鉭的物質(zhì)，其可以以氣態(tài)提供，可以在相關(guān)表面上形成飽和的層，并且可以在有效的熱ALD的工藝條件下還原以形成襯底的表面上的鉭金屬或氮化鉭。前驅(qū)體在室溫下可以是氣體，或者可以是加熱到足夠高的溫度的液體或固體以提供用于與惰性載氣一起輸送到襯底的足夠的蒸氣壓。在一些實施方式中，鉭前驅(qū)體是鉭的鹵化物，如1&匕、1&(:15、1&81'5或1&15。鉭鹵化物可以用于生成TaN或金屬Ta。然而，鹵化物應(yīng)謹(jǐn)慎使用，在沉積過程中產(chǎn)生的鹵會與下伏層反應(yīng)，這是不合乎期望的。使用鉭鹵化物前驅(qū)體沉積的氮化鉭的熱ALD工藝的實施例在美國專利N0.7，144，806中給出，其通過引用并入本文。在其他實施方式中，鉭前驅(qū)體是三丁基酰亞胺-三(二乙基氨基)鉭(TBTDET )。進(jìn)一步實施方式使用其他鉭-胺絡(luò)合物用于鉭前驅(qū)體，包括五(二甲基氨基)鉭(PDMAT)、叔丁基氨基-三(二乙基氨基)鉭(TDBDET)、五(二乙基氨基)鉭(PDEAT)、五(乙基甲基氨基)鉭(PEMAT )，和酰亞胺-三(二甲氨基)鉭(TAIMATA)。這些鉭前驅(qū)體都含有氮。當(dāng)使用這些前驅(qū)體之一時，如果使用氫等還原劑，可以形成鉭(C) (N)。含氮還原劑的使用可生成富氮的TaN層。例如，含氮還原劑包括氨、氫和氨的混合物、以及胺(例如，三甲基胺，三乙基胺)。其他含鉭前驅(qū)體也可用于沉積TaN保護(hù)層。
權(quán)利要求
1.一種方法，其包括: (a)使用配置成比第一等離子體輔助沉積工藝在晶片襯底中產(chǎn)生顯著較少的損傷的工藝在所述晶片襯底的表面上沉積保護(hù)層，其中，所述保護(hù)層的厚度小于約100埃；以及 (b)使用所述第一等離子體輔助沉積工藝在所述保護(hù)層上沉積阻擋層。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述保護(hù)層約一個單層厚。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述保護(hù)層的厚度是約3至30埃。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述第一等離子體輔助沉積工藝使用用大于約300瓦射頻功率產(chǎn) 生的等離子體。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述保護(hù)層包括金屬。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述保護(hù)層包括氮化鉭。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述阻擋層包括氮化鉭。
8.根據(jù)權(quán)利要求1所述的方法，其中，操作(a)和(b)在相同的處理室中進(jìn)行。
9.根據(jù)權(quán)利要求1所述的方法，其中，操作(a)包括熱原子層沉積工藝。
10.根據(jù)權(quán)利要求1所述的方法，其中，操作(a)包括采用低功率等離子體的化學(xué)氣相沉積工藝。
11.根據(jù)權(quán)利要求1所述的方法，其中，操作(a)包括采用遠(yuǎn)程等離子體源的化學(xué)氣相沉積工藝或采用遠(yuǎn)程等離子體源的原子層沉積工藝。
12.根據(jù)權(quán)利要求1所述的方法，其中，其上沉積所述保護(hù)層的所述晶片的所述表面包括電介質(zhì)。
13.根據(jù)權(quán)利要求12所述的方法，其中，所述電介質(zhì)是低k電介質(zhì)。
14.根據(jù)權(quán)利要求12所述的方法，其中，所述電介質(zhì)是高k電介質(zhì)。
15.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括: 在操作(a)后但在操作(b)之前，處理所述保護(hù)層。
16.根據(jù)權(quán)利要求1所述的方法，其中，所述第一等離子體輔助沉積工藝包括離子誘導(dǎo)的原子層沉積工藝。
17.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括: 施加光致抗蝕劑到所述晶片襯底上； 使所述光致抗蝕劑暴露于光； 圖案化該抗蝕劑并轉(zhuǎn)移圖案到所述晶片襯底上；以及 從所述晶片襯底選擇性地去除所述光致抗蝕劑。
18.一種裝置，其包括: (a)處理室；以及 (b)控制器，其包括程序指令，所述程序指令用于進(jìn)行包括以下步驟的處理: 使用配置成比第一等離子體輔助沉積工藝在晶片襯底中產(chǎn)生顯著較少的損傷的工藝在所述晶片襯底的表面上沉積保護(hù)層，其中，所述保護(hù)層的厚度小于約100埃；以及 使用所述第一等離子體輔助沉積工藝在所述保護(hù)層上沉積阻擋層。
19.一種系統(tǒng)，其包括權(quán)利要求18所述的裝置，以及步進(jìn)式曝光機(jī)。
20.一種非暫時性計算機(jī)的機(jī)器可讀介質(zhì)，其包括用于控制沉積裝置的程序指令，所述指令包括用于以下操作的代碼:使用配置成比第一等離子體輔助沉積工藝在晶片襯底中產(chǎn)生顯著較少的損傷的工藝在所述晶片襯底的表面上沉積保護(hù)層，其中，所述保護(hù)層的厚度小于約100埃；以及使用所述第一等離子 體輔助沉積工藝在所述保護(hù)層上沉積阻擋層。
全文摘要
本發(fā)明公開了用于在晶片襯底沉積保護(hù)層的系統(tǒng)、方法和裝置。在一個方面中，用配置成比第一等離子體輔助沉積工藝在晶片襯底中產(chǎn)生顯著較少的損傷的工藝在晶片襯底的表面上沉積保護(hù)層。該保護(hù)層的厚度小于約100埃。使用所述第一等離子體輔助沉積工藝在該保護(hù)層上沉積阻擋層。
文檔編號H01L21/205GK103140915SQ201180047664
公開日2013年6月5日 申請日期2011年9月21日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者吳暉榮, 凱·宋, 維克托·盧, 樸凱金, 游偉凡 申請人:諾發(fā)系統(tǒng)公司