專利名稱：多管芯封裝件內(nèi)的基于規(guī)則的半導(dǎo)體管芯堆疊和接合的制作方法
技術(shù)領(lǐng)域：
實施方式涉及一種多管芯半導(dǎo)體封裝件內(nèi)的半導(dǎo)體管芯的基于規(guī)則的堆疊和線接合(wire bonding)。
背景技術(shù)：
對便攜式消費類電子產(chǎn)品的需求的強(qiáng)勁增長驅(qū)動了對高容量存儲設(shè)備的需要。如快閃存儲器存儲卡等非易失性半導(dǎo)體存儲器件越來越多地用于滿足對數(shù)字信息存儲和交 換的空前增長的需求。這些存儲器件的便攜性、通用性和強(qiáng)健的設(shè)計以及高可靠性和大容量已經(jīng)使得這樣的存儲器件能夠理想地用于多種電子設(shè)備中，包括例如數(shù)字照相機(jī)、數(shù)字音樂播放器、電視游戲控制臺、個人數(shù)字助理以及移動電話。雖然已知多種封裝配置，然而通?？梢詫⒖扉W存儲器存儲卡制造為系統(tǒng)級封裝(SiP)或多芯片模塊(MCM)，其中，在所謂的三維堆疊配置中，多個管芯安裝在基底上。圖I和圖2的現(xiàn)有技術(shù)中示出了傳統(tǒng)的半導(dǎo)體封裝件20 (沒有模制化合物)的邊視圖。典型的封裝件包括安裝至基底26的多個半導(dǎo)體管芯22、24。雖然示出了兩個這樣的管芯，但是，已知可以在半導(dǎo)體封裝件中堆疊八個或更多個管芯。半導(dǎo)體管芯可以在管芯的上表面上形成有管芯接合墊，本文中稱為引腳?；?6可以由夾在上導(dǎo)電層與下導(dǎo)電層之間的電絕緣核形成?？梢詫ι虾?或下導(dǎo)電層進(jìn)行蝕刻以形成包括電引線和接觸墊的導(dǎo)電圖案。接觸墊在本文中被稱作指狀物(finger)。在半導(dǎo)體管芯22、24的引腳與基底26的指狀物之間焊接有線接合物以將半導(dǎo)體管芯電耦接至基底?；咨系碾娨€又在管芯與主機(jī)裝置之間提供電路徑。一旦在管芯與基底之間進(jìn)行了電連接，則接著通常將組件裝入模制化合物中以提供保護(hù)封裝件。如圖I的現(xiàn)有技術(shù)所示，已知，可以將兩個或更多個半導(dǎo)體管芯直接疊放，從而占據(jù)基底上的很小的區(qū)域。但是，在堆疊配置中，在相鄰半導(dǎo)體管芯之間必須提供用于接合線30的空間。除了接合線30本身的高度，接合線上方必須留有額外的空間，這是因為一個管芯與下一個管芯的接合線30的接觸可能導(dǎo)致電短路。如圖I所示，因此，已知，可以提供介電間隔層34，以便為將線接合物30接合至較低管芯24上的引腳提供足夠的空間。作為半導(dǎo)體管芯的對準(zhǔn)堆的可替選物，已知，可以將半導(dǎo)體管芯以如圖2至4的現(xiàn)有技術(shù)所示的偏移量疊放，使得下一個較低管芯的引腳暴露。例如，在Lin等人的題為“Multichip Module Having A Stacked Chip Arrangement(具有堆疊的芯片布置的多芯片模塊)”的美國專利No. 6，359，340中示出了這樣的配置。偏移配置提供了便于接入每個半導(dǎo)體管芯上的引腳的優(yōu)點。對于如圖2所示的具有少量管芯的配置，例如2個管芯，已知，可以將堆中的每個管芯直接線接合至基底。但是，如上所述，管芯堆通常包括8個或更多個堆疊的半導(dǎo)體管芯。在這種情況下，堆中的每個管芯可以線接合至緊下方的管芯，或可能是兩個管芯下方的管芯。圖3至4的現(xiàn)有技術(shù)中示出了該配置。在圖3和圖4所示的示例中，堆包括三個半導(dǎo)體管芯22、24和34，每個管芯通過線30接合至堆中的下方管芯。底部管芯24可以線接合至基底26。此外，各個管芯上的相應(yīng)引腳被線接合在一起。因此，管芯34上的引腳被線接合至管芯24上的第一引腳；管芯24上的第一引腳又線接合至管芯22上的第一引腳；管芯22上的第一引腳又線接合至基底26上的第一指狀物。在圖4中，跨管芯34、24和22的每個相應(yīng)管芯正是如此。雖然以上布線配置可以用于數(shù)據(jù)引腳和控制引腳，然而，在多于四個管芯的更大的管芯堆中，管芯的地址引腳的布線變得更加困難。除了豎直線接合，還需要對角地進(jìn)行線接合，并且要求堆中的間隔開的兩個管芯之間的跳接很長。如關(guān)于圖5的現(xiàn)有技術(shù)更加詳細(xì)地說明的，該復(fù)雜情況的一個原因是管芯在基底上按升數(shù)序進(jìn)行傳統(tǒng)堆疊。圖5是包括安裝至基底26的八個管芯的典型的NAND半導(dǎo)體管芯堆的示意圖。傳統(tǒng)上，從管芯0開始，依次前進(jìn)至管芯7，以一定的偏移將管芯疊放。圖5還示出了來自每個管芯的對準(zhǔn)的多行引腳，即，引腳19至23 (未示出其他引腳)。在這些引腳中，引腳20、21和23用作用于識別管芯堆中的管芯0-7中的每個管芯的芯片地址引腳(CADD2x、CADDlx和CADDOx)。對于堆中給定的管芯，引腳20、21、23中的一個引腳的低電壓表示邏輯0，引腳20、21,23中的一個引腳的高電壓表示邏輯I。因此，使用每個管芯上的三個地址引腳，可以依次從在堆底部處的000 (管芯0)到在堆頂部處的111 (管芯7)唯一地尋址圖5的傳統(tǒng)堆中·的每個管芯。圖5還示出了可以是用于每個管芯0-7的電源信號V。。的引腳19以及可以是電壓監(jiān)控器乂_的引腳22。如NAND半導(dǎo)體封裝件中所示出(沒有線接合連接)的，通常可以省略V_或使V_斷開。堆中的各個管芯上的處于低電壓狀態(tài)的地址引腳20、21、23可以經(jīng)由多組豎直的和/或?qū)堑木€接合而電耦接在一起，然后這些多組已接合的引腳可以接合至基底上的接地接觸墊。類似地，堆中的各個管芯上的處于高電壓狀態(tài)的地址引腳20、21、23可以經(jīng)由多組豎直的和/或?qū)堑木€接合而電耦接在一起，然后這些多組已接合的引腳可以接合至基底上的電源接觸墊。必須以能夠防止線交叉的方式來實現(xiàn)該線接合，其中，線交叉可能導(dǎo)致電短路。具有例如三個地址引腳的更大的管芯堆的線接合的一個缺點是，沒有以使得實現(xiàn)所有線接合所需要的線的長度最小的方式來實施接合處理。通常，在進(jìn)行線接合的第一通過之后，需要將管芯堆中彼此間隔很大的距離的剩余的引腳彼此連接。這種情況需要長度很長的線來進(jìn)行連接。線接合線通常由昂貴的金形成。并且，不僅僅線的長度是問題。越長的接合線更容易折斷、松弛或與相鄰接合線發(fā)生短路。因此，為了提供所需要的牢固性，較長的接合線由較粗直徑的材料制成。使用來自單個線軸的線對半導(dǎo)體封裝件進(jìn)行線接合。因此，即使僅有少量較長的連接需要較粗直徑的線接合，相同直徑的線可以用于所有連接。假定每個封裝件中的大量線接合，以及大量制造的封裝件，使用更多且更粗的金線明顯地增加了封裝件的制造成本。傳統(tǒng)線接合封裝件的另一問題是，需要超過兩個接地接觸墊和電源接觸墊來唯一地尋址堆中的地址引腳。在圖5的現(xiàn)有技術(shù)中，具有三個地址引腳CADD2x、CADDlx和CADDOx的傳統(tǒng)的八個管芯的堆可能總共需要六個接地(GND)引腳和電源(PWR，Vcc)引腳來將地址引腳連接至基底?；咨系目臻g是非常寶貴的，并且使用較少的接地引腳和電源引腳來連接至地址引腳是有利的。


圖I至圖3是不同傳統(tǒng)半導(dǎo)體器件的現(xiàn)有技術(shù)側(cè)視圖。圖4是半導(dǎo)體器件的立體圖，示出了管芯堆中的每個管芯上的、豎直接合至相鄰管芯上的對準(zhǔn)的引腳的引腳。圖5是包括按升數(shù)序排列的八個管芯的半導(dǎo)體堆的示意性表示。圖6是本技術(shù)的實施方式的操作的高級別流程圖。圖7是按照本技術(shù)的實施方式的用于使用格雷碼(gray code)來在基底上對管芯進(jìn)行排序的流程圖。圖8是按照圖7的流程圖排序的管芯堆的示意性布局。圖9是按照圖7的流程圖排序的管芯堆的俯視圖。圖10是用于在本技術(shù)的實施方式的線接合處理期間進(jìn)行單跳豎直跳接的流程圖。圖11是在圖10的流程圖中示出的處理期間進(jìn)行單跳豎直跳接的管芯堆的俯視圖。圖12是在圖10的流程圖中示出的處理完成時進(jìn)行單跳豎直跳接的管芯堆的俯視圖。圖13A和圖13B是用于在本技術(shù)的實施方式的線接合處理期間進(jìn)行對角跳的流程圖。圖14是在圖13A的流程圖中示出的處理的第一部分期間進(jìn)行對角跳接的管芯堆的俯視圖。圖15是在圖13A的流程圖中示出的處理的第二部分期間進(jìn)行對角跳接的管芯堆的俯視圖。
圖16是在圖13A和圖13B的流程圖中示出的處理完成時進(jìn)行對角跳接的管芯堆的俯視圖。圖17是作為圖14至16的對角跳接的可替選實施方式的進(jìn)行水平跳接的管芯堆的俯視圖。圖18是用于進(jìn)行多跳豎直跳接以將隔離的多組低電壓狀態(tài)的引腳被線接合在一起的流程圖。圖19是在圖18的流程圖中示出的處理完成時進(jìn)行多跳豎直跳接的管芯堆的俯視圖。圖20是使用單個接地引腳和單個電源引腳來線接合至基底的管芯堆的俯視圖。圖21是按照本技術(shù)的實施方式排序和線接合的十六個管芯的堆的示意性布局。圖22是按照圖21的實施方式排序和線接合的十六個管芯的堆的俯視圖。圖23是根據(jù)本技術(shù)的實施方式制造的半導(dǎo)體封裝件的邊視圖。
具體實施例方式現(xiàn)在將參考圖6至圖23描述實施方式，圖6至圖23涉及基于規(guī)則的方法，該方法用于優(yōu)化線接合跳接以使用于線接合的線的量最少和/或使基底上的用于支持所有有線連接的電源墊和接地墊的量最少。一般而言，本技術(shù)教導(dǎo)一種方法，該方法使用最短的線接合跳接將低電壓引腳彼此線接合以及將高電壓引腳彼此線接合。這使接合所有引腳所需要的線的長度最小化。此外，由于堆中的所有線接合跳接的長度被最小化，所以也可以使線的
直徑最小。本技術(shù)的方法還將堆中的管芯上的所有低電壓地址引腳彼此電耦接，以及將管芯堆上的所有高電壓地址引腳彼此電耦接。因此，可以通過基底上的單個接地接觸和單個電源接觸來給堆上的所有地址弓I腳供電。這減小了接地接觸墊和電源接觸墊所需要的基底上的空間。在實施方式中，本系統(tǒng)優(yōu)化了半導(dǎo)體封裝件中的器件堆的管芯ID排序以及基底上的管芯的線接合。管芯例如可以是NAND快閃存儲器管芯，但是，應(yīng)理解，本技術(shù)可以用于優(yōu)化其他多種類型的堆疊的半導(dǎo)體部件的排序和線接合，例如NOR型快閃存儲器管芯以及 DRAM (動態(tài)隨機(jī)存取存儲器)、SDRAM (同步動態(tài)隨機(jī)存取存儲器)和CMOS (互補金屬氧化物半導(dǎo)體)器件?；卓梢允侨魏我阎愋偷幕?，例如印刷電路板(PCB)、引線框或磁帶自動接合(TAB)基底。下面關(guān)于八個管芯的堆來說明實施方式。但是，應(yīng)理解，本技術(shù)可以用于少于八個管芯的堆。本技術(shù)在設(shè)定用于超過八個管芯的半導(dǎo)體管芯堆的線接合布局方面也具有特別的優(yōu)勢?？梢岳斫?，可以以許多不同的形式來實施本半導(dǎo)體器件，并且不應(yīng)該認(rèn)為本半導(dǎo)體器件局限于本文中闡述的實施方式。本文中使用的術(shù)語“左”和“右”、“頂部”和“底部”、“較高”和“較低”以及這些術(shù)語的衍生術(shù)語僅是出于方便和說明目的，而并不是意在對限制半導(dǎo)體器件的描述，其中，可以盡可能多地交換參考項目的位置。圖6是根據(jù)本技術(shù)的實施方式的用于優(yōu)化線接合的方法的高級別流程圖。在步驟100，確定堆中的管芯的順序。如背景技術(shù)部分中說明的，該順序通常是管芯的升數(shù)序，從底部處的管芯0開始到頂部處的管芯7。因此，引腳CADD2x、CADDlx和CADDOx從000至111依次編號。根據(jù)本技術(shù)的一方面，可以使用格雷碼代替簡單的升數(shù)序來對堆中的管芯進(jìn)行排序。格雷碼是二進(jìn)制數(shù)的有序序列，其中，從一個數(shù)到下一個數(shù)，位僅在一個位上變化。因此，在3位格雷碼中，元素0 (000)可以緊跟著元素I (001)放置，這是因為僅元素的最低有效的位變化。但是，元素I (001)不能緊跟著元素2 (010)放置，這是因為元素的最后兩位都發(fā)生了變化。通過格雷碼而不是傳統(tǒng)的按升數(shù)序來對管芯堆中的管芯進(jìn)行排序，部分導(dǎo)致了優(yōu)化的線接合圖案。給出以上用于通過格雷碼來對管芯ID進(jìn)行排序的公開內(nèi)容，技術(shù)人員可以理解大量可以設(shè)定管芯ID的格雷碼排序的方法。在實施方式中，可以使用狀態(tài)機(jī)和卡諾圖映射以已知的方式來設(shè)定格雷碼堆，使得管芯的格雷碼堆具有反射特性和循環(huán)性質(zhì)(筒式移位)，反射特性使得能夠容易添加更多的地址線和位，循環(huán)性質(zhì)允許起始數(shù)字是任何數(shù)字，并且，保持循環(huán)特性。圖I的流程圖示出了一種在八個管芯的堆中設(shè)定管芯0至I的順序的方法。在實施方式中，從堆的頂部向下設(shè)定管芯的排序，并且在實施方式中，堆上的頂部管芯以管芯0開始。如下所示，在另外的實施方式中，排序可以從底部處開始，或者從底部與頂部之間的任何位置處開始，并且，在另外的實施方式中，堆不需要以管芯0開始。下面詳細(xì)說明圖7，但是，通常，按照圖7操作的系統(tǒng)以給定的管芯ID號碼(N)開始。然后，系統(tǒng)通過尋找高于(N+1)的I管芯，然后尋找低于(N-I)的I管芯、然后尋找高于(N+2)的2管芯、然后尋找低于(N-2)的2管芯等來堆疊下一個管芯，直到找到符合格雷碼并且沒有被使用的下一個管芯。系統(tǒng)持續(xù)地堆疊管芯，直到設(shè)定了堆中的所有管芯的順序。在步驟130中，系統(tǒng)以頂部管芯N開始，其中，N表示管芯的十進(jìn)制身份。在管芯0處于堆的頂部處的實施方式中，初始地，N=O0步驟130也初始化任意計數(shù)器j至I。在步驟132中，系統(tǒng)檢查是否有更多管芯要放置在堆中。首次通過回路時，有更多的管芯要放置在堆上。在八個管芯的堆中，系統(tǒng)八次通過回路，直到所有管芯在管芯堆中被分配了一個位置。一旦在步驟132中設(shè)定了所有八個管芯的位置，則在步驟134中，可以按照通過圖7的步驟所設(shè)定的順序?qū)⒐苄径询B在基底上。在那種情況下，本系統(tǒng)的用于在基底上對管芯進(jìn)行排序的操作結(jié)束。假設(shè)在步驟132中有更多管芯要放置在堆中，則接下來在步驟136中，系統(tǒng)檢查是否存在與管芯N滿足格雷碼的剩余的管芯N+j。因此，在第一管芯是管芯0并且j=l處，N+j等于1，并且系統(tǒng)檢查管芯I (001)的二進(jìn)制表示是否與管芯0 (000)的二進(jìn)制表示滿足格雷碼。在這種情況下，滿足，因此，在步驟138中，在將管芯N+j的位置設(shè)定為在下方并且與管芯N緊鄰。在步驟140中將N遞增至N+j，然后在步驟142中將j重新初始化為I。然·后，系統(tǒng)重新返回至步驟136，以在堆中尋找下一個管芯。在步驟136中，對于N和j的給定值，如果沒有滿足格雷碼的剩余的管芯N+j，則系統(tǒng)跳到步驟144。例如，繼續(xù)對管芯的上述排序，其中，N現(xiàn)在等于1，j被重置為1，系統(tǒng)檢查管芯2 (N+j)是否與管芯I滿足格雷碼。不滿足，因此，系統(tǒng)跳到步驟144。在步驟144中，系統(tǒng)檢查是否存在滿足格雷碼的剩余的管芯N-j。其中，N=l，j=l，N-j=0。已經(jīng)設(shè)定了管芯0在堆上的位置，因此，沒有這樣的剩余的管芯。因此，系統(tǒng)跳到步驟154，使j遞增1，并且返回至步驟132以檢查要放置在堆上的更多的管芯。繼續(xù)以上示例，堆中有更多管芯，因此，系統(tǒng)移動至步驟136并且再次檢查是否存在滿足格雷碼的剩余的管芯N+j。這次，雖然N仍然是1，但是j=2，因此，系統(tǒng)檢查管芯3(N+j)是否與管芯N滿足格雷碼。管芯3 (011)與管芯I (001)滿足格雷碼，因此，在步驟138中，將管芯3的位置設(shè)定成放置在管芯I的緊下方。在步驟140中，將N設(shè)定成芯片3，在步驟142中，將j重新初始化為1，并且系統(tǒng)返回至步驟132。循環(huán)中的接下來的時間，在步驟132中仍然有更多管芯，因此，系統(tǒng)檢查是否存在與管芯N滿足格雷碼的剩余的管芯N+j。管芯4 (100)沒有與管芯3 (011)滿足格雷碼，因此，系統(tǒng)跳到步驟144，以檢查是否存在滿足格雷碼的剩余的管芯N-j。管芯2 (N-j)保持被放置在堆上，并且與管芯3滿足格雷碼，因此，在步驟148中，將管芯2的位置設(shè)定為在管芯3的緊下方。在步驟150中，將N設(shè)定成N-j，并且在步驟152中將j重新初始化為I。然后，系統(tǒng)返回至步驟132以檢查堆上的更多的管芯。系統(tǒng)繼續(xù)以上步驟，直到已經(jīng)設(shè)定了所有芯片在堆中的位置。對于八個芯片的堆，圖7中示出的以上步驟將生成如表格2中示出的堆中的管芯的序列。堆的底部堆的頂部
權(quán)利要求
1.一種對在基底上包括半導(dǎo)體管芯堆的半導(dǎo)體封裝件內(nèi)的線接合進(jìn)行優(yōu)化的方法，每個半導(dǎo)體管芯包括用于向所述管芯傳遞信號以及從所述管芯傳遞信號的多個引腳，所述方法包括以下步驟 (a)基于通過格雷碼對所述堆中的所述管芯上的所述多個引腳中的地址引腳進(jìn)行排序來設(shè)定所述管芯在所述基底上的順序；以及 (b)按照在所述步驟(a)中設(shè)定的所述順序?qū)⑺龉苄竟潭ㄖ了龌住?br> 2.根據(jù)權(quán)利要求I所述的方法，所述步驟(a)和(b)包括以下步驟設(shè)定三個或更多個半導(dǎo)體管芯的順序，以及將所述半導(dǎo)體管芯固定至所述基底。
3.根據(jù)權(quán)利要求I至2中任一項所述的方法，設(shè)定所述管芯在所述基底上的順序的所述步驟(a)包括以下步驟將具有標(biāo)識O的管芯設(shè)定為所述堆中的頂部管芯。
4.根據(jù)權(quán)利要求I至3中任一項所述的方法，進(jìn)一步包括以下步驟 (c)在所述堆中將所述管芯彼此線接合；以及 Cd)將所述堆線接合至所述基底。
5.根據(jù)權(quán)利要求4所述的方法，在所述堆中將所述管芯彼此線接合的所述步驟(c)包括以下步驟 (C) (I)將所有被分配了低電壓狀態(tài)的地址引腳彼此電連接；以及 (c)(2)將所有被分配了高電壓狀態(tài)的地址引腳彼此電連接。
6.根據(jù)權(quán)利要求4至5中任一項所述的方法，將所述堆線接合至所述基底的所述步驟(d)包括以下步驟 (d)(I)將所有被分配了低電壓狀態(tài)的地址引腳連接至所述基底上的單個接地接觸墊；以及 (d)(2)將所有被分配了高電壓狀態(tài)的地址引腳連接至所述基底上的單個電源接觸墊。
7.根據(jù)權(quán)利要求4至6中任一項所述的方法，在所述堆中將所述管芯彼此線接合的所述步驟(C)包括以下步驟 (C) (I)將所述堆中的相鄰管芯上的所述多個引腳中的所有具有相同電壓狀態(tài)的對準(zhǔn)的引腳彼此電連接； Ce) (2)將所述堆中的相鄰管芯上的所述多個引腳中的具有相同電壓狀態(tài)的對角引腳彼此電連接，所述對角是指與相鄰管芯上的下一個相鄰地址引腳成對角；以及 (c) (3)將隔離的任一組電連接的引腳電連接至所述堆中的與所述基底相鄰的底部管-I-HO
8.根據(jù)權(quán)利要求4至6中任一項所述的方法，在所述堆中將所述管芯彼此線接合的所述步驟(C)包括以下步驟 (C) (I)將所述堆中的相鄰管芯上的所述多個引腳中的所有具有相同電壓狀態(tài)的豎直對準(zhǔn)的引腳彼此電連接； (c) (2)將所述堆中的給定管芯上的所述多個引腳中的具有相同電壓狀態(tài)的水平引腳彼此電連接，所述水平是指與所述給定管芯上的下一個相鄰地址引腳成水平；以及 (c)(3)將隔離的任一組電連接的引腳電連接至所述堆中的與所述基底相鄰的所述底部管芯。
9.根據(jù)權(quán)利要求7至8中任一項所述的方法，將隔離的任一組電連接的引腳電連接至底部管芯的所述步驟(C) (3)包括以下步驟在對準(zhǔn)的引腳之間進(jìn)行豎直跳接。
10.一種對在基底上包括具有五個至三十二個半導(dǎo)體管芯的堆的半導(dǎo)體封裝件內(nèi)的線接合進(jìn)行優(yōu)化的方法，每個半導(dǎo)體管芯包括用于向所述管芯傳遞信號以及從所述管芯傳遞信號的多個引腳，對線接合的優(yōu)化使服務(wù)于所述多個引腳中的地址引腳所需要的所述基底上的電源墊和接地墊最少，所述方法包括以下步驟 Ca)將所有指定用于低電壓狀態(tài)的地址引腳彼此電連接； (b)將所有指定用于高電壓狀態(tài)的地址引腳彼此電連接； (C)將所有用于低電壓狀態(tài)的地址引腳連接至所述基底上的單個接地接觸墊；以及 (d)將所有用于高電壓狀態(tài)的地址引腳連接至所述基底上的單個電源接觸墊。
11.根據(jù)權(quán)利要求10所述的方法，進(jìn)一步包括以下步驟按照通過使用所述堆中的所述管芯上的所述地址引腳的格雷碼所確定的順序，將所述管芯在所述基底上并且彼此地固定。
12.根據(jù)權(quán)利要求10至11中任一項所述的方法，其中，將所有用于低電壓狀態(tài)的地址引腳連接至所述基底上的單個接地接觸墊的所述步驟(c)包括以下步驟在所述接地接觸墊與固定至所述基底的底部管芯上的低電壓狀態(tài)引腳之間進(jìn)行單跳連接。
13.根據(jù)權(quán)利要求10至12中任一項所述的方法，其中，將所有用于高電壓狀態(tài)的地址引腳連接至所述基底上的單個電源接觸墊的所述步驟(d)包括以下步驟在所述電源接觸墊與固定至所述基底的底部管芯上的高電壓狀態(tài)引腳之間進(jìn)行單跳連接。
14.根據(jù)權(quán)利要求10至13中任一項所述的方法，所述將所述管芯固定在所述基底上的步驟包括以下步驟將具有管芯0的管芯固定在所述堆的距所述基底最遠(yuǎn)的頂部處。
15.根據(jù)權(quán)利要求10至14中任一項所述的方法，所述步驟(a)包括以下步驟 (c)(I)將所述堆中的相鄰管芯上的所述多個引腳中的所有對準(zhǔn)的高電壓狀態(tài)引腳彼此電連接； (c) (2)將所述堆中的相鄰管芯上的所述多個引腳中的對角的高電壓狀態(tài)引腳彼此電連接，所述對角是指與相鄰管芯上的下一個相鄰地址引腳成對角；以及 (c)(3)經(jīng)由豎直線接合連接，將隔離的任一組電連接的高電壓狀態(tài)引腳電連接至所述堆中的與所述基底相鄰的底部管芯。
全文摘要
公開了一種優(yōu)化線接合跳接的基于規(guī)則的方法，該方法使用于線接合的線的量最少和/或使基底上的用于支持所有有線連接的電源墊和接地墊的量最少。
文檔編號H01L25/065GK102971793SQ201180013464
公開日2013年3月13日 申請日期2011年2月7日 優(yōu)先權(quán)日2010年2月8日
發(fā)明者查爾斯·弘-祥·吳 申請人:桑迪士克技術(shù)有限公司