專利名稱：半導體電子部件和電路的制作方法
技術領域：
本發(fā)明涉及半導體電子器件和部件，以及其中可利用這些器件和部件的各種電路應用。
背景技術：
迄今為止，功率電子應用中所使用的大多數(shù)晶體管一般用硅(Si)半導體材料制作。用于功率應用的普通晶體管器件包括Si CoolM0S、Si功率MOSFET和Si絕緣柵雙極型晶體管(IGBT)。雖然Si功率器件并不昂貴，但其具有大量缺點，包括相對較低的切換速度和高水平的電噪聲。最近，氮化硅(SiC)功率器件由于其優(yōu)越性而被納入考慮。諸如鍺硅(GaN)器件的III-N半導體器件正涌現(xiàn)出而作為具有吸引力的候選者，以攜載大電流、支持高電壓并提供非常低的導通電阻和快速的切換(switch)時間。 大多數(shù)傳統(tǒng)的III-N高電子遷移率晶體管(HEMT)以及相關的晶體管器件是常通的，即具有負的閾值電壓，這意味著它們可以在零柵電壓下傳導電流。這些具有負閾值電壓的器件已知為耗盡型(D型)器件。優(yōu)選的是，功率電子器件具有不能在零柵電壓下傳導電流常閉型器件、即具有正閾值電壓的器件，以便通過防止器件的意外導通而避免損壞器件或其他電路部件。常閉型器件常稱為增強型(E型)器件。高壓III-N E型器件的可靠制作和制造迄今經(jīng)證實是非常困難的。對單個高壓E型器件的另一替代方式是在圖I的配置中將高壓D型器件與低壓E型器件組合以形成混合器件，在許多情況下這實現(xiàn)與如圖2所示的單個高壓E型器件相同或相似的輸出特性。圖I的混合器件包括都裝在封裝體(package) 10中的高壓D型晶體管23和低壓E型晶體管22，該封裝體包括源引線11、柵引線12和漏引線13。低壓E型晶體管22的源電極和高壓D型晶體管23的柵電極都電連接到源引線11。低壓E型晶體管22的柵電極電連接到柵引線12。高壓D型晶體管23的漏電極電連接到漏引線13。高壓D型晶體管23的源電極電連接到低壓E型晶體管22的漏電極。圖2的器件包括裝在與圖I的混合器件相同或相似的封裝體中的單個高壓E型晶體管21。高壓E型晶體管21的源電極連接到源引線11，高壓E型晶體管21的柵電極連接到柵引線12，且高壓E型晶體管21的漏電極連接到漏引線13。圖I和圖2中的器件都能夠在相對于源引線11而向柵引線12施加OV時，阻斷(block)源引線11與漏引線13之間的高電壓，并且器件都可以在相對于源引線11而向柵引線12施加足夠正的電壓時，將電流從源引線11傳導至漏引線13。雖然存在許多其中可以使用圖I的混合器件代替圖2的單個高壓E型器件的常規(guī)應用，但也存在某些其中必須對混合器件的結(jié)構進行修改和/或改進以便實現(xiàn)合乎期望的輸出的應用。

發(fā)明內(nèi)容
在一個方面中，描述了一種電子部件。該部件包括高壓耗盡型晶體管、低壓增強型晶體管、和包封所述高壓耗盡型晶體管和所述低壓增強型晶體管的單個封裝體。所述高壓耗盡型晶體管的源電極電連接到所述低壓增強型晶體管的漏電極，所述高壓耗盡型晶體管的漏電極電連接到所述單個封裝體的漏引線，所述低壓增強型晶體管的柵電極電連接到所述單個封裝體的柵引線，所述高壓耗盡型晶體管的柵電極電連接到所述單個封裝體的附加引線，且所述低壓增強型晶體管的源電極電連接到所述單個封裝體的導電的結(jié)構部分。在另一方面中，描述了一種電子部件，其包括高壓耗盡型晶體管、低壓增強型晶體管、電阻器、以及包封所述高壓耗盡型晶體管、所述低壓增強型晶體管、和電阻器的單個封裝體。所述高壓耗盡型晶體管的源電極電連接到所述低壓增強型晶體管的漏電極，所述高壓耗盡型晶體管的漏電極電連接到所述單個封裝體的漏引線，所述低壓增強型晶體管的柵電極電連接到所述單個封裝體的柵引線，所述低壓增強型晶體管的源電極電連接到所述單個封裝體的所述導電的結(jié)構部分，所述電阻器的第一端電連接到所述高壓耗盡型晶體管的柵電極，且所述電阻器的第二端電連接到所述單個封裝體的所述導電的結(jié)構部分。在又一方面中，描述了一種電子部件，其包括高壓耗盡型晶體管、低壓增強型晶體管、以及包封所述高壓耗盡型晶體管和所述低壓增強型晶體管的單個封裝體。所述高壓耗 盡型晶體管的源電極電連接到所述低壓增強型晶體管的漏電極，所述高壓耗盡型晶體管的漏電極電連接到所述單個封裝體的漏引線，所述低壓增強型晶體管的柵電極電連接到所述單個封裝體的柵引線，所述高壓耗盡型晶體管的柵電極電連接到所述單個封裝體的附加引線，且所述低壓增強型晶體管的源電極電連接到所述單個封裝體的源引線。本文中所描述的器件和方法的實施方式可以包括下列特征中的一個或多個。所述低壓增強型晶體管的所述柵電極可以不電連接到包封在所述單個封裝體中的任何晶體管的任何電極。所述單個封裝體還可以包括源引線。所述源引線可以電連接到所述單個封裝體的所述導電的結(jié)構部分。當相對于所述單個封裝體的所述源引線的電壓的所述柵引線的電壓比所述電子部件的閾值電壓大、相對于所述單個封裝體的所述源引線而向所述漏引線施加高電壓、且所述高壓耗盡型晶體管的所述柵電極的電壓比所述單個封裝體的所述源引線的電壓低時，所述電子部件的短路殘存性(survivability)可以至少為10微秒。所述高電壓可以至少為約300V。所述附加引線的電壓可以比所述單個封裝體的所述源引線的電壓至少低約IV。與當所述附加引線的電壓等于所述源引線的電壓時相比，當所述附加引線的電壓低于所述源引線的電壓時，能流過所述電子部件的最大電流可以較小。所述器件可以包括電容器，其中，所述電容器的第一端電連接到所述高壓耗盡型晶體管的所述柵電極，且所述電容器的第二端電連接到所述低壓增強型晶體管的所述源電極。所述單個封裝體可以包封所述電容器。所述高壓耗盡型晶體管可以為III族氮化物晶體管。所述低壓增強型晶體管可以為硅基晶體管或III族氮化物晶體管。所述器件可以包括電阻器，其中，所述電阻器的第一端電連接到所述單個封裝體的附加引線，并且所述電阻器的第二端電連接到所述單個封裝體的所述導電的結(jié)構部分。所述單個封裝體還可以包括電連接到所述單個封裝體的所述導電的結(jié)構部分的源引線，并且所述電阻器的所述第二端直接連接到所述源引線。所述電阻器可以在所述單個封裝體的外部。當相對于所述單個封裝體的所述導電的結(jié)構部分的電壓的所述柵引線的電壓比所述電子部件的閾值電壓大、相對于所述單個封裝體的所述導電的結(jié)構部分而向所述漏引線施加高電壓、且所述附加引線的電壓比所述單個封裝體的所述導電的結(jié)構部分的電壓小時，所述電子部件的短路殘存性至少為10微秒。所述附加引線的電壓比所述單個封裝體的所述導電的結(jié)構部分的電壓至少低約IV。與當所述附加引線的電壓等于所述單個封裝體的所述導電的結(jié)構部分的電壓時相比，當所述附加引線的電壓低于所述單個封裝體的所述導電的結(jié)構部分的電壓時，能流過所述電子部件的最大電流可以較小。所述正電壓可以至少為約300V。向所述附加引線施加的電壓可以比所述單個封裝體的所述導電的結(jié)構部分的電壓至少低約IV。所述方法可以包括在第二時刻處將相對于所述單個封裝體的所述導電的結(jié)構部分的所述柵引線的電壓切換到比所述電子部件的所述閾值電壓大的值，允許電流流過所述電子部件。所述單個封裝體還包括源引線，且所述源引線電連接到所述單個封裝體的所述導電的結(jié)構部分。將所述低壓增強型晶體管的所述源電極電連接到所述單個封裝體的所述導電的結(jié)構部分可以包括將所述低壓增強型晶體管的所述源電極電連接到所述單個封裝體的所述源引線。所述高壓耗盡型晶體管和所述電阻器可以位于公共襯底上。高壓耗盡型晶體管和所述電阻器可以包括相同的半導體層結(jié)構。所述高壓耗盡型晶體管和所述電阻器可以包括III-N半導體材料。所述高壓耗盡型晶體管可以包括半導體層結(jié)構，且所述電阻器可以包括位于所述半導體層結(jié)構上的導電或半導電層。所述電阻器可以具有在約100歐姆與100千歐之間的電阻。當相對于所述單個封裝體的所述源引線的電壓的所述柵引線的電壓比所述電子部件的閾值電壓大、相對于所述單個封裝體的所述源引線而向所述漏引線施加高電壓、以及所述高壓耗盡型晶體管的所 述柵電極的電壓比所述單個封裝體的所述源引線的電壓低時，所述電子部件的短路殘存性可以至少為10微秒。所述附加引線的電壓比所述單個封裝體的源引線的電壓可以至少低約IV。與當所述附加引線的電壓等于所述源引線的電壓時相比，當所述附加引線的電壓低于所述源引線的電壓時，能夠流過所述電子部件的最大電流可以較小。本文中所描述的電子部件以及用于操作這些電子部件的方法的優(yōu)點可以包括下列一個或多個。電子部件的壓擺率能夠被限制，這可導致切換期間或緊接在切換之后的電磁干擾(EMI)較低，以及防止連接到這些部件的柵驅(qū)動電路的故障?？闪鬟^電子部件的最大電流能夠被限制，這例如通過提高電子部件的短路殘存性(survivability)可以在外部電路發(fā)生故障的情況下防止損壞電子部件。


圖I和圖2是現(xiàn)有技術的電子部件的示意圖。圖3是電子部件的示意圖。圖4是圖3的電子部件的暴露的平面圖。圖5和圖6是圖3的電子部件的透視圖。圖7是III-N HEMT器件的示意性截面圖。圖8和圖9是連接到電阻器的圖7的III-N HEMT器件的示意性截面圖。圖10是電子部件的暴露的平面圖。圖11和圖12是電子部件的示意圖。圖13是圖11的電子部件的暴露的平面圖。圖14是圖11的電子部件的透視圖。圖15是包含圖11的電子部件的電路的示意圖。圖16和圖17是圖11的電子部件的仿真的I-V特性的繪制圖。圖18和圖19是圖15的電路的電流和電壓特性的繪制圖。
各圖中相同的附圖標記表示相同的元件。
具體實施例方式本文所描述的是封裝后的混合增強型電子部件，其包括高壓耗盡型晶體管和低壓增強型晶體管，兩者都裝在或密封在單個封裝體中。此外，電子部件或是包括連接到耗盡型晶體管的柵電極的集成電阻器，如圖3所示，或是配置成耗盡型晶體管的柵電極電連接到單個封裝體的引線，但不連接到任一晶體管的任何其他電極，如圖11所示。對于具有集成電阻器的電子部件，電阻器可以限制緊跟在電子部件的輸入電壓被切換之后的壓擺率(slew rate)，這可以實現(xiàn)電噪聲或電磁干擾(EMI)的較少產(chǎn)生，以及防止柵驅(qū)動電路的誤操作。對于其中耗盡型晶體管的柵電極電連接到單個封裝體的引線但不電連接到任一晶體管的任何其他電極的電子部件(即，圖11的電子部件)，電阻器可以任選地外部連接到(即，在單個封裝體的外部，使得電阻器不內(nèi)含于單個封裝體的外殼內(nèi))耗盡型晶體管的柵電極，以獲得與具有集成電阻器的電子部件相同的益處，并且另外還允許用戶選擇柵電阻的值，以便優(yōu)化電阻性能。此外，圖11的電子部件可以配置為限流器，以便在外部電路故障的情 況下限制可以流動的電流，從而防止進而會損壞電路或其他外部部件的大電流。下面將進一步描述這些電子部件及其應用。如本文中所使用的，兩個或多個接觸器或者諸如導電層或部件的其他物品，如果通過充分導電的材料來將其連接以確保在接觸器或其他物品的每個處的電勢旨在任何偏置條件下一直相同，即，幾乎相同，則稱其被“電連接”。如本文中所使用的，“混合增強型電子器件或部件”為由高壓耗盡型晶體管和低壓增強型晶體管形成的電子器件或部件，其被配置使得部件可以與單個高壓增強型晶體管類似地操作。即是說，混合增強型器件或部件包括至少三個具有下列特性的節(jié)點。當?shù)谝还?jié)點(源節(jié)點)和第二節(jié)點(柵節(jié)點)被保持在相同電壓時，混合增強型器件或部件可以阻斷相對于源節(jié)點而施加到第三節(jié)點(漏節(jié)點)的正的高電壓。當柵節(jié)點被保持在相對于源電極的足夠正的電壓時，在足夠大的正電壓相對于源節(jié)點而施加到漏節(jié)點時，電流從源節(jié)點流至漏節(jié)點或者從漏節(jié)點流至源節(jié)點。如本文中所使用的，“阻斷電壓”是指當跨晶體管、器件、或部件施加電壓時，晶體管、器件、或部件防止明顯的電流，諸如大于正常傳導期間的工作電流的0. 001倍的電流流過所述晶體管、器件、或部件的能力。換言之，當晶體管、器件、或部件阻斷著跨其而施加的電壓時，流過晶體管、器件、或部件的總電流將不會大于正常傳導期間的工作電流的0.001倍。如本文中所使用的，諸如高壓晶體管的“高壓器件”為針對高壓切換應用而優(yōu)化的電子器件。即是說，當晶體管截止時，其能夠阻斷諸如約300V或更高、約600V或更高、或者約1200V或更高的高電壓，且當晶體管導通時，對于在當中使用其的應用，其具有足夠低的導通電阻(R )，即當顯著的電流流過器件時其經(jīng)歷足夠低的傳導損失。高壓器件可以至少能夠阻斷與使用其的電路中的高壓電源或最大電壓相等的電壓。高壓器件可以能夠阻斷300V、600V、1200V或應用所要求的任何合適的阻斷電壓。換言之，高壓器件可以阻斷OV和至少Vniax之間的所有電壓，其中Vniax是可以由電路或電源所供給的最大電壓，且Vniax例如可以為300V、600V、1200V或應用所要求的其他合適的阻斷電壓。在一些實施方式中，高壓器件可以阻斷OV與至少2*V_之間的任何電壓。如本文中所使用的，諸如低壓晶體管的“低壓器件”為能夠阻斷諸如OV與V1ot (其中V1ot低于Vmax)之間的低電壓、但不能阻斷高于Vlw的電壓的電子器件。在一些實施方式中，V1ot等于約I Vth |、約2* I Vth |、約2* I Vth I或在約|Vth|與3*|Vth|之間，其中|Vth|是其中使用低壓器件的電路內(nèi)所包含的高壓晶體管的閾值電壓的絕對值。在另一些實施方式中，Vlw為約10V、約20V、約30V、約40V或在5V與50V之間，諸如在約IOV與30V之間。在又一些實施方式中，Vlow低于約0. 5*Vmax、低于約0. 3*Vmax、低于約 0. l*Vmax、低于約 0. 05*Vmax 或低于約 0. 02*Vmax。圖I和圖2的器件之間的一個不同之處在于，圖2的E型器件中的每一個晶體管電極均可由終端用戶訪問，而在混合器件中存在不可訪問的若干電極。例如，用戶可以通過施加所期望的電壓或?qū)⑼獠坎考B接到相關聯(lián)的封裝體引線而直接施加任何電壓到圖2的高壓E型晶體管21的任何電極，或連接外部部件到圖2的高壓E型晶體管21的任何電極。對于圖I的混合器件，用戶可以直接施加任何電壓到低壓E型晶體管22的源電極和柵電極以及高壓D型晶體管23的柵電極和漏電極，或可以連接外部部件到低壓E型晶體管22的源電極和柵電極以及高壓D型晶體管23的柵電極和漏電極；而不是施加任何電壓到低壓E型晶體管22的漏電極或高壓D型晶體管23的源電極，或連接外部部件到低壓E型晶體管22的漏電極或高壓D型晶體管23的源電極。此外，施加到高壓D型晶體管23的柵電極的 電壓被限定為總是與施加到低壓E型晶體管22的源電極的電壓相同，這是因為這兩個電極都電連接到同一封裝體引線。類似地，連接到高壓D型晶體管23的柵電極的任何外部部件也都將連接到低壓E型晶體管22的源電極。在許多電路中，諸如圖2的一個或多個高壓E型晶體管將使其柵電極由外部柵驅(qū)動電路來驅(qū)動。即是說，柵驅(qū)動電路的輸出節(jié)點電連接到高壓E型晶體管的柵電極或柵引線12，并施加電壓信號到該柵。對于許多應用，所期望的是將電阻器(即，柵電阻器)電插入在E型晶體管的柵電極與柵驅(qū)動電路的輸出節(jié)點之間。即是說，代替將柵驅(qū)動電路的輸出節(jié)點直接連接到E型晶體管的柵引線12，柵電阻器的一端電連接到E型晶體管的柵引線12，且柵驅(qū)動電路的輸出節(jié)點連接到柵電阻器的相反端。諸如圖2的單個E型晶體管一般在柵電極與漏電極之間具有顯著的輸入-輸出電容(即，密勒電容)，其在沒有柵電阻器時在晶體管被切換之后立即導致大瞬時柵電流和大瞬時漏電壓梯度(即，高壓擺率)。大瞬時柵電流和/或大瞬時漏電壓梯度會損壞或妨礙柵驅(qū)動電路，且高壓擺率另外還會導致高到難以忍受的程度的EMI。如上所述，將柵電阻器增添到圖2的E型晶體管中的密勒電容的充電/放電路徑中可以限制壓擺率并減小工作期間的瞬時柵電流。如果使用諸如圖I的混合增強型電子器件來代替圖2的E型的晶體管，則輸入與輸出之間的密勒電容，即，對于該器件而言為低壓E型晶體管22的柵電極與高壓D型晶體管23的漏電極之間的電容一般不會顯著大。因而，將柵電阻器連接在混合增強型電子器件的輸入(即，低壓E型晶體管22的柵電極)與驅(qū)動該輸入的節(jié)點之間不會明顯影響壓擺率。然而，在高壓D型晶體管23的柵電極與漏電極之間不存在顯著的電容。因而，將柵電阻器電插入在高壓D型晶體管23的柵電極與低壓E型晶體管22的源電極之間將獲得所期望的減小壓擺率的效果。然而，圖I的混合增強型器件不包括通過其柵電阻器可以此方式連接的裝置。圖3是電子部件25的示意圖，其包括全都裝入、包封或密封在單個封裝體10中的高壓D型晶體管23、低壓E型晶體管22、和電阻器24。電子部件25包括全都裝在、包封或密封在單個封裝體10中的具有柵電阻器的混合增強型電子器件。圖4所示的電子部件25的暴露的平面圖示出了單個封裝體10的各部分，以及裝在、包封或密封在單個封裝體10中的電子器件。圖5中示出了單個封裝體10的透視圖示，且圖6中示出了可以代替單個封裝體10使用的替代的單個封裝體10’。圖5中詳細示出的單個封裝體10包括諸如外殼34和封裝體基座33的密封結(jié)構部分，以及諸如引線11-13的非結(jié)構部分。如本文中所使用的，封裝體的“結(jié)構部分”是形成封裝體的基本形狀或模型(molding)，并提供保護被包封的器件所必需的封裝體的結(jié)構剛度的部分。在許多情況下，當將包括封裝體的電子部件用于分立電路中時，封裝體的結(jié)構部分直接安裝到電路或電路板。在圖5的單個封裝體10中，封裝體基座33由導電材料形成，即，封裝體基座33為封裝體的導電的結(jié)構部分，且外殼34由絕緣材料形成。單個封裝體包括三個引線，柵引線12、漏引線13和源引線11。在一些實施方式中，省略源引線11。引線11-13均由導電材料形成。當包括源引線11時，源引線11可以如圖5所示電連接到封裝體基座33或者可以替代地與封裝體基座33電隔離。柵引線12和漏引線13分別與封裝體基座33電隔離。
如本文中所使用的，“單個封裝體”是包含、包封、密封或裝有一個或多個電子器件或部件的封裝體。單個封裝體包括諸如圖5中的封裝體基座33和外殼34的結(jié)構部分，其完全包圍所包封的器件或部件。單個封裝體還包括至少部分地位于結(jié)構部分材料的與所包封的電子器件或部件相反的一側(cè)的導電引線，這些引線電連接到所包封的電子器件或部件中的一些或全部。因而，想要將外部器件或電路部件連接到所包封的器件或部件的電極之一的用戶可以將外部器件或電路部件連接到與所包封的器件的所期望的電極相連接的封裝體引線。在一些實施方式中，所包封的或密封的器件或部件不是均彼此分開地單獨包封或密封在封裝體中。即是說，單個封裝體可以具有周界(perimeter)，一個或多個電子器件位于該周界內(nèi)，并且不存在分離該單個封裝體內(nèi)的一個電子器件與另一個電子器件的封裝，或在該單個封裝體內(nèi)的一個電子器件與另一個電子器件之間的間隙中不存在封裝。諸如圖5中的封裝體基座33和外殼34的單個封裝體的結(jié)構部分可以形成其中包封有電子器件或部分的單個腔體。在一些實施方式中，包含在該封裝體中的電子器件或部件可以由封裝體基座33支承，且單個外殼34可以模塑在所包封的電子器件或部件周圍，使得單個封裝體不包含任何一個或多個腔體(即，單個封裝體沒有任何腔體)，且外殼材料與所包封的電子器件或部件接觸。外殼34的占用面積(footprint)，即，平行于封裝體基座33的主表面測量的外殼的面積可小于900平方毫米、小于400平方毫米或小于100平方毫米。所包封的電子器件或部件可以由封裝體基座33支承。在一些實施方式中，在任何電子器件之間都不存在封裝體基座材料或外殼材料，即，如果存在由外殼34形成的腔體，則該腔體為連續(xù)的腔體。包封在單個封裝體中的各種電子器件或部件之間的連接可以是弓I線鍵合(wire bond)或者可以通過引線鍵合而形成。在一些實施方式中，所包封的電子器件或部件中的一個或多個形成在公共襯底上或共享公共材料層，在該情況下，電極之間的連接可以通過光刻來限定。在一些實施方式中，各種所包封的電子器件或部件彼此之間的或者與封裝體的各部分之間的連接不是由電路跡線(trace)形成在電路板上。即是說，單個封裝體中的腔體的內(nèi)部可以沒有電路跡線，即，沉積在電路板上的導電跡線。單個封裝體具有機械一體性，而不包括任何附加的外殼。圖6示出了可以用來代替圖5中的單個封裝體10的替代的單個封裝體10’。圖6中的單個封裝體10’與圖5中的單個封裝體10類似，但圖5中的封裝體基座33和外殼34由完全包圍所包封的器件的導電外殼133，S卩，導電的結(jié)構部分替換。在圖6的單個封裝體10’中，如圖6所示，當包括源引線11時，源引線11電連接到導電外殼133，或者可以替代地與導電外殼133電隔離。柵引線12和漏引線13分別都通過電絕緣材料134而與導電外殼133電隔離。高壓耗盡型晶體管23可以是場效應晶體管(FET)，諸如高電子遷移率晶體管(HEMT)、異質(zhì)結(jié)場效應晶體管(HFET)、JFET, MESFET, CAVET或者適合于功率切換應用的任何其他的FET結(jié)構。在一些實施方式中，高壓耗盡型晶體管23為III族氮化物或III-N晶體管，諸如 III-NFET、III-N HEMT、III-N HFET、III_N POLFET, III-N JFET、III-NMESFET、III-N CAVET或者適合于功率切換應用的任何其他的III-N結(jié)構。當使用III-N晶體管時，其可以是III晶面器件(即，電極形成在III-N層的III族晶面上)或N晶面器件(S卩，電極形成在III-N層的N晶面上)。如本文中所使用的，術語III族氮化物或III-N材料、層、器件、結(jié)構等是指由根據(jù)其中x+y+z約為I的化學計量式AlxInyGazN的化合物半導體材料構 成的材料、器件或結(jié)構。當將III-N晶體管用于高壓耗盡型晶體管23時，III-N晶體管可以是諸如圖7所示的III-N HEMT 23’的橫向型器件，其中，在半導體本體的與所有電極相反的一側(cè)具有絕緣或半絕緣部分。在一些實施方式中，可通過對半導體層進行摻雜以使該層表現(xiàn)為電絕緣的來形成半絕緣層，盡管其不如一些絕緣材料一樣絕緣。圖7的III-N HEMT 23’包括絕緣或半絕緣部分61、包括諸如GaN層的III-N緩沖層63和諸如AlGaN層的III-N勢壘層64的半導體本體62、二維電子氣(2DEG)溝道65、源電極45、柵電極46、和漏電極47。III-NHEMT可以任選地包括導電或半導電部分66，諸如位于絕緣或半絕緣部分61的與半導體本體62相反的一側(cè)的娃襯底。在一些實施方式中，不包括導電或半導電部分66，絕緣或半絕緣部分61為絕緣或半絕緣襯底或載體晶圓(carrier wafer)。在另一些實施方式中，包括導電或半導電部分66，且其為硅襯底或?qū)щ娸d體晶圓，絕緣或半絕緣部分61為絕緣或半絕緣III-N層。如本文中所使用的，“襯底”是如下的材料層，在其頂部外延生長半導體器件的半導體材料層，使得半導體材料的與該襯底接觸或鄰接的部分的晶體結(jié)構至少部分地符合或至少部分地由襯底的晶體結(jié)構確定。在一些實施方式中，襯底對通過半導體器件的電流的任何傳導都沒有貢獻。使得III-N晶體管為橫向型器件是有利的，其中，在半導體本體62的與所有電極相反的一側(cè)具有絕緣或半絕緣部分。當將III-N晶體管安裝在封裝體內(nèi)部時,與電極相反的一側(cè)的器件的表面，即，表面68可以直接安裝到封裝體基座33，而在III-N晶體管與封裝體基座33之間無需諸如“墊片(shim)”的絕緣間隔體(spacer)。例如，當不包括導電或半導電部分66時，絕緣或半絕緣部分61可以直接安裝到封裝體基座33，而在III-N晶體管與封裝體基座33之間無需絕緣間隔體，當包括導電或半導電部分66時，導電或半導電部分66可以直接安裝到封裝體基座33，而在II-N晶體管與封裝體基座33之間無需絕緣間隔體。例如Si CooIMOS晶體管的常規(guī)的功率切換電路中目前所使用的晶體管一般為在半導體本體的兩側(cè)都具有電極的垂直型器件，因此在晶體管與封裝體基座之間會需要絕緣間隔體，這會導致晶體管工作期間所產(chǎn)生的熱的耗散較差，并且在一些情況下會導致電路工作期間產(chǎn)生更多EMI。
用于高壓耗盡型晶體管23的III-N晶體管還可包括用于功率切換應用的附加的特征。這些可以包括但不限于柵與半導體本體之間的絕緣層、表面鈍化層、場板、位于柵下面的半導體本體中的凹進、以及附加的半導體層，諸如III-N緩沖層63與III-N勢壘層64之間的AlN層、或者2DEG 65與絕緣或半絕緣部分61之間的或2DEG 65與導電或半導電部分 66 之間的 III-N 背勢魚層(back-barrier layer)。返回參照圖3和圖4，低壓增強型晶體管22具有正閾值電壓Vth，諸如約IV或更高、約I. 5V或更高、或者約2V或更高。低壓增強型晶體管22可以阻斷OV與至少|(zhì)Vth|之間的任何電壓，其中|Vth|是高壓耗盡型晶體管23的閾值電壓的幅度(絕對值)。一般的，用于高壓器件的III-N耗盡型晶體管閾值電壓Vth約為-5到-IOV (耗盡型=負VthX因而，當將III-N晶體管用于高壓耗盡型晶體管23時，低壓增強型晶體管22能夠阻斷OV與至少5V之間的、OV與至少IOV之間、的或者OV與至少20V之間的任何電壓。在一些實施方式中，低壓增強型晶體管22可以阻斷OV與至少約2*|Vth|之間的任何電壓。低壓增強型晶體管22因而為低壓器件，這是因為其肯定能夠阻斷的電壓明顯低于電路高壓。在一些實施方式中，低壓增強型晶體管22為Si MOS晶體管，而在另一些實施方式中，其為III-N晶體管，諸如III-N HMET0在又一些實施方式中，低壓增強型晶體管22為氮晶面或N晶面III-N晶體管。電阻器24的電阻值部分地確定電路的最大壓擺率。對于給定的電路，電阻器24的電阻值R越大，則最大壓擺率就越低。在大多數(shù)情況下，電阻R乘以高壓耗盡型晶體管23的柵電容與最大壓擺率成比例。在一些實施方式中，電阻器值約在100歐姆到100千歐之間。
裝載或包封在電子部件25的單個封裝體10內(nèi)的電子器件安裝在單個封裝體內(nèi)部并如下連接。參照圖4，使用電連接器52-57將單個封裝體10的各部分、低壓增強型(E型)晶體管22、高壓耗盡型(D型)晶體管23、和電阻器24彼此電連接，其中，所述電連接器52-57可以為單個或多個引線鍵合。當將具有半絕緣襯底的III-N晶體管用于低壓E型晶體管22和高壓D型晶體管23中的任一者或兩者時，低壓E型晶體管22和/或高壓D型晶體管23可以安裝在封裝體內(nèi)部，并使它們各自的絕緣或半絕緣襯底與封裝體基座23接觸。低壓E型晶體管22的源電極42例如通過導電連接器55電連接到封裝體的導電的結(jié)構部分，諸如封裝體基座33，或者可以替代地電連接到封裝體的源引線11。低壓E型晶體管22的柵電極43諸如通過導電連接器54而電連接到封裝體的柵引線12。低壓E型晶體管22的漏電極44諸如通過導電連接器52而電連接到高壓D型晶體管23的源電極45。高壓D型晶體管23的漏電極47諸如通過導電連接器57而電連接到封裝體的漏引線13。高壓D型晶體管23的柵電極46諸如通過導電連接器53而電連接到電阻器24的第一端48。電阻器24的第二端49例如通過導電連接器56而電連接到封裝體的導電的結(jié)構部分，諸如封裝體基座33，或者可以替代地電連接到封裝體的源引線11。在一些實施方式中，高壓D型晶體管23和電阻器24都由相同的半導體材料形成和/或共享，或形成在公共襯底上。例如，圖8示出了包括圖7的III-N HMET 23’和電阻器24’的單個部件84，其中，所述III-NHMET 23’和電阻器24’都由相同的III-N材料形成并共享或形成在公共襯底上。該電阻器包括與III-N材料中的2DEG 65形成歐姆接觸的電極48’和49’。電極48’例如通過互連73而電連接到III-N HMET 23’的柵電極46。
在一些實施方式中，高壓耗盡型晶體管23和電阻器24都共享或形成在公共襯底上，但是由不同的材料或材料層形成。例如，圖9示出了包括圖7的III-N HMET 23’和電阻器24”的單個部件84’。電阻器24”由可以沉積在用于形成III-N HMET 23’的III-N材料層上的導體和半導體層112形成。該電阻器包括與導電或半導電層112形成歐姆接觸的電極48’和49’。任選地，在導電或半導電層112與III-N材料層之間可以包括絕緣或半絕緣材料111。圖10示出了與圖4的電子部件25相同的電子部件25’的暴露的平面圖，但是不同之處在于如圖8和圖9所示高壓耗盡晶體管和電阻器集成到單個部件中。將高壓耗盡晶體管和電阻器集成到單個部件中可以簡化封裝并降低成本。在另一些實施方式中，如11-14所示，電子部件85包括都裝入、包封或密封在單個封裝體90中的高壓耗盡型晶體管23和低壓增強型晶體管22兩者。任選地，電子部件85可包括裝入、包封或密封在單個封裝體90中的電容器5，如下面將描述的。圖11示出了電子部件85的示意圖，圖12示出了連接到電子部件85的單個封裝體的引線11和14的電阻器24的相反的端部，圖13示出了電子部件85的暴露的平面圖，且圖14示出了單個封裝體90的透視圖。圖14所示的單個封裝體90與圖5中的封裝體10類似，但是不同之處在于還包括與封裝體基座33電隔離的附加引線14。替代地，封裝體基座33和外殼34可以由完全包圍所包封的晶體管的單個導電外殼，即，如圖6所示的導電的結(jié)構部分替換，在這種情況下，源引線11電連接到導電外殼或與導電外殼電隔離，且所有其他引線都與導電外殼電隔離。對于高壓耗盡型晶體管23以及對于低壓增強型晶體管22的要求與之前關于電子部件25所描述的相同。裝載或包封在電子部件85的單個封裝體90內(nèi)的電子器件被安裝在單個封裝體90內(nèi)部并如下連接。參照圖13，使用電連接器92-97將單個封裝體90的各部分、低壓增強型(E型)晶體管22、高壓耗盡型(D型)晶體管23、和電容器5 (當包括時)彼此連接，其中，所述電連接器92-97可以為單個或多個引線鍵合。當將具有半絕緣襯底的III-N晶體管用于低壓E型晶體管22和高壓D型晶體管23中的任一者或兩者時，低壓E型晶體管22和/或高壓D型晶體管23可以安裝在封裝體內(nèi)部，其中，它們各自的絕緣或半絕緣襯底與封裝體基座23接觸。當包括電容器5時，電容器5可以安裝在封裝體內(nèi)部，其中，第一電極與封裝體基座23接觸。低壓E型晶體管22的源電極42例如通過導電連接器95電連接到封裝體的導電的結(jié)構部分，諸如封裝體基座33，或者可以替代地電連接到封裝體的源引線11。在一些實施方式中，低壓E型晶體管22的源電極42電連接到封裝體的導電的結(jié)構部分，諸如封裝體基座33，且封裝體不具有源引線。在此情況下，封裝體可以僅包括三個引線柵引線12、漏引線13、和附加引線14。低壓E型晶體管22的柵電極43諸如通過導電連接器94而電連接到封裝體的柵引線12。低壓E型晶體管22的漏電極44諸如通過導電連接器92而電連接到高壓D型晶體管23的源電極45。高壓D型晶體管23的漏電極47諸如通過導電連接器96而電連接到封裝體的漏引線13。高壓D型晶體管23的柵電極46諸如通過導電連接器93而電連接到封裝體的附加引線14。高壓D型晶體管23的柵電極46電連接到單個封裝體的引線，而不電連接到任一晶體管的任何其他電極，且在一些實施方式中，不連接到封裝體內(nèi)的任何其他晶體管的任何電極(例如，當在封裝體內(nèi)還包括附加的晶體管時)。電容器的第二電極例如通過導電連接器97而電連接到高壓D型晶體管23的柵電極46，或者可以替代地電連接到封裝體的附加引線14。、
如圖12所示，電阻器24可以一端電連接到附加引線14，且另一端電連接到源引線11，這可以限制壓擺率并減小柵電流，與由電子部件25中的電阻器24所獲得的有益效果類似。在該實施方式中，不包括電容器5。此外，在該實施方式中，用戶可以選擇電阻器24的特定值，而不是如在電子部件25中那樣限于預先裝設的密封的電阻器24的值，從而允許電路設計的較大靈活性。然而，如圖3所示，在封裝體內(nèi)包括電阻器24是優(yōu)選的，因為可以減小寄生電感，這可以改進電路性能。電子部件85還可以作為限流器工作，以在外部電路發(fā)生故障，諸如負載短路的情況下，限制可以流過電路的電流。圖15-17中示出了該操作方法，其可通過相對于源引線11而向附加引線14施加負電壓來實現(xiàn)。在常規(guī)的用于限流的器件中，最大電流通常只能以導通態(tài)電壓為代價來減小或加以限制，該導通態(tài)電壓為額定電流流過時跨高電流端子(源-漏、集電極-發(fā)射極)的電壓降。換言之，通過更改器件設計和偏置條件中任一者來減小可以流過常規(guī)器件的最大電流，一般會導致器件導通電阻或?qū)☉B(tài)電壓的增大，這增大工作期間的功率損失。具有較小的電流限制的常規(guī)器件在其他所有參數(shù)都相等的情況下在導通態(tài)時將具有較高的電壓降。
在電子部件85中，因為高壓D型晶體管23提供高壓阻斷能力，所以其通常將對復合器件的導通電阻具有較大貢獻。然而，該電阻常由提供高壓能力的漂移區(qū)的電阻主導，而非由而高壓D型晶體管23的柵所直接調(diào)制的高壓D型晶體管23的溝道來主導。因此，高壓D型晶體管23的柵可用以在不明顯地增大電子部件85的導通電阻的情況下限制最大電流。參照圖15，當電子部件85驅(qū)動可以為電感性負載的負載102時，源引線11可以接地，漏引線13可以連接到負載102的一端，且負載102的相反的一端可以連接到電路高電壓源103。高壓D型晶體管23的柵可以由電壓源101保持在比低壓E型晶體管22的源低的電壓，該電壓源101其一端連接到源引線11，且相反的一端連接到附加引線14。替代地，可使用其他方法來維持源引線11與附加引線14之間的電壓差。例如，不同于使用電壓源將負電壓直接施加到附加引線14，可使用分壓電路來維持源引線11與附加引線14之間的電壓差。如果負載102由短路電路而被短路或旁路(bypass)，例如可能可發(fā)生在電路故障期間或之后，則電子部件85的最大可允許電流將流過電子部件85，以及串聯(lián)在該電流路徑中的任何其他器件或部件。高壓D型晶體管23的源電極與柵電極之間的電壓差的值直接控制該電流的幅度。柵電極處相對于源電極的電壓越負，則可以流過的最大電流就越小。進一步還可以有利的是包括電容器5，以當電子部件85作為限流器而工作時進一步穩(wěn)定該電路。電子部件85能夠在限制最大電流而只最低限度地增大導通態(tài)電壓降或?qū)娮瑁鐖D16和圖17中所示。圖16示出了當相對于引線11而向引線14施加OV時，關于電子部件85的仿真電流-電壓(I-V)特性，其中電流I為流入漏引線13或流出漏引線13的仿真電流，且電壓V施加在源引線11與漏引線13之間。曲線201-205中每個均對應施加到柵引線12的不同的電壓Vg，其中Vg對于曲線201等于2V、對于曲線202為2. 4V、對于曲線203為2. 8V、對于曲線204為3. 2V、且對于曲線205為3. 6V。導通電阻由當柵電壓Vg保持高(諸如3. 6V)時所施加的電壓V的最小值處的I-V曲線的斜率，即，直線208的斜率來確定。更具體地，導通電阻Rm=I/(直線208的斜率)。如圖16可見，當電子部件被操作使得導通態(tài)中的柵電壓Vg為3. 6V時，能流過器件的最大電流約為28安培且導通電阻約為0.043歐姆。圖17的仿真I-V特性是用于與圖16中的部件相同的部件的，仿真中的唯一不同在于相對于引線11而向引線14施加的電壓此時為-4. 5V?？梢?，能流過該器件的最大電流約為18安培，或比圖16中的約低36%，而導通電阻(由直線308的斜率的倒數(shù)所給出的)只略高于圖16中的。限制電路中的電流的一個原因是要確保電路中所包括的電子器件在電路部件中的一個被短路一定時間量時不被損壞。例如，參照圖15，如果負載102在電路工作期間短路一定時間量，則能流過電子部件85的最大電流的將在電子部件85被短路的持續(xù)時間內(nèi)流過。減小最大電流增大了最大電流可以流過電子部件85而不損壞單個封裝體內(nèi)所包含的任何電子器件的時間長度(即，增大了短路的殘存性)。圖18和圖19示出了在不同的最大電流(S卩，施加到封裝體的引線14的不同電壓)下工作的電子部件85的短路殘存性的測量結(jié)果。在圖18中，引線14偏置在OV (接地)，且漏引線13偏置在300V (負載102被省略)，而在圖19中，引線14偏置在-5V且漏引線14偏置在400V (負載102被省略)。與圖18的測量結(jié)果相比，關于圖19中的測量結(jié)果的施加 到引線14的負電壓導致關于圖19的測量結(jié)果的較小的最大電流。對于這兩個測量結(jié)果，源引線11接地。在這兩個測量結(jié)果中，柵引線12 —開始被保持在0V，在時刻t=0秒時被切換導通(至比電子部件85的閾值電壓大的值)，在時刻t=10微秒時被切換回0V。從圖18可見，在時刻t=2微秒，流過電子部件85的電流311急劇地增大(電流水平超過了繪制圖的軸線極限)，且跨電子部件85的電壓312開始下降，表明電子部件85中的一個或多個器件被損壞。當在t=10微秒時柵電壓被切換回OV時，顯著的電流311繼續(xù)流過，進一步表明對器件的損壞。因而對于300V的源-漏電壓而言，圖18中的短路殘存性約為2微秒。圖19中，在t=0與t=10微秒之間，電流311單調(diào)遞減，且跨電子部件85的電壓312保持在400V恒定不變，表明電子部件85在此期間未被損壞并且在適當?shù)毓ぷ?。此外，在于t=10微秒時，將柵電壓切換回OV之后，跨電子部件85的電壓312保持在400V恒定不變，并且沒有顯著的電流311繼續(xù)流過電子部件85，表明電子部件85仍未損壞并且在適當?shù)毓ぷ鳌Ｒ蚨鴮τ?00V的源-漏電壓而言，圖19中的短路殘存性至少為10微秒。如此，如上所述，當描述為以相對于引線11而向引線14施加的負電壓來操作電子部件85時，對于至少約300V或至少約400V的源-漏電壓而言，短路殘存性可以至少為10微秒。在一些實施方式中，施加到引線14的電壓比施加到引線11的電壓至少低約IV、比施加到引線11的電壓至少低約3V、或者比施加到引線11的電壓至少低約5V。已經(jīng)描述了大量實施方式。但是，將理解的是，在不脫離本文中所描述的技術和器件的精神和范圍的情況下可以進行各種修改。例如，當如圖8所示部件25的高壓D型晶體管和電阻器集成在一起使得其共享相同的半導體材料時，半導體材料不必是III-N材料，而是可以由其他材料形成，諸如硅、III-As或III-P材料。當將電子部件85用于限流應用中時，圖11所示的電子部件85中的低壓E型晶體管可以用諸如n-p-n雙極型晶體管的雙極型晶體管替換。據(jù)此，其他實施方式在隨附的權利要求書的范圍內(nèi)。
權利要求
1.一種電子部件，包括 高壓耗盡型晶體管； 低壓增強型晶體管；和 單個封裝體，所述單個封裝體包封所述高壓耗盡型晶體管和所述低壓增強型晶體管，其中 所述高壓耗盡型晶體管的源電極電連接到所述低壓增強型晶體管的漏電極，所述高壓耗盡型晶體管的漏電極電連接到所述單個封裝體的漏引線，所述低壓增強型晶體管的柵電極電連接到所述單個封裝體的柵引線，所述高壓耗盡型晶體管的柵電極電連接到所述單個封裝體的附加引線，且所述低壓增強型晶體管的源電極電連接到所述單個封裝體的導電的結(jié)構部分。
2.如權利要求I所述的電子部件，其中，所述高壓耗盡型晶體管的所述柵電極不電連接到包封在所述單個封裝體中的任何晶體管的任何電極。
3.如權利要求I所述的電子部件，其中，所述單個封裝體還包括源引線。
4.如權利要求I所述的電子部件，還包括電阻器，其中，所述電阻器的第一端電連接到所述單個封裝體的所述附加引線，且所述電阻器的第二端電連接到所述單個封裝體的所述導電的結(jié)構部分。
5.如權利要求4所述的電子部件，其中，所述單個封裝體還包括電連接到所述單個封裝體的所述導電的結(jié)構部分的源引線，且所述電阻器的所述第二端直接連接到所述源引線。
6.如權利要求5所述的電子部件，其中，所述電阻器在所述單個封裝體的外部。
7.如權利要求I所述的電子部件，其中，當相對于所述單個封裝體的所述導電的結(jié)構部分的電壓的所述柵引線的電壓比所述電子部件的閾值電壓大、相對于所述單個封裝體的所述導電的結(jié)構部分向所述漏引線施加高電壓、以及所述附加引線的電壓比所述單個封裝體的所述導電的結(jié)構部分的電壓小時，所述電子部件的短路殘存性至少為10微秒。
8.如權利要求7所述的電子部件，其中，所述高電壓至少為約300V。
9.如權利要求7所述的電子部件，其中，所述附加引線的電壓比所述單個封裝體的所述導電的結(jié)構部分的電壓至少低約IV。
10.如權利要求I所述的電子部件，其中，與當所述附加引線的電壓等于所述單個封裝體的所述導電的結(jié)構部分的電壓時相比，當所述附加引線的電壓低于所述單個封裝體的所述導電的結(jié)構部分的電壓時能夠流過所述電子部件的最大電流較小。
11.一種操作如權利要求I所述的電子部件的方法，包括 在第一時刻處，相對于權利要求I的所述電子部件的所述單個封裝體的所述導電的結(jié)構部分向所述漏引線施加正電壓； 相對于所述單個封裝體的所述導電的結(jié)構部分向所述柵引線施加比所述電子部件的閾值電壓低的電壓；以及 向所述附加引線施加比所述單個封裝體的所述所導電的結(jié)構部分的電壓低的電壓。
12.如權利要求11所述的方法,其中，所述正電壓至少為約300V。
13.如權利要求11所述的方法，其中，向所述附加引線施加的電壓比所述單個封裝體的所述導電的結(jié)構部分的電壓至少低約IV。
14.如權利要求11所述的方法，還包括在第二時刻處，將相對于所述單個封裝體的所述導電的結(jié)構部分的所述柵引線的電壓切換到比所述電子部件的所述閾值電壓大的值，允許電流流過所述電子部件。
15.一種電子部件，包括 高壓耗盡型晶體管； 低壓增強型晶體管； 電阻器；和 單個封裝體，所述單個封裝體包封所述高壓耗盡型晶體管、所述低壓增強型晶體管、和所述電阻器，其中 所述高壓耗盡型晶體管的源電極電連接到所述低壓增強型晶體管的漏電極，所述高 壓耗盡型晶體管的漏電極電連接到所述單個封裝體的漏引線，所述低壓增強型晶體管的柵電極電連接到所述單個封裝體的柵引線，所述低壓增強型晶體管的源電極電連接到所述單個封裝體的導電的結(jié)構部分，所述電阻器的第一端電連接到所述高壓耗盡型晶體管的柵電極，且所述電阻器的第二端電連接到所述單個封裝體的導電的結(jié)構部分。
16.如權利要求15所述的電子部件，其中，所述單個封裝體還包括源引線。
17.如權利要求3或16所述的電子部件，其中，所述源引線電連接到所述單個封裝體的所述導電的結(jié)構部分。
18.如權利要求15所述的電子部件，其中，所述高壓耗盡型晶體管和所述電阻器位于公共襯底上。
19.如權利要求18所述的電子部件，其中，所述高壓耗盡型晶體管和所述電阻器包括相同的半導體層結(jié)構。
20.如權利要求19所述的電子部件，其中，所述高壓耗盡型晶體管和所述電阻器包括III-N半導體材料。
21.如權利要求18所述的電子部件，其中，所述高壓耗盡型晶體管包括半導體層結(jié)構，且所述電阻器包括位于所述半導體層結(jié)構上的導電層或半導電層。
22.如權利要求15所述的電子部件，其中，所述電阻器具有在約100歐姆與100千歐之間的電阻。
23.—種電子部件，包括 高壓耗盡型晶體管； 低壓增強型晶體管；和 單個封裝體，所述單個封裝體包封所述高壓耗盡型晶體管和所述低壓增強型晶體管，其中 所述高壓耗盡型晶體管的源電極電連接到所述低壓增強型晶體管的漏電極，所述高壓耗盡型晶體管的漏電極電連接到所述單個封裝體的漏引線，所述低壓增強型晶體管的柵電極電連接到所述單個封裝體的柵引線，所述高壓耗盡型晶體管的柵電極電連接到所述單個封裝體的附加引線，且所述低壓增強型晶體管的源電極電連接到所述單個封裝體的源引線。
24.如權利要求23所述的電子部件，其中，所述源引線不電連接到所述單個封裝體的導電的結(jié)構部分。
25.如權利要求3或24所述的電子部件，其中，當相對于所述單個封裝體的所述源引線的電壓的所述柵引線的電壓比所述電子部件的閾值電壓大、相對于所述單個封裝體的所述源引線向所述漏引線施加高電壓、以及所述高壓耗盡型晶體管的所述柵電極的電壓比所述單個封裝體的所述源引線的電壓低時，所述電子部件的短路殘存性至少為10微秒。
26.如權利要求25所述的電子部件，其中，所述高壓至少為約300V。
27.如權利要求25所述的電子部件，其中，所述附加引線的電壓比所述單個封裝體的所述源引線的電壓至少低約IV。
28.如權利要求3或24所述的電子部件，其中，與當所述附加引線的電壓等于所述源引線的電壓時相比，當所述附加引線的電壓低于所述源引線的電壓時能夠流過所述電子部件的最大電流較小。
29.如權利要求I或24所述的電子部件，還包括電容器，其中，所述電容器的第一端電連接到所述高壓耗盡型晶體管的所述柵電極，且所述電容器的第二端電連接到所述低壓增強型晶體管的所述源電極。
30.如權利要求29所述的電子部件，其中，所述單個封裝體包封所述電容器。
31.如權利要求1、15、21或23中任一項所述的電子部件，其中，所述高壓耗盡型晶體管為III族氮化物晶體管。
32.如權利要求1、15、21或23中任一項所述的電子部件，其中，所述低壓增強型晶體管為硅基晶體管或III族氮化物晶體管。
全文摘要
一種電子部件，其包括都包封在單個封裝體中的高壓耗盡型晶體管和低壓增強型晶體管。所述高壓耗盡型晶體管的源電極電連接到所述低壓增強型晶體管的漏電極，所述高壓耗盡型晶體管的漏電極電連接到所述單個封裝體的漏引線，所述低壓增強型晶體管的柵電極電連接到所述單個封裝體的柵引線，所述高壓耗盡型晶體管的柵電極電連接到所述單個封裝體的附加引線，且所述低壓增強型晶體管的源電極電連接到所述單個封裝體的導電的結(jié)構部分。
文檔編號H01L25/18GK102754206SQ201180009225
公開日2012年10月24日 申請日期2011年2月2日 優(yōu)先權日2010年2月5日
發(fā)明者烏梅什·米什拉, 吳毅鋒, 小卡爾·C·布萊克, 普里米特·帕里克, 羅伯特·科菲, 詹姆斯·霍尼亞 申請人:特蘭斯夫公司