專利名稱：基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于嵌入式存儲(chǔ)器技術(shù)領(lǐng)域，具體涉及包括選通管和編程管的1. 5T (Transistor,晶體管)存儲(chǔ)單元結(jié)構(gòu)，具體涉及基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器的制備方法，尤其涉及基于阻變柵介質(zhì)的存儲(chǔ)單元與標(biāo)準(zhǔn)CMOS HfOx高k/金屬柵-后柵兼容的集成方法。
背景技術(shù)：
阻變材料在電信號(hào)的作用下能實(shí)現(xiàn)高電阻狀態(tài)(High ResistanceState, HRS)和低電阻狀態(tài)(Low Resistance State7LRS)之間的可逆轉(zhuǎn)換,從而現(xiàn)實(shí)存儲(chǔ)功能。阻變材料主要用于電阻型存儲(chǔ)器，其中基于二元金屬氧化物材料的阻變材料因其成分簡單，與標(biāo)準(zhǔn) CMOS工藝兼容等特點(diǎn)備受矚目，例如，氧化銅、氧化鈦、氧化鎢或氧化鉿等?，F(xiàn)今的電阻型存儲(chǔ)器基本采用在CMOS集成后端構(gòu)造金屬-阻變材料-金屬(MIM)結(jié)構(gòu)，例如基于銅互連工藝中銅引線或銅通孔的氧化銅(Cux0，I < X ^ 2)阻變存儲(chǔ)器，基于鋁互連工藝中鎢栓塞的氧化鎢(W0X，1 < X ( 3)阻變存儲(chǔ)器等?？梢钥吹?，作為嵌入式存儲(chǔ)器的電阻型存儲(chǔ)器都基于與其兼容的工藝，從而簡化工藝流程，降低制造成本。為緊隨不斷等比例縮小(Scaling down)的MOS工藝,鉿基柵介質(zhì)廣泛引入高k/金屬柵的新型柵極結(jié)構(gòu)，針對(duì)此項(xiàng)工藝革新，本發(fā)明提出一種基于鉿基阻變柵介質(zhì)的嵌入式存儲(chǔ)器的制備方法。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是，提出一種基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器的制備方法，具體涉及一種與CMOS銅互連前端工藝集成的基于阻變柵介質(zhì)的嵌入存儲(chǔ)器的制備方法。具體而言，本發(fā)明提供的一種基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器的制備方法，包括以下步驟完成偽柵制備后構(gòu)圖形成選通管以及編程管的源極和漏極；通過自對(duì)準(zhǔn)工藝形成金屬硅化物接觸，并去除偽柵和犧牲層；構(gòu)圖淀積形成編程管的柵極部分；構(gòu)圖淀積形成選通管的柵極部分；形成層間介質(zhì)以及鎢栓塞；以及 形成銅互連后端結(jié)構(gòu)中的銅引線和銅通孔。按照本發(fā)明提供的基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器的制備方法的一實(shí)施例，其中，所述選通管的柵極部分包括高k柵介質(zhì)層、功函數(shù)調(diào)節(jié)層和金屬柵，其中所述功函數(shù)調(diào)節(jié)層位于所述金屬柵與所述高k柵介質(zhì)層之間。優(yōu)選地，所述編程管或選通管的柵極部分還包括用于優(yōu)化柵極部分與硅襯底的接觸界面的硅化物介質(zhì)層。
優(yōu)選地，所述選通管的柵極部分與所述編程管的柵極部分相同，所述構(gòu)圖淀積形成編程管的柵極部分的步驟與構(gòu)圖淀積形成選通管的柵極部分的步驟同步地完成。優(yōu)選地，所述選通管的柵極部分包括高k柵介質(zhì)層，所述高k柵介質(zhì)層與所述編程管的柵極部分的具有阻變存儲(chǔ)特性的介質(zhì)層相同。優(yōu)選地，所述銅互連后端結(jié)構(gòu)為32納米節(jié)點(diǎn)工藝或者32納米以下節(jié)點(diǎn)的銅互連工藝制備形成。本發(fā)明在一實(shí)例中，所述具有阻變存儲(chǔ)特性的柵介質(zhì)層是鉿基氧化物。具體的，所述鉿基氧化物是Hf0x、HfSi0N或者HfAlO，其中，I < x≤2。較佳地，所述鉿基氧化物通過原子層淀積、反應(yīng)濺射或等離子氮化的方法制備形成。較佳地，所述高k柵介質(zhì)層是k值范圍在20-25之間的鉿基介質(zhì)材料。較佳地，所述高k柵介質(zhì)層是HfOx、HfSiON, HfAlO, HfTaON或者HfyZivyO,其中，I<x≤2,0<y<l。本發(fā)明中，可選地，所述鉿基介質(zhì)材料可以通過原子層淀積、反應(yīng)濺射或等離子氮化的方法制備形成?？蛇x地，所述功函數(shù)調(diào)節(jié)層可以是Al、N1、Au、W、Ru、T1、Zr、Ta或TiN?？蛇x地，所述金屬柵可以是多晶硅、Al、W、Cu、TaN, Ta、TiN、T1、Ni或Co。較佳地，所述銅互連后端結(jié)構(gòu)采用雙大馬士革工藝制備形成。較佳地，所述選通管的源極/漏極與所述編程管的漏極/源極共用。本發(fā)明的技術(shù)效果是，包括具有阻變存儲(chǔ)特性的介質(zhì)層?xùn)艠O部分的編程管可以與選通管在CMOS前端工藝中制備形成，從而實(shí)現(xiàn)了該存儲(chǔ)器可以與CMOS銅互連前端工藝兼容。該制備方法相對(duì)簡單、成本低廉，該嵌入式存儲(chǔ)器尤其適用于一次性編程器件或多次編程器件。


圖1是按照本發(fā)明一實(shí)施例提供的基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器結(jié)構(gòu)示意圖；圖2是完成偽柵制備并形成選通管、編程管的源極和漏極后的結(jié)構(gòu)示意圖；圖3是通過自對(duì)準(zhǔn)工藝形成金屬硅化物接觸、并去除偽柵和犧牲層后的結(jié)構(gòu)示意圖；圖4是淀積形成編程管的柵極部分后的結(jié)構(gòu)示意圖；圖5是淀積形成選通管的柵極部分后的結(jié)構(gòu)示意圖；圖6是在層間介質(zhì)(PMD)中開孔形成鎢栓塞的結(jié)構(gòu)示意圖；圖7是基于絕緣襯底上的娃(Silicon-On-1nsulator, SOI)制備的基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器結(jié)構(gòu)實(shí)施例示意圖。
具體實(shí)施例方式在下文中結(jié)合圖示在參考實(shí)施例中更完全地描述本發(fā)明，本發(fā)明提供優(yōu)選實(shí)施例，但不應(yīng)該被認(rèn)為僅限于在此闡述的實(shí)施例。在圖中，為了清楚放大了層和區(qū)域的厚度，但作為示意圖不應(yīng)該被認(rèn)為嚴(yán)格反映了幾何尺寸的比例關(guān)系。
在此參考圖是本發(fā)明的理想化實(shí)施例的示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅限于圖中所示的區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如干法刻蝕得到的曲線通常具有彎曲或圓潤的特點(diǎn)，但在本發(fā)明實(shí)施例圖示中，均以矩形表示，圖中的表示是示意性的，但這不應(yīng)該被認(rèn)為限制本發(fā)明的范圍。在本文中，“柵極部分”是指MOS管中溝道襯底之上的部分，其具體可以為柵極以及柵極與溝道襯底之間的功能層(例如，柵介質(zhì)層)。圖1所示為本發(fā)明一實(shí)施例提供的基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器結(jié)構(gòu)示意圖。在該實(shí)施例中，基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器集成于銅互連前端工藝中。嵌入式存儲(chǔ)器器件主要由編程管300和選通管400組成，編程管300和選通管400均采用后柵(gate-last)工藝技術(shù)形成。選通管400的漏極與編程管300的源極相連，或更佳地，這兩者共源漏極，如圖1所示，202既為選通管400的漏極、也為編程管300的源極；編程管300 的另一極為漏極201。在又一實(shí)施例中，202既為選通管400的源極也為編程管300的漏極，201為編程管300的源極。編程管300的柵極部分在偽柵和硅化物犧牲層去除后形成，其柵極部分在圖1中放大地進(jìn)行了示意，柵極部分的各層結(jié)構(gòu)包括但不限于硅化物介質(zhì)層、具有阻變存儲(chǔ)特性的介質(zhì)層、功函數(shù)調(diào)節(jié)層和金屬柵。在編程管300柵極中，其中硅化物介質(zhì)層主要為優(yōu)化柵極部分與硅襯底的接觸界面，在其它實(shí)例中(例如柵極部分與硅襯底的接觸界面要求不高的情況下)可以省略，若引入則厚度可以小于或等于lnm，其可以是SiO2或SiON等介質(zhì)材料；具有阻變存儲(chǔ)特性的介質(zhì)層是HfOx (I < X < 2)、HfSiON或HfAlO等的鉿基氧化物，制備方法是原子層淀積、反應(yīng)濺射或者等離子氮化等；引入功函數(shù)調(diào)節(jié)層主要是為了協(xié)調(diào)控制NMOS和/或PMOS的閾值電壓，其對(duì)應(yīng)材料可以為Al、N1、Au、W、Ru、T1、Zr、Ta或TiN等；金屬柵的材料可以是多晶硅、Al、W、Cu、TaN, Ta、TiN、T1、Ni 或 Co 等導(dǎo)電材料。選通管400的柵極部分也是在偽柵和硅化物犧牲層去除后形成，其柵極部分在圖1中放大地進(jìn)行了示意，在選通管400的柵極中，柵極部分的各層結(jié)構(gòu)包括但不限于硅化物介質(zhì)層、高k柵介質(zhì)層、功函數(shù)調(diào)節(jié)層和金屬柵。硅化物介質(zhì)層主要為優(yōu)化柵極部分與硅襯底的接觸界面，在其它實(shí)例中(例如柵極部分與硅襯底的接觸界面要求不高的情況下)可以省略，若引入則厚度可以小于或等于lnm，其具體可以是Si02*Si0N等介質(zhì)材料；高讓柵介質(zhì)層是 HfOx (其中 I < X 彡 2)、HfSi0N、HfA10、HfTaON 或 HfyZivyO (其中 O < y < I)等k值約為20-25的鉿基介質(zhì)材料，厚度約為5-6nm，其可以采用原子層淀積、反應(yīng)濺射或者等離子氮化等方法制備形成。 優(yōu)選地，若存儲(chǔ)單元性能允許(例如，操作電壓合適、高低阻窗口大于或等于5倍，可擦寫次數(shù)大于或等于1000次等)，編程管300中的具有阻變性能的柵介質(zhì)層和選通管400中的高k柵介質(zhì)層可以選用同一種材料，或者/并且具有相同的厚度，也即在此種情況下，選通管400的高k柵介質(zhì)層也具有阻變存儲(chǔ)特性，同時(shí)兼具高k特性和阻變存儲(chǔ)特性，例如材料HfOx (其中I < X彡2)、HfSiON或HfAlO等。因此，在此情況下，編程管300中的具有阻變性能的柵介質(zhì)與選通管400中的高k柵介質(zhì)層可以同步地沉積并構(gòu)圖形成，從而可省去一塊掩膜版，易于實(shí)現(xiàn)存儲(chǔ)單元與標(biāo)準(zhǔn)邏輯工藝完全兼容。選通管400柵極引入功函數(shù)調(diào)節(jié)層主要是為了協(xié)調(diào)控制NMOS和/或PMOS的閾值電壓，對(duì)應(yīng)其材料可以選自于Al、N1、Au、W、Ru、T1、Zr、Ta或TiN等；金屬柵的材料可以是多晶硅、Al、W、Cu、TaN, Ta、TiN、T1、Ni 或 Co 等導(dǎo)電材料。繼續(xù)參閱圖1，在編程管300和選通管400等MOS管的前端工藝制備完成后，可以繼續(xù)形成鎢栓塞及其它銅互連后端工藝結(jié)構(gòu)。圖2至圖6所示以結(jié)構(gòu)示意圖示意說明了本發(fā)明實(shí)施例基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器的集成方法。以下具體結(jié)合圖2至圖6對(duì)該發(fā)明的方法進(jìn)行說明。步驟S10，完成偽柵制備后構(gòu)圖形成選通管和編程管的源極和漏極。如圖2所示，圖2所示為采用常規(guī)CMOS-后柵工藝制備完成偽柵(dummy gate)、進(jìn)行源漏極制作后的結(jié)構(gòu)示意圖。在該實(shí)施例中，優(yōu)選地，采用常規(guī)的后柵(gate-last)工藝。000為P型重?fù)诫s(P+)的硅襯底；001為P-的硅外延層；P-阱100形成于P-外延層001中，用于器件隔離，防止短溝道等效應(yīng)；淺槽隔離IOl(STI)可以采用SiO2填充，用于進(jìn)一步實(shí)現(xiàn)隔離；201為NMOS編程管的漏極，在操作時(shí)處于浮空狀態(tài)；202為編程管和選通管 的共源漏極(在該實(shí)施例中，202既用作編程管的源極、又用作選通管的漏極)；此處偽柵采用多晶娃偽棚。進(jìn)一步,步驟S20,通過自對(duì)準(zhǔn)工藝形成金屬娃化物接觸，并去除偽柵和娃化物犧牲層203。如圖3所示，具體可以通過濺射和快速熱退火等方法形成自對(duì)準(zhǔn)的金屬硅化物，如NiSi等，其作為鎢栓塞與源漏極之間的接觸層，有利于降低接觸電阻；退火完后去除多余的金屬；之后再利用含氟氣體(SF6+CHF3)通過反應(yīng)離子刻蝕去除多晶硅偽柵，并利用氫氟酸濕法刻蝕將硅化物犧牲層去除。進(jìn)一步，步驟S30，通過掩膜版光刻形成編程管柵極圖形，并進(jìn)行柵極部分的淀積。參閱圖4，圖4所示為完成編程管300的柵極淀積后的剖面結(jié)構(gòu)示意圖。在一實(shí)施例中，考慮到具有阻變存儲(chǔ)特性的介質(zhì)層可能與一般高k柵介質(zhì)層在成分、厚度或制備方法等方面有所差別，因而可能需要增加一塊掩膜版專門定義編程管300的柵極，利用光刻形成圖形，如圖4中光刻膠301所示圖形。以上步驟S30可以通過以下具體步驟完成
S301，利用掩膜光刻形成用于形成編程管柵極的圖形。利用專門定義編程管300的柵極的掩膜版形成光刻圖形(如圖4中的301)，從而構(gòu)圖形成編程管的柵極。S302,淀積硅化物介質(zhì)層。參考圖4中編程管300所示，硅化物介質(zhì)層主要為優(yōu)化柵極部分與硅襯底的接觸界面，在其它實(shí)例中(例如柵極部分與硅襯底的接觸界面要求不高的情況下)可以省略，若引入硅化物介質(zhì)層，其厚度可以小于或等于Inm ;硅化物介質(zhì)層可以是SiO2或SiON等介質(zhì)材料，主要通過熱氧化等方法形成。S303，淀積具有阻變特性的介質(zhì)層。參考圖4的中編程管300所示，具有阻變特性的介質(zhì)層既充當(dāng)編程管300的柵介質(zhì)層又充當(dāng)存儲(chǔ)層的功能。具有阻變特性的介質(zhì)層可以是HfOx(l < X ^ 2)、HfSiON或HfAlO等鉿基氧化物，厚度約為5-10nm，制備方法可以是原子層淀積、反應(yīng)濺射或者等離子氮化等，該阻變柵介質(zhì)阻變性能因制備方法不同而有所差異，根據(jù)Y. S. Chen等人在IEDM 上報(bào)告的題為 “Highly Scalable Hafnium Oxide Memory with Improvements ofResistiveDistribution and Read Disturb Immunity”的文章,HfOx 阻變存儲(chǔ)器件的操作電流可以達(dá)到小于20微安，高低阻窗口約為10倍，數(shù)據(jù)保持能力達(dá)到150度/10年，具備良好的抗誤讀誤寫能力等優(yōu)異存儲(chǔ)性能。但是，需要說明的是，具有阻變特性的介質(zhì)層的具體材料類型的選擇不受本發(fā)明實(shí)施例限制。S304，淀積功函數(shù)調(diào)節(jié)層。參考圖4中的編程管300所示，功函數(shù)調(diào)節(jié)層對(duì)應(yīng)材料主要為金屬導(dǎo)體，但不限于金屬導(dǎo)體，其可以但不限于是Al、N1、Au、W、Ru、T1、Zr、Ta或TiN等，其制備方法主要有電子束蒸發(fā)、濺射或電鍍等。S305，淀積金屬柵。參考圖4中的編程管300所示，與標(biāo)準(zhǔn)CMOS工藝兼容都可以選擇作為金屬柵材 料，其具體可以為多晶硅、Al、W、Cu、TaN、Ta、TiN、T1、Ni或Co等導(dǎo)電材料，制備方法主要有電子束蒸發(fā)、濺射或電鍍等。進(jìn)一步，步驟S40，通過掩膜版光刻形成選通管柵極圖形，并進(jìn)行柵極部分的淀積。圖5所示為完成選通管柵極淀積后的剖面結(jié)果示意圖，在該實(shí)施例中，步驟S40可以通過以下具體步驟完成S401，利用掩膜光刻形成用于形成選通管柵極的圖形。利用專門定義選通管柵極部分的掩膜版來構(gòu)圖形成光刻圖形，如圖5中光刻膠401所示的圖形。S402,淀積硅化物介質(zhì)層。參考圖5中的選通管400所示，硅化物介質(zhì)層主要為優(yōu)化柵極部分與硅襯底的接觸界面，在其它實(shí)例中(例如柵極部分與硅襯底的接觸界面要求不高的情況下)可以省略，若引入硅化物介質(zhì)層，其厚度可以小于或等于lnm，其具體可以是SiO2或SiON等介質(zhì)材料，主要通過熱氧化等方法形成。S403,淀積高k柵介質(zhì)層。參考圖5中選通管400所示，高k柵介質(zhì)層具體可以是HfOx(其中I < x < 2)、HfSiONdfTaONdfyZivyO (其中O < y < I)或HfAlO等k值范圍為20-25之間的鉿基介質(zhì)材料，這些材料在32nm及32nm技術(shù)節(jié)點(diǎn)以下廣泛作為high_k柵介質(zhì)使用，具有低漏電流、高擊穿電場及高溝道載流子遷移率等特性；高1^柵介質(zhì)層的制備方法可以是原子層淀積、反應(yīng)濺射或者等離子氮化等。S404,淀積功函數(shù)調(diào)節(jié)層。參考圖5中選通管400所示，功函數(shù)調(diào)節(jié)層對(duì)應(yīng)材料主要為金屬導(dǎo)體，但不限于金屬導(dǎo)體，可以但不限于是Al、N1、Au、W、Ru、T1、Zr、Ta或TiN等，制備方法主要有電子束蒸發(fā)、濺射或電鍍等。S405，淀積金屬柵。參考圖5中選通管400所示，與標(biāo)準(zhǔn)CMOS工藝兼容都可以選擇作為金屬柵材料，其具體可以為多晶硅、Al、W、Cu、TaN、Ta、TiN、T1、Ni或Co等導(dǎo)電材料，制備方法主要有電子束蒸發(fā)、濺射或電鍍等。進(jìn)一步，步驟S50，形成鎢栓塞。圖6所示為形成鎢栓塞后的整個(gè)器件的剖面結(jié)構(gòu)圖。首先淀積刻蝕阻擋層和層間介質(zhì)502 (PMD)，刻蝕阻擋層可以為Si3N4、SiC或其他起到同樣作用的材料，PMD層502是指第一層布線與MOS器件之間的介質(zhì)層，它可以是摻磷的氧化硅(PSG)或SiCOH等low-k介質(zhì)材料；在PMD層502中形成鎢栓塞500和擴(kuò)散阻擋層501，鎢栓塞連接第一層Cu引線和MOS管源極或者漏極。鎢栓塞500和PMD層502之間為防止鎢擴(kuò)散而引入擴(kuò)散阻擋層501，可以是TaN、Ta/TaN復(fù)合層或是Ti/TiN復(fù)合層，或是其它起到同樣作用的導(dǎo)電材料，如TiSiN、WNx、WNxCy、Ru或TiZr/TiZrN等；填充鎢栓塞500后需要通過化學(xué)機(jī)械拋光進(jìn)行平坦化操作。之后繼續(xù)完成其他銅互連后端工藝，包括各層銅引線及通孔的形成等步驟，在此不再詳述。需要說明的是，以上實(shí)施例的銅互連后端工藝中，優(yōu)選地采用了雙大馬士革工藝。但是，本發(fā)明的與銅互連后端工藝的集成方法并不限于雙大馬士革工藝，例如，也可以為單大馬士革工藝。以上方法過程中，通過將具有阻變存儲(chǔ)特性的材料嵌入到MOS結(jié)構(gòu)的柵極部分中，將編程管等效成MOS電容使用，并實(shí)現(xiàn)了邏輯工藝與存儲(chǔ)器制造工藝完美兼容，降低制 備成本低。同時(shí)，在具有阻變存儲(chǔ)特性的介質(zhì)層與溝道間增加硅化物介質(zhì)層，有利于良好地形成具有阻變存儲(chǔ)特性的介質(zhì)層與硅襯底的接觸界面，有助于提高器件性能。另一方面，在優(yōu)選實(shí)施例中，在存儲(chǔ)單元性能允許的條件下(例如操作電壓合適、高低阻窗口大于或等于5倍，可擦寫次數(shù)大于或等于1000次等)，編程管的具有阻變存儲(chǔ)特性的柵介質(zhì)層和選通管的高k柵介質(zhì)層可以選擇同樣的材料，例如材料HfOx (其中I <x彡2)、HfSi0N或HfAlO等。，此種情況下，可省去一塊掩膜版，編程管和選通管的柵極部分同時(shí)制備，從而實(shí)現(xiàn)與標(biāo)準(zhǔn)邏輯工藝完全兼容。圖7所示為基于絕緣襯底上的娃(Silicon-On-1nsulator, SOI)制備的基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器結(jié)構(gòu)實(shí)施例示意圖。在該實(shí)施例中，基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器的制備與基于絕緣襯底上的硅(SilicOn-0n-1nsulatOr，S0I)集成。參考圖7中所示，基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器通過體硅氧化物601進(jìn)行隔離，此例中提到的SOI包括全耗盡 SOI (full-depleted SOI)和半耗盡 SOI (partially-depleted SOI)。通過基于 SOI 的集成方法，可有效克服本發(fā)明器件隨著器件尺寸不斷減小而引起的漏電流或功耗等問題。以上例子主要說明了本發(fā)明的工藝集成的方法。盡管只對(duì)其中一些本發(fā)明的實(shí)施方式進(jìn)行了描述，但是本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)了解，本發(fā)明可以在不偏離其主旨與范圍內(nèi)以許多其他的形式實(shí)施。因此，所展示的例子與實(shí)施方式被視為示意性的而非限制性的，在不脫離如所附各權(quán)利要求所定義的本發(fā)明精神及范圍的情況下，本發(fā)明可能涵蓋各種的修改與替換。
權(quán)利要求
1.一種基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器的制備方法，所述存儲(chǔ)器包括選通管和編程管，所述編程管的柵極部分包括具有阻變存儲(chǔ)特性的介質(zhì)層，其特征在于，包括以下步驟完成偽柵制備后構(gòu)圖形成選通管以及編程管的源極和漏極；通過自對(duì)準(zhǔn)工藝形成金屬硅化物接觸，并去除偽柵和犧牲層；構(gòu)圖淀積形成編程管的柵極部分；構(gòu)圖淀積形成選通管的柵極部分；形成層間介質(zhì)以及鎢栓塞；以及形成銅互連后端結(jié)構(gòu)中的銅引線和銅通孔。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述編程管的柵極部分包括具有阻變存儲(chǔ)特性的介質(zhì)層、功函數(shù)調(diào)節(jié)層和金屬柵，其中，所述功函數(shù)調(diào)節(jié)層位于所述金屬柵與所述具有阻變存儲(chǔ)特性的介質(zhì)層之間。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述選通管的柵極部分包括高k柵介質(zhì)層、功函數(shù)調(diào)節(jié)層和金屬柵，其中，所述功函數(shù)調(diào)節(jié)層位于所述金屬柵與所述高k柵介質(zhì)層之間。
4.根據(jù)權(quán)利要求2或3所述的方法，其特征在于，所述編程管或選通管的柵極部分還包括用于優(yōu)化柵極部分與硅襯底的接觸界面的硅化物介質(zhì)層。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述選通管的柵極部分與所述編程管的柵極部分相同，所述構(gòu)圖淀積形成編程管的柵極部分的步驟與構(gòu)圖淀積形成選通管的柵極部分的步驟同步地完成。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述選通管的柵極部分包括高k柵介質(zhì)層，所述高k柵介質(zhì)層與所述編程管的柵極部分的具有阻變存儲(chǔ)特性的介質(zhì)層相同。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述銅互連后端結(jié)構(gòu)為32納米節(jié)點(diǎn)工藝或者32納米以下節(jié)點(diǎn)的銅互連工藝制成。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述具有阻變存儲(chǔ)特性的柵介質(zhì)層是鉿基氧化物。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述鉿基氧化物是HfOx、HfSiON或者 HfAlO，其中，I < X 彡 2。
10.根據(jù)權(quán)利要求8或9所述的方法，其特征在于，所述鉿基氧化物通過原子層淀積、反應(yīng)濺射或等離子氮化的方法制備形成。
11.根據(jù)權(quán)利要求3或6所述的方法，其特征在于，所述高k柵介質(zhì)層是k值范圍在 20-25之間的鉿基介質(zhì)材料。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述高k柵介質(zhì)層是HfOx、HfSiON, HfA10、HfTa0N 或者 HfyZivyO,其中，I < x ^ 2,0 < y < I
13.根據(jù)權(quán)利要求11或12所述的方法，其特征在于，所述鉿基介質(zhì)材料通過原子層淀積、反應(yīng)濺射或等離子氮化的方法制成。
14.根據(jù)權(quán)利要求2或3所述的方法，其特征在于，所述功函數(shù)調(diào)節(jié)層是Al、N1、Au、W、 Ru、T1、Zr、Ta 或 TiN。
15.根據(jù)權(quán)利要求2或3所述的方法，其特征在于，所述金屬柵是多晶硅、Al、W、Cu、TaN、 Ta、TiN、T1、Ni 或 Co。
16.根據(jù)權(quán)利要求1或5所述的方法，其特征在于，所述銅互連后端結(jié)構(gòu)采用雙大馬士革工藝制成。
17.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述選通管的源極/漏極與所述編程管的漏極/源極共用。
全文摘要
本發(fā)明屬嵌入式存儲(chǔ)器技術(shù)領(lǐng)域，涉及一種基于阻變柵介質(zhì)的嵌入式存儲(chǔ)器的制備方法。該方法中，包括步驟完成偽柵制備后構(gòu)圖形成選通管以及編程管的源極和漏極；通過自對(duì)準(zhǔn)工藝形成金屬硅化物接觸，并去除偽柵和犧牲層；構(gòu)圖淀積形成編程管的柵極部分；構(gòu)圖淀積形成選通管的柵極部分；形成層間介質(zhì)以及鎢栓塞；以及形成銅互連后端結(jié)構(gòu)中的銅引線和銅通孔。本發(fā)明方法易于與CMOS銅互連前端工藝兼容，相對(duì)簡單、成本低廉，所制備的嵌入式存儲(chǔ)器尤其適用于一次性編程器件或多次編程器件。
文檔編號(hào)H01L21/8247GK103021950SQ20111028042
公開日2013年4月3日 申請(qǐng)日期2011年9月20日 優(yōu)先權(quán)日2011年9月20日
發(fā)明者林殷茵, 劉易 申請(qǐng)人:復(fù)旦大學(xué)