一種半導(dǎo)體器件及其制作方法和電子裝置的制造方法
【專利摘要】提供一種半導(dǎo)體器件及其制作方法和電子裝置，所述制作方法包括：提供包括半導(dǎo)體襯底、在半導(dǎo)體襯底上形成的柵極溝槽以及包圍柵極溝槽的層間介電層的前端器件；在柵極溝槽的底部和側(cè)壁上形成高k介電層；在高k介電層上形成功函數(shù)金屬層；在功函數(shù)金屬層上形成金屬柵極材料層，以填充柵極溝槽并覆蓋層間介電層；對金屬柵極材料層進(jìn)行化學(xué)機(jī)械研磨，停止于層間介電層上表面，以在柵極溝槽中形成金屬柵極；在含氧以及含氮?dú)夥罩邢群筮M(jìn)行兩次高溫退火工藝，以氮化所述功函數(shù)金屬層以及金屬柵極表面。根據(jù)本發(fā)明的制作方法，阻擋了隨后的電化腐蝕問題的發(fā)生，從而提高了半導(dǎo)體器件的可靠性和性能。
【專利說明】
一種半導(dǎo)體器件及其制作方法和電子裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制作方法和電子裝置?！颈尘凹夹g(shù)】
[0002]隨著半導(dǎo)體技術(shù)的不斷發(fā)展，集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸、以提高它的速度來實(shí)現(xiàn)的。目前，追求高器件密度、高性能和低成本的半導(dǎo)體工業(yè)已經(jīng)進(jìn)步到納米技術(shù)工藝節(jié)點(diǎn)，特別是當(dāng)半導(dǎo)體器件尺寸降到更低納米級別時，半導(dǎo)體器件的制備受到各種物理極限的限制。
[0003]當(dāng)半導(dǎo)體器件的尺寸降到更低納米級別時，器件中柵極關(guān)鍵尺寸也相應(yīng)地縮小。 隨著28nm工藝制程的到來，傳統(tǒng)的柵介質(zhì)層不斷變薄，晶體管漏電量隨之增加，引起半導(dǎo)體器件功耗浪費(fèi)等問題。為解決上述問題，同時避免高溫處理過程，現(xiàn)有技術(shù)提供一種利用高k金屬柵極替代多晶硅柵極的解決方案。
[0004]目前“后柵極”工藝為形成高k金屬柵極的一個主要工藝。使用“后柵極”工藝形成高k金屬柵極的方法包括:提供基底，所述基底上形成有偽柵結(jié)構(gòu)、及位于所述基底上覆蓋所述偽柵結(jié)構(gòu)的層間介質(zhì)層；以所述偽柵結(jié)構(gòu)作為停止層，對所述層間介質(zhì)層進(jìn)行化學(xué)機(jī)械拋光工藝；除去所述偽柵結(jié)構(gòu)后形成溝槽；最后對所述溝槽填充高k介質(zhì)和金屬層，以形成高k金屬柵極。
[0005]在現(xiàn)有的高k金屬柵極工藝中，鋁擴(kuò)散一直是影響器件可靠性和性能的主要問題之一，例如對與時間相關(guān)電介質(zhì)擊穿(Time Dependent Dielectric Breakdown，簡稱 TDDB)、負(fù)偏壓溫度不穩(wěn)定性(Negative Bias Temperature Instability，簡稱NBTI)，正偏壓溫度不穩(wěn)定性(Positive Bias Temperature Instability，簡稱PBTI)等可靠性造成負(fù)面影響，同時鋁擴(kuò)散還會影響載流子的迀移率，降低器件的性能。
[0006]在28nm高k金屬柵極工藝中，相比于NM0S，PM0S通常遭受更多的鋁擴(kuò)散損害。例如，在PM0S中，A1會擴(kuò)散到TaN層中，從而形成TaNAl材料，在對NM0S進(jìn)行CMP (化學(xué)機(jī)械研磨)期間，由于研磨漿料的PH值在2-3之間，因此，在所形成的TaNAl與PM0S的功函數(shù)金屬層TiN之間會發(fā)生電化腐蝕反應(yīng)。如圖1A中圓圈所示和圖1B中箭頭所示，在PM0S中靠近TaN層的部分可以觀察到腐蝕現(xiàn)象。
[0007]因此，有必要提出一種新的半導(dǎo)體器件的制作方法，以解決現(xiàn)有技術(shù)的不足。
【發(fā)明內(nèi)容】

[0008]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件及其制作方法和電子裝置。
[0009]根據(jù)本發(fā)明的一個方面，提供一種半導(dǎo)體器件的制造方法，該方法包括:
[0010]步驟S101:提供包括半導(dǎo)體襯底、在所述半導(dǎo)體襯底上形成的柵極溝槽以及包圍所述柵極溝槽的層間介電層的前端器件；
[0011]步驟S102:在所述柵極溝槽的底部和側(cè)壁上形成高k介電層；
[0012]步驟S103:在所述高k介電層上形成功函數(shù)金屬層；
[0013]步驟S104:在所述功函數(shù)金屬層上形成金屬柵極材料層，以填充所述柵極溝槽并覆蓋所述層間介電層；
[0014]步驟S105:對所述金屬柵極材料層進(jìn)行化學(xué)機(jī)械研磨，停止于所述層間介電層上表面，以在所述柵極溝槽中形成金屬柵極；
[0015]步驟S106:在含氧以及含氮?dú)夥罩邢群筮M(jìn)行兩次高溫退火工藝，以氮化所述功函數(shù)金屬層以及金屬柵極表面。
[0016]可選地，所述金屬柵極是PMOS的金屬柵極。
[0017]可選地，步驟S102還包括以下步驟:在所述高k介電層上形成覆蓋層。
[0018]可選地，步驟S102還包括以下步驟:在所述覆蓋層上形成擴(kuò)散阻擋層。
[0019]可選地，所述金屬柵極的材料為Al。
[0020]可選地，所述功函數(shù)金屬層的材料為TiN。
[0021]可選地，所述擴(kuò)散阻擋層的材料為TaN。
[0022]可選地，在步驟S106中，高溫退火工藝的溫度高于所述功函數(shù)金屬層的沉積溫度。
[0023]根據(jù)本發(fā)明的另一方面，提供一種根據(jù)上述方法制得的半導(dǎo)體器件。
[0024]根據(jù)本發(fā)明的另一方面，提供一種包括上述半導(dǎo)體器件的電子裝置。
[0025]綜上所述，根據(jù)本發(fā)明的制作方法，通過在對PMOS的金屬柵極材料層進(jìn)行化學(xué)機(jī)械研磨以形成金屬柵極之后，在含氧以及含氮?dú)夥罩邢群筮M(jìn)行兩次高溫退火工藝，使得柵極溝槽側(cè)壁上的TaN/TiN氮化為TaON或T1N，并且PMOS的鋁表面形成為AlxOyNz的氮氧化物。氮化的薄膜將阻擋隨后的電化腐蝕問題的發(fā)生，從而提高了半導(dǎo)體器件的可靠性和性會K。
【附圖說明】
[0026]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0027]附圖中:
[0028]圖1A示出了根據(jù)現(xiàn)有技術(shù)的工藝制作的高k金屬柵極的掃描電鏡示意圖；
[0029]圖1B示出了根據(jù)現(xiàn)有技術(shù)的工藝制作的高k金屬柵極的結(jié)構(gòu)的剖視圖；
[0030]圖2A至2E為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；
[0031]圖3為根據(jù)現(xiàn)有技術(shù)的工藝制作的高k金屬柵極與根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法制作的高k金屬柵極的掃描電鏡比較示意圖；
[0032]圖4為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的示意性流程圖。
【具體實(shí)施方式】
[0033]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0034]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0035]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在…上”、“與…相鄰”、“連接至IJ”或“耦合至IJ”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，?dāng)元件被稱為“直接在…上”、“與…直接相鄰”、“直接連接至IJ”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)印?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、 區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0036]空間關(guān)系術(shù)語例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或 “在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀薄Ｒ虼?，示例性術(shù)語 “在…下面”和“在…下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。
[0037]在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時，確定所述特征、 整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0038]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的結(jié)構(gòu)及步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0039]本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件的制造方法。下面，參照圖2A至圖2E以及圖4來描述本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法一個示例性方法的詳細(xì)步驟。其中， 圖2A至2E為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；圖4為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的示意性流程圖。[〇〇4〇] 本實(shí)施例的半導(dǎo)體器件的制造方法，包括如下步驟:
[0041]步驟A1:提供包括半導(dǎo)體襯底100、在所述半導(dǎo)體襯底100上形成的柵極溝槽102 和包圍所述柵極溝槽102的層間介電層103的前端器件，如圖2A所示。
[0042]在本實(shí)施例中，前端器件是指已經(jīng)在半導(dǎo)體襯底上形成一定組件但尚未最終完成整個半導(dǎo)體器件的制造的器件。當(dāng)然，前端器件的具體結(jié)構(gòu)并不以圖2A為限，還可以包括其他組件。
[0043]半導(dǎo)體襯底100可以為單晶硅襯底、絕緣體上硅(SOI)襯底、絕緣體上層疊硅(SSOI)襯底、絕緣體上層疊鍺化硅(S-SiGeOI)襯底、絕緣體上鍺化硅(SiGeOI)襯底以及絕緣體上鍺(GeOI)襯底中的至少一種。在半導(dǎo)體襯底100中可以形成有隔離結(jié)構(gòu)、PMOS和NM0S，隔離結(jié)構(gòu)可以為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)，隔離結(jié)構(gòu)可以將所述半導(dǎo)體襯底100分為NMOS區(qū)域以及PMOS區(qū)域。半導(dǎo)體襯底100中還可以包含其他結(jié)構(gòu)和器件，為了簡化，圖示中予以省略。層間介電層103可為氧化硅層，包括利用熱化學(xué)氣相沉積(thermal CVD)制造工藝或高密度等離子體(HDP)制造工藝形成的有摻雜或未摻雜的氧化硅的材料層，例如未經(jīng)摻雜的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，層間介電層103也可以是摻雜硼或摻雜磷的自旋涂布式玻璃(spin-on-glass，S0G)、摻雜磷的四乙氧基硅烷(PTEOS)或摻雜硼的四乙氧基硅烷(BTEOS) ο柵極溝槽102可以通過虛擬柵極工藝形成。
[0044]步驟A2:在PMOS區(qū)域中，在柵極溝槽102的底部和側(cè)壁上形成高k介電層104，如圖2B所示。
[0045]CMOS的PMOS部分和NMOS部分的金屬柵極結(jié)構(gòu)需要具有不同的功函數(shù)，因此，二者的金屬柵極結(jié)構(gòu)是分別形成的。本實(shí)施例中介紹的是在PMOS部分上形成金屬柵極結(jié)構(gòu)的各個步驟。
[0046]高k介電層104的k值(介電常數(shù))通常為3.9以上，其構(gòu)成材料包括氧化鉿、氧化給娃、氮氧化給娃、氧化鑭、氧化錯、氧化錯娃、氧化鈦、氧化鉭、氧化鋇鎖鈦、氧化鋇鈦、氧化鎖鈦、氧化鋁等，較佳地是氧化給、氧化錯或氧化鋁。可以采用CVD、ALD或者PVD等適合的工藝形成高k介電層104。高k介電層104的厚度范圍可以為10埃至30埃，上述厚度范圍的數(shù)值僅是示例性地，還可根據(jù)實(shí)際工藝進(jìn)行調(diào)整。
[0047]可選地，步驟A2還包括以下步驟:在形成高k介電層104之前，在柵極溝槽102的底部和側(cè)壁上形成界面層。界面層的構(gòu)成材料包括硅氧化物(S1x)，形成界面層的作用是改善高k介電層104與半導(dǎo)體襯底100之間的界面特性。界面層的可以為熱氧化層、氮的氧化物層、化學(xué)氧化層或者其他適合的薄膜層?？梢圆捎脽嵫趸?、CVD、ALD或者PVD等適合的工藝形成界面層。界面層的厚度范圍可以為5埃至10埃，上述厚度范圍的數(shù)值僅是示例性地，還可根據(jù)實(shí)際工藝進(jìn)行調(diào)整。
[0048]可選地，步驟A2還包括以下步驟:在所述高k介電層104上形成覆蓋層105。覆蓋層 105 的材料可以為 La203、Al2O3' Ga203、Ιη203、MoO、Pt、Ru、TaCNO、Ir、TaC、MoN、WN、TixN1 x或者其他適合的薄膜層?？梢圆捎肅VD、ALD或者PVD等適合的工藝沉積形成覆蓋層105，較佳地，沉積形成覆蓋層105的方法為原子層沉積法。本實(shí)施例中，較佳地所述覆蓋層105的材料為TiN。沉積的覆蓋層105的厚度范圍可以為5埃至30埃，上述厚度范圍的數(shù)值僅是示例性地，還可根據(jù)實(shí)際工藝進(jìn)行調(diào)整。
[0049]可選地，步驟A2還包括以下步驟:在所述覆蓋層105上形成擴(kuò)散阻擋層106。擴(kuò)散阻擋層106的材料可以選擇為TaN，Ta，TaAl或者其他適合的薄膜層?？梢圆捎肅VD、ALD或者PVD等適合的工藝形成阻擋層。擴(kuò)散阻擋層106的厚度范圍可以為5埃至40埃，上述厚度范圍的數(shù)值僅是示例性地，還可根據(jù)實(shí)際工藝進(jìn)行調(diào)整。在本實(shí)施例中，所述擴(kuò)散阻擋層106的材料為TaN。
[0050]步驟A3:在高k介電層104上形成功函數(shù)金屬層107，如圖2C所示。
[0051]在PM0S區(qū)域內(nèi)的阻擋層106上形成P型功函數(shù)金屬層107, P型功函數(shù)金屬層107 為PM0S功函數(shù)金屬可調(diào)層，P型功函數(shù)金屬層(PWF)的材料可以選擇為但不限于Ti% x、 TaC、M〇N、TaN或者其他適合的薄膜層。在本實(shí)施例中，所述功函數(shù)金屬層107的材料為TiN。 可以采用CVD、ALD或者PVD等適合的工藝形成P型功函數(shù)金屬層。P型功函數(shù)金屬層的厚度范圍可以為10埃至580埃，上述厚度范圍的數(shù)值僅是示例性地，還可根據(jù)實(shí)際工藝進(jìn)行調(diào)整。
[0052]步驟A4:在功函數(shù)金屬層107上形成金屬柵極材料層108,以填充柵極溝槽102并覆蓋層間介電層103,如圖2D所示。
[0053]在功函數(shù)金屬層107上形成填充柵極溝槽102并覆蓋層間介電層103的金屬柵極材料層108,金屬柵極材料層108的頂面高于層間介電層103。示例性地，金屬柵極材料可以選擇為但不限于A1、W或者其他適合的薄膜層。在本實(shí)施例中，金屬柵極材料層108的材料為A1?？梢圆捎肅VD、ALD或者PVD等適合的工藝形成金屬柵極。
[0054]步驟A5:對金屬柵極材料層108進(jìn)行化學(xué)機(jī)械研磨，停止于層間介電層103上表面，以形成金屬柵極109,如圖2E所示。
[0055]對金屬柵極材料層108進(jìn)行化學(xué)機(jī)械研磨，停止于層間介電層103上表面，這時， 沒有被研磨掉的金屬柵極材料完全填充柵極溝槽102,柵極溝槽102中的金屬柵極材料形成了金屬柵極109。
[0056]步驟A6:在含氧以及含氮?dú)夥罩邢群筮M(jìn)行兩次高溫退火工藝，以氮化功函數(shù)金屬層107以及金屬柵極109表面。
[0057]示例性地，在含氧(例如，02氣氛)以及含氮(例如，NH 3和N 2氣氛)氣氛中先后進(jìn)行兩次高溫退火工藝，以氮化功函數(shù)金屬層107和/或擴(kuò)散阻擋層106,并且在PM0S的鋁柵極表面形成為Alx0yNz的氮氧化物。具體的過程是一個先氧化后氮化的過程。在兩次高溫退火的過程中，TiN先氧化為T1N再氮化為T1N，TaN先氧化為TaON再氮化為TaON，A1 先氧化為A1203再氮化為A1 x0yNz。示例性地，第一次退火在含氧氣氛中進(jìn)行，例如在02氣氛中進(jìn)行，退火的工藝參數(shù)為:溫度350°C?450°C，時間3min?6min，氣體流速400sccm? lOOOsccm，壓力ltorr?5torr ;第二次退火在含氮?dú)夥罩羞M(jìn)行，例如在NH#P N 2氣氛中進(jìn)行，退火的工藝參數(shù)為:溫度350°C?450°C，時間3min?6min，氣體流速400sccm? lOOOsccm，壓力ltorr?5torr。該高溫退火工藝之后，側(cè)壁上形成的TaN/TiN將氮化為 TaON或者T1N，并且PM0S的鋁柵極表面形成為Alx0yNz的氮氧化物，氮化的薄膜將阻擋隨后由于在對NM0S進(jìn)行CMP (化學(xué)機(jī)械研磨)期間由研磨漿料(其PH值在2至3之間)引起的電化腐蝕問題的發(fā)生?？蛇x地，高溫退火工藝的溫度高于所述功函數(shù)金屬層的沉積溫度，以使得應(yīng)力完全得以釋放。
[0058]在進(jìn)行完上述步驟之后，可以繼續(xù)在NM0S區(qū)域中形成金屬柵極。由于在本發(fā)明的制作方法中，通過在對PM0S的金屬柵極材料層進(jìn)行化學(xué)機(jī)械研磨以形成金屬柵極之后， 在含氧以及含氣氛中先后進(jìn)行兩次高溫退火工藝，使得柵極溝槽側(cè)壁上的TaN/TiN氮化為 TaON或T1N，并且PM0S的鋁柵極表面形成為Alx0yNz的氮氧化物。因此，在后續(xù)工藝中，氮化的薄膜將阻擋隨后由于在對NM0S進(jìn)行CMP (化學(xué)機(jī)械研磨)期間由研磨漿料(其PH值在2至3之間)引起的電化腐蝕問題的發(fā)生，從而提高了半導(dǎo)體器件的可靠性和性能。
[0059]圖3中示出了根據(jù)現(xiàn)有技術(shù)的工藝制作的高k金屬柵極與根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法制作的高k金屬柵極的掃描電鏡比較示意圖，其中左邊的圖是根據(jù)現(xiàn)有技術(shù)的工藝制作的高k金屬柵極的掃描電鏡圖，右邊的圖是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法制作的高k金屬柵極的掃描電鏡圖。從圖3中可以看出，通過掃描電鏡，可以觀察到60埃的側(cè)壁氮化，氮化的薄膜將阻止隨后的電化腐蝕問題的發(fā)生。
[0060]圖4示出了本發(fā)明實(shí)施例提供的一種半導(dǎo)體器件的制造方法的示意性流程圖，用于簡要示出該制造方法的典型流程。
[0061]步驟SlOl:提供包括半導(dǎo)體襯底、在所述半導(dǎo)體襯底上形成的柵極溝槽以及包圍所述柵極溝槽的層間介電層的前端器件；
[0062]步驟S102:在所述柵極溝槽的底部和側(cè)壁上形成高k介電層；
[0063]步驟S103:在所述高k介電層上形成功函數(shù)金屬層；
[0064]步驟S104:在所述功函數(shù)金屬層上形成金屬柵極材料層，以填充所述柵極溝槽并覆蓋所述層間介電層；
[0065]步驟S105:對所述金屬柵極材料層進(jìn)行化學(xué)機(jī)械研磨，停止于所述層間介電層上表面，以在所述柵極溝槽中形成金屬柵極；
[0066]步驟S106:在含氧以及含氮?dú)夥罩邢群筮M(jìn)行兩次高溫退火工藝，以氮化所述功函數(shù)金屬層以及金屬柵極表面。
[0067]本發(fā)明的實(shí)施例提供一種半導(dǎo)體器件，其采用上述實(shí)施例所述的半導(dǎo)體器件的制造方法制得。
[0068]通過本發(fā)明實(shí)施例所述方法制備得到的半導(dǎo)體器件，通過在對PMOS的金屬柵極材料層進(jìn)行化學(xué)機(jī)械研磨以形成金屬柵極之后，在含氧以及含氣氛中先后進(jìn)行兩次高溫退火工藝，使得柵極溝槽側(cè)壁上的TaN/TiN氮化為TaON或T1N，并且PMOS的鋁柵極表面形成為AlxOyNz的氮氧化物，氮化的薄膜將阻擋隨后的電化腐蝕問題的發(fā)生，從而提高了半導(dǎo)體器件的可靠性和性能。
[0069]本發(fā)明的實(shí)施例提供一種電子裝置，其包括電子組件以及與該電子組件電連接的半導(dǎo)體器件。其中，所述半導(dǎo)體器件為上述半導(dǎo)體器件。
[0070]本實(shí)施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、V⑶、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可為任何包括該半導(dǎo)體器件的中間產(chǎn)品。其中，該電子組件可以為任何可行的組件，在此并不進(jìn)行限定。
[0071]本發(fā)明實(shí)施例的電子裝置，由于使用了上述的半導(dǎo)體器件，因而具有更好的性能。
[0072]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件的制作方法，所述方法包括: 步驟SlOl:提供包括半導(dǎo)體襯底、在所述半導(dǎo)體襯底上形成的柵極溝槽以及包圍所述柵極溝槽的層間介電層的前端器件； 步驟S102:在所述柵極溝槽的底部和側(cè)壁上形成高k介電層； 步驟S103:在所述高k介電層上形成功函數(shù)金屬層； 步驟S104:在所述功函數(shù)金屬層上形成金屬柵極材料層，以填充所述柵極溝槽并覆蓋所述層間介電層； 步驟S105:對所述金屬柵極材料層進(jìn)行化學(xué)機(jī)械研磨，停止于所述層間介電層上表面，以在所述柵極溝槽中形成金屬柵極； 步驟S106:在含氧以及含氮?dú)夥罩邢群筮M(jìn)行兩次高溫退火工藝，以氮化所述功函數(shù)金屬層以及金屬柵極表面。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述金屬柵極是PMOS的金屬柵極。3.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟S102還包括以下步驟:在所述高k介電層上形成覆蓋層。4.根據(jù)權(quán)利要求3所述的方法，其特征在于，步驟S102還包括以下步驟:在所述覆蓋層上形成擴(kuò)散阻擋層。5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述金屬柵極的材料為Al。6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述功函數(shù)金屬層的材料為TiN。7.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述擴(kuò)散阻擋層的材料為TaN。8.根據(jù)權(quán)利要求1所述的方法，其特征在于，在步驟S106中，高溫退火工藝的溫度高于所述功函數(shù)金屬層的沉積溫度。9.一種根據(jù)權(quán)利要求1-8之一所述的方法制得的半導(dǎo)體器件。10.一種電子裝置，包括根據(jù)權(quán)利要求9所述的半導(dǎo)體器件。
【文檔編號】H01L29/423GK105990118SQ201510086377
【公開日】2016年10月5日
【申請日】2015年2月17日
【發(fā)明人】趙簡, 王杭萍
【申請人】中芯國際集成電路制造(上海)有限公司