半導(dǎo)體器件制作方法、半導(dǎo)體器件及電子裝置的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的制作方法，其包括：a：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成虛擬柵極氧化層和虛擬柵極，以及在所述虛擬柵極氧化層和虛擬柵極兩側(cè)形成的介質(zhì)層，去除所述虛擬柵極氧化層和虛擬柵極以形成溝槽；b：在所述溝槽底部和側(cè)壁上形成柵極介電層；c：向所述溝槽填充金屬材料，形成金屬柵極，其中，位于溝槽底部的柵極介電層的介電常數(shù)高于位于所述溝槽側(cè)壁的柵極介電層的介電常數(shù)。本發(fā)明提出的半導(dǎo)體器件的制作方法，一方面由于覆蓋柵極側(cè)墻的柵極介電層介電常數(shù)較小，可以減小源/漏和金屬柵極之間的寄生電容，另一方面，由于位于柵極下方的柵極介電層介電常數(shù)相對較高仍然可以有效減小漏電流。
【專利說明】
半導(dǎo)體器件制作方法、半導(dǎo)體器件及電子裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件制作方法、半導(dǎo)體器件及電子裝置。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路尤其是超大規(guī)模集成電路中的主要器件金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(簡稱M0SFET)的幾何尺寸一直在不斷縮小，器件關(guān)鍵尺寸已縮小到0.1 ym的特征尺寸以下，柵介質(zhì)等效氧化物厚度已小至納米數(shù)量級，使用二氧化硅(Si02)層作為柵極介質(zhì)的工藝已經(jīng)達到其物理電氣特性的極限，在65nm工藝的晶體管中的二氧化硅層已經(jīng)縮小到5個氧原子的厚度。作為阻隔柵極和下層的絕緣體，二氧化硅層已經(jīng)不能再進一步縮小了，否則產(chǎn)生的漏電流會讓晶體管無法正常工作。為此，現(xiàn)有技術(shù)已提出的解決方案是，采用金屬柵和高介電常數(shù)(K)柵介質(zhì)替代傳統(tǒng)的重摻雜多晶硅柵和Si02 (SS1N)柵介質(zhì)。
[0003]金屬柵和高K介質(zhì)的形成方法分為很多種，主要分為先柵極(gate first)和后柵極(gate last)，其中后柵極又分為先高K (high Kfirst)和后高K (high K last)。前柵工藝的特點是在對硅片進行漏/源區(qū)離子注入操作以及隨后的高溫退火工藝完成之后再形成金屬柵極；與此相對的后柵工藝的特點是在對硅片進行漏/源區(qū)離子注入操作以及隨后的退火工藝完成之前便生成金屬柵極。
[0004]目前，高K和后柵極工藝廣泛應(yīng)用于32/28nm及以下技術(shù)節(jié)點，然而，雖然使用金屬柵和高K介質(zhì)替代傳統(tǒng)的重摻雜多晶硅柵和Si02(或S1N)柵介質(zhì)可解決漏電問題，但是人們發(fā)現(xiàn)覆蓋柵極側(cè)墻的高K介質(zhì)會增加源/漏和金屬柵極之間的寄生電容，進而影響器件的開/關(guān)速度和性能。
[0005]因此，有必要提出一種新的制作方法，以解決上述存在的問題。

【發(fā)明內(nèi)容】

[0006]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。
[0007]為了克服目前存在的問題，本發(fā)明一方面提供一種半導(dǎo)體器件的制作方法，其包括:a:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成虛擬柵極氧化層和虛擬柵極，以及在所述虛擬柵極氧化層和虛擬柵極兩側(cè)形成的介質(zhì)層，去除所述虛擬柵極氧化層和虛擬柵極以形成溝槽；b:在所述溝槽底部和側(cè)壁上形成柵極介電層；c:向所述溝槽填充金屬材料，形成金屬柵極，其中，位于溝槽底部的柵極介電層的介電常數(shù)高于位于所述溝槽側(cè)壁的柵極介電層的介電常數(shù)。
[0008]本發(fā)明提出的半導(dǎo)體器件的制作方法，由于覆蓋柵極側(cè)墻的柵極介電層介電常數(shù)相對較小，而位于柵極下方的柵極介電層介電常數(shù)相對較高，這樣一方面由于覆蓋柵極側(cè)墻的柵極介電層介電常數(shù)較小，可以減小源/漏和金屬柵極之間的寄生電容，另一方面，由于位于柵極下方的柵極介電層介電常數(shù)相對較高仍然可以有效減小漏電流。
[0009]本發(fā)明另一方面提供一種半導(dǎo)體器件，其包括:半導(dǎo)體襯底，位于所述半導(dǎo)體襯底上的具有溝槽的介質(zhì)層，位于所述溝槽側(cè)壁和底部的柵極介電層以及位于所述柵極介電層上的金屬柵極，其中，位于溝槽底部的柵極介電層的介電常數(shù)高于位于所述溝槽側(cè)壁的柵極介電層的介電常數(shù)。
[0010]本發(fā)明提出的半導(dǎo)體器件由于覆蓋柵極側(cè)墻的柵極介電層介電常數(shù)相對較小，而位于柵極下方的柵極介電層介電常數(shù)相對較高，這樣一方面由于覆蓋柵極側(cè)墻的柵極介電層介電常數(shù)較小，可以減小源/漏和金屬柵極之間的寄生電容，另一方面，由于位于柵極下方的柵極介電層介電常數(shù)相對較高仍然可以有效減小漏電流。
[0011]本發(fā)明再一方面提供一種電子裝置，其包括本發(fā)明提供的上述半導(dǎo)體器件。
[0012]本發(fā)明提出的電子裝置，由于具有上述半導(dǎo)體器件，因而具有類似的優(yōu)點。
【附圖說明】
[0013]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0014]附圖中:
[0015]圖1示出了根據(jù)本發(fā)明一實施方式的制作方法的工藝流程圖；
[0016]圖2A?圖2J示出了本發(fā)明一實施方式的制作方法依次實施各步驟所獲得器件的剖面示意圖；
[0017]圖3示出了根據(jù)本發(fā)明一實施方式的半導(dǎo)體器件結(jié)構(gòu)示意圖；
[0018]圖4示出了根據(jù)本發(fā)明一實施方式的電子裝置的示意圖。
【具體實施方式】
[0019]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。
[0020]應(yīng)當理解的是，本發(fā)明能夠以不同形式實施，而不應(yīng)當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0021]應(yīng)當明白，當元件或?qū)颖环Q為“在…上”、“與…相鄰”、“連接至IJ”或“耦合至IJ”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，當元件被稱為“直接在…上”、“與…直接相鄰”、“直接連接至IJ”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。?yīng)當明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0022]空間關(guān)系術(shù)語例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)當明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術(shù)語“在…下面”和“在…下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。
[0023]在此使用的術(shù)語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項目的任何及所有組合。
[0024]本發(fā)明提供一種半導(dǎo)體器件制作方法，用于形成高K柵介電層和金屬柵極，具體地步驟包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底形成具有溝槽的介質(zhì)層；在所述溝槽底部和側(cè)壁上形成柵極介電層；:向所述溝槽填充金屬材料，形成金屬柵極，并且位于溝槽底部的柵極介電層的介電常數(shù)高于位于所述溝槽側(cè)壁的柵極介電層的介電常數(shù)，這樣由于覆蓋柵極側(cè)墻的柵極介電層介電常數(shù)相對較小，而位于柵極下方的柵極介電層介電常數(shù)相對較高，這樣一方面由于覆蓋柵極側(cè)墻的柵極介電層介電常數(shù)較小，可以減小源/漏和金屬柵極之間的寄生電容，另一方面，由于位于柵極下方的柵極介電層介電常數(shù)相對較高仍然可以有效減小漏電流。
[0025]可以理解的是，為了便于形成金屬柵極，在形成金屬柵極之前可先一步形成虛擬柵極，當去除虛擬柵極之后就可在按虛擬柵極的圖形填充金屬材料形成所需要的金屬柵極。因此，本發(fā)明提供的半導(dǎo)體器件的制作方法，還包括形成和去除虛擬柵極的步驟，其采用本領(lǐng)域常用方法，在此進行簡單描述，比如通過下述步驟形成和去除虛擬柵極:提供半導(dǎo)體襯底；在所述半導(dǎo)體上形成虛擬柵極氧化層和虛擬柵極；在所述虛擬柵極氧化層和虛擬柵極兩側(cè)形成介質(zhì)層；去除所述虛擬柵極氧化層和虛擬柵極形成溝槽。
[0026]進一步地，在本發(fā)明提供的半導(dǎo)體器件的制作方法中，優(yōu)選采用Hf02作為高K介質(zhì)材料，Hf02介質(zhì)材料具有簡單的CaF2立方晶體結(jié)構(gòu)、高的介電常數(shù)(?25)、較大的禁帶寬度(?5.8eV)、較高的勢皇高度(?1.5eV)、穩(wěn)定的化學性質(zhì)、且與硅有很好的晶格匹配等優(yōu)良性質(zhì)，并且摻入適量的Al、Si或N元素可具有更好的熱穩(wěn)定性、較高的晶化溫度，減少硼滲透使迀移率增加。
[0027]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的結(jié)構(gòu)及步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0028]實施例一
[0029]下面結(jié)合圖1以及圖2A?圖2J對本發(fā)明的半導(dǎo)體器件的制作方法做詳細描述。
[0030]首先，執(zhí)行步驟S101，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底形成介質(zhì)層，在所述介質(zhì)層中形成虛擬柵極氧化層和虛擬柵極，去除所述虛擬柵極氧化層和虛擬柵極以形成溝槽。如形成和去除虛擬柵極氧化層和虛擬柵極采用本領(lǐng)域常用方法，在此不再贅述。
[0031]如圖2A所示，提供半導(dǎo)體襯底200，該半導(dǎo)體襯底200形成具有溝槽201的介質(zhì)層202。如前所述，在該步驟還包括形成虛擬柵極氧化層和虛擬柵極，去除虛擬柵極氧化層和虛擬柵極的步驟，為簡化描述，圖2A為已經(jīng)去除虛擬柵極氧化層和虛擬柵極后所得半導(dǎo)體器件的剖視圖。
[0032]半導(dǎo)體襯底200可以是以下所提到的材料中的至少一種:硅、鍺。此外，半導(dǎo)體襯底上可以形成有其它器件，例如PMOS和NMOS晶體管。在半導(dǎo)體襯底中可以形成有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。半導(dǎo)體襯底中還可以形成有CMOS器件，CMOS器件例如是晶體管(例如，NMOS和/或PM0S)等。同樣，半導(dǎo)體襯底中還可以形成有導(dǎo)電構(gòu)件，導(dǎo)電構(gòu)件可以是晶體管的柵極、源極或漏極，也可以是與晶體管電連接的金屬互連結(jié)構(gòu)，等等。
[0033]作為示例，在本實施例中，半導(dǎo)體襯底200中形成有淺溝槽隔離(STI)結(jié)構(gòu)203，并且在溝槽201的側(cè)壁上形成有間隙壁204，在介質(zhì)層202和半導(dǎo)體襯底200之間形成有蝕刻停止層205。其中，介質(zhì)層202例如為氮化硅、氧化硅或者二者的結(jié)合，或者其他常用材料。間隙壁204為氮化硅、氧化硅或者二者的結(jié)合，蝕刻停止層205為氮化硅、氧化硅或者二者的結(jié)合。
[0034]接著，執(zhí)行步驟S102，形成覆蓋所述溝槽側(cè)壁、底部以及所述介質(zhì)層表面的柵極介電層。
[0035]如圖2B所示，在溝槽201側(cè)壁、底部以及介質(zhì)層202表面形成柵極介電層206，柵極介電層206采用少鉿HfS1，其形成方法采用物理氣相沉積、化學氣相沉積或原子層沉積。
[0036]接著，執(zhí)行步驟S103，向所述柵極介電層執(zhí)行Hf離子注入。
[0037]如圖2C所示，向柵極介電層206注入Hf離子，以提高溝槽201底部和介質(zhì)層202表面的介電材料HfS1中Hf含量。
[0038]作為示例，在本實施例中，Hf離子的注入劑量為1E16?lE17/cm2，注入能量為Ikev ?1kev0
[0039]接著，執(zhí)行步驟S104，向所述柵極介電層執(zhí)行Hf離子注入。
[0040]如圖2D所示，向柵極介電層206注入氮離子，以提高溝槽201底部和介質(zhì)層202表面的介電材料HfS1中氮含量，使溝槽底部201和介質(zhì)層202表面的柵極介電層材料轉(zhuǎn)變?yōu)?HfS1N0
[0041]作為示例，在本實施例中，氮離子的注入劑量為1E16?lE17/cm2，注入能量為Ikev ?1kev0
[0042]接著，執(zhí)行步驟S105，在所述溝槽底部和介質(zhì)層表面形成覆蓋層。
[0043]如圖2E所示，在溝槽201底部的柵極介電層206上、以及介質(zhì)層202表面柵極介電層206形成覆蓋層207。覆蓋層207可通過物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)形成。
[0044]作為示例，在本實施例中，覆蓋層207采用TiN材料，其通過物理氣相沉積形成。
[0045]接著，執(zhí)行步驟S106，在所述溝槽側(cè)壁、所述覆蓋層上形成非晶硅層。
[0046]如圖2F所示，在溝槽201側(cè)壁和所述覆蓋層上形成非晶硅層208。作為示例，在本實施例中，非晶娃層208采用原子層沉積方法形成，厚度為5nm?10nm。
[0047]接著，執(zhí)行步驟S107，去除所述溝槽底部和所述覆蓋層表面的非晶硅層，保留所述溝槽側(cè)壁上的非晶硅層。
[0048]如圖2G所示，去除溝槽201底部和覆蓋層207表面的非晶硅層，保留溝槽201側(cè)壁上的非晶硅層，具體去除方法可采用無圖形刻蝕方法(blanket etch)，為常用方法，在此不再贅述。
[0049]接著，執(zhí)行步驟S108，執(zhí)行退火工藝，以所述所溝槽側(cè)壁上的柵極介電層和非晶硅層反應(yīng)。
[0050]如圖2H所示，執(zhí)行退火工藝，使槽201側(cè)壁上的柵極介電層206和非晶硅層208反應(yīng)，使HfS1轉(zhuǎn)變?yōu)楦籗iHfS1。在本實施例中，可采用快速熱退火工藝，具體地，在隊環(huán)境下快速熱退火，退火溫度為400?600°C，時間為5s?60s。
[0051]接著，執(zhí)行步驟S109，向所述溝槽填充金屬材料，形成金屬柵極。
[0052]如圖21所示，向溝槽201填充金屬材料，形成金屬柵極。
[0053]可以理解的是在向向溝槽201填充金屬材料，形成金屬柵極時，不可避免地會在介質(zhì)層表面上形成金屬材料層，其可在金屬材料填充完畢后通過化學機械平坦化(CMP)去除介質(zhì)層202上方的柵極介電層、覆蓋層和金屬材料層，如圖2J所示。
[0054]實施例二
[0055]本發(fā)明還提供一種采用實施例一中所述的方法制作的半導(dǎo)體器件，半導(dǎo)體襯底200，半導(dǎo)體襯底200上的具有溝槽210的介質(zhì)層202，位于溝槽202側(cè)壁的柵極介電層206A和位于溝槽底部的柵極介電層206B，以及位于溝槽底部的柵極介電層206B上的金屬柵極210，其中，柵極介電層206B的介電層的介電常數(shù)高于柵極介電層206A的介電常數(shù)。
[0056]在本實施例中，柵極介電層206A為HfS1，柵極介電層206B為HfS1N。
[0057]在本實施例中，在溝槽201側(cè)壁上的柵極介電層206A和介質(zhì)層202之間形成有間隙壁204。
[0058]在本實施例中，在金屬柵極210和柵極介電層206B之間形成有覆蓋層207，且覆蓋層207為通過物理氣相沉積形成的TiN層。
[0059]實施例三
[0060]本發(fā)明另外還提供一種電子裝置，其包括前述的半導(dǎo)體器件。
[0061]由于包括的半導(dǎo)體器件采用晶圓級封裝，因而具有該工藝帶來的優(yōu)點，并且由于采用上述方法進行封裝，良品率較高，成本相對降低，因此該電子裝置同樣具有上述優(yōu)點。
[0062]該電子裝置，可以是手機、平板電腦、筆記本電腦、上網(wǎng)本、游戲機、電視機、VCD,DVD、導(dǎo)航儀、照相機、攝像機、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可以是具有上述半導(dǎo)體器件的中間產(chǎn)品，例如:具有該集成電路的手機主板等。在本實施中以PDA為例進行示例，如圖4所示。
[0063]本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【主權(quán)項】
1.一種半導(dǎo)體器件的制作方法，其特征在于，包括下述步驟: a:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成虛擬柵極氧化層和虛擬柵極，以及在所述虛擬柵極氧化層和虛擬柵極兩側(cè)形成的介質(zhì)層，去除所述虛擬柵極氧化層和虛擬柵極以形成溝槽； b:在所述溝槽底部和側(cè)壁上形成柵極介電層； c:向所述溝槽填充金屬材料，形成金屬柵極， 其中，位于溝槽底部的柵極介電層的介電常數(shù)高于位于所述溝槽側(cè)壁的柵極介電層的介電常數(shù)。2.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述步驟b包括: 形成覆蓋所述溝槽側(cè)壁、底部以及所述介質(zhì)層表面的柵極介電層，所述柵極介電層為少鉿HfS1 ； 向所述柵極介電層執(zhí)行Hf離子注入； 向所述柵極介電層執(zhí)行氮離子注入，使所述溝槽底部和所述介質(zhì)層表面的柵極介電層轉(zhuǎn)變?yōu)镠fS1N ； 在所述溝槽底部和介質(zhì)層表面形成覆蓋層； 在所述溝槽側(cè)壁和所述覆蓋層上形成的非晶硅層； 去除所述溝槽底部和所述覆蓋層表面的非晶硅，保留所述溝槽側(cè)壁上的非晶硅層； 執(zhí)行退火工藝，以所述所溝槽側(cè)壁上的柵極介電層和非晶硅層反應(yīng)，使所述溝槽側(cè)壁上的柵極介電層轉(zhuǎn)變?yōu)楦还鐷fS1。3.根據(jù)權(quán)利要求2所述的制作方法，其特征在于，所述Hf離子的注入劑量為1E16?lE17/cm2，注入能量為 Ikev ?lOkev。4.根據(jù)權(quán)利要求2所述的制作方法，其特征在于，所述氮離子的注入劑量為1E16?lE17/cm2，注入能量為 Ikev ?lOkev。5.根據(jù)權(quán)利要求2所述的制作方法，其特征在于，所述覆蓋層為通過物理氣相沉積形成的TiN層。6.根據(jù)權(quán)利要求2所述的制作方法，其特征在于，所述非晶硅層為原子層沉積形成。7.根據(jù)權(quán)利要求2所述的制作方法，其特征在于，所述非晶硅層厚度為5nm?10nm。8.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述溝槽側(cè)壁上形成有間隙壁。9.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，在所述介質(zhì)層下方還形成有蝕刻停止層。10.一種半導(dǎo)體器件，其特征在于，包括:半導(dǎo)體襯底，位于所述半導(dǎo)體襯底上的具有溝槽的介質(zhì)層，位于所述溝槽側(cè)壁和底部的柵極介電層以及位于所述柵極介電層上的金屬柵極， 其中，位于溝槽底部的柵極介電層的介電常數(shù)高于位于所述溝槽側(cè)壁的柵極介電層的介電常數(shù)。11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于，位于所述溝槽側(cè)壁的柵極介電層富硅HfS1，位于溝槽底部的柵極介電層為HfS1N。12.一種電子裝置，其特征在于，包括如權(quán)利要求10或11所述的半導(dǎo)體器件。
【文檔編號】H01L21/28GK105990119SQ201510086502
【公開日】2016年10月5日
【申請日】2015年2月16日
【發(fā)明人】鄧浩
【申請人】中芯國際集成電路制造(上海)有限公司