專利名稱：一種控制陣列式高壓led側(cè)壁傾斜角度的新工藝的制作方法
—種控制陣列式高壓LED側(cè)壁傾斜角度的新工藝技術(shù)領(lǐng)域
本專利涉及一種制造陣列式高壓LED芯片(HV-LED)過程中控制側(cè)壁傾斜角度的新工藝。
背景技術(shù)：
最近發(fā)展起來的陣列式高壓LED芯片(HV-LED)技術(shù)采用了新型的微單元陣列結(jié)構(gòu)，構(gòu)成LED芯片的每一個(gè)微單元因?yàn)楸煌ㄟ^離子束刻蝕形成的溝槽環(huán)繞，而獨(dú)立發(fā)光，同時(shí)，相互之間又經(jīng)金屬橋聯(lián)取得電流級聯(lián)，通過串-并聯(lián)組合的方式構(gòu)成預(yù)先設(shè)計(jì)的電路結(jié)構(gòu)，承載預(yù)定的交直流(高)電壓，工作發(fā)光，因此，雖然單晶粒LED發(fā)光芯片驅(qū)動電壓在 4V以內(nèi)，HV-LED的陣列設(shè)計(jì)方案可以通過改變微單元的數(shù)量和串并聯(lián)電路結(jié)構(gòu)，滿足更高的驅(qū)動電壓要求。其功能和性價(jià)比大幅度超越了普通的半導(dǎo)體二極管光源由于無需(像普通二極管那樣)通過恒定低壓(< 4伏)直流(DC)供電，HV-LED芯片產(chǎn)品可以在沒有任何額外變壓穩(wěn)流設(shè)施的條件下，直接連接10-220伏范圍內(nèi)的交直流(AC/DC)電源來實(shí)現(xiàn)驅(qū)動，·且具備高效、大功率、高功率因數(shù)校正、結(jié)構(gòu)緊湊、散熱優(yōu)良、工作壽命長和低成本的特點(diǎn)，極大地?cái)U(kuò)展了 HV-LED芯片在市電照明、汽車燈具、航空艦船照明和儀表顯示、以及醫(yī)療器械特殊光源的應(yīng)用[I]。
在高亮度、高效率HV-LED芯片的設(shè)計(jì)和制造過程，有兩個(gè)關(guān)鍵因素一是解決保證陣列中微單元之間的低電阻電流級聯(lián)，二是提高芯片的光提取率。對于HV-LED的金屬連接來說，如何能夠保證連接的穩(wěn)定性和可靠性決定了批量產(chǎn)業(yè)化過程中優(yōu)良器件產(chǎn)出率。 對于芯片中不同LED微單元的連接，金屬走線需要爬上至少5微米的高臺，連接2個(gè)相鄰微單元器件的P型區(qū)和N型區(qū)。為了保證連接的可靠性，HV-LED采用傾斜側(cè)壁結(jié)構(gòu)設(shè)計(jì)[I]。
LED芯片的光提取效率通常受到如下限制光產(chǎn)生在GaN材料的內(nèi)部，由于材料的反射率高于外界，因此大部分輻射光子被全反射回來，從而使這些光子困在了 GaN材料中。另外，相當(dāng)一部分被困光子沿著GaN外延層傳播，這些光子被夾在折射率較低的空氣和藍(lán)寶石基地之間，最終被浪費(fèi)掉。典型的GaN基LED光反射量可達(dá)到光產(chǎn)生量的90%。為了解決GaN LED的內(nèi)在限制，許多方法已經(jīng)在傳統(tǒng)的單晶粒LED結(jié)構(gòu)中被采用，包括表面粗糙化、圖形藍(lán)寶石襯底上GaN外延生長以及光子晶體圖形整合等，其目的是為了干擾全反射并為光子穿越界面提供有利條件。而HV-LED芯片的所特有的微單元傾斜側(cè)壁結(jié)構(gòu)，可通過側(cè)壁全反射使光子在有一定傾角的GaN和空氣界面偏轉(zhuǎn)，光子橫向傳播到臺面邊緣時(shí)將被側(cè)壁偏轉(zhuǎn)，從而使光子在藍(lán)寶石襯底表面的法線方向發(fā)射。這些引導(dǎo)-偏轉(zhuǎn)光子將與直接從LED表面發(fā)射出的光子融合,進(jìn)而大幅度提高表面發(fā)射率[2]。
由于傾斜側(cè)壁在陣列HV-LED器件中起了很重要的作用，需要進(jìn)行特殊的處理。目前主要采用的是回流工藝[3]，首先，利用標(biāo)準(zhǔn)光刻技術(shù)在LED臺面陣列上涂制一層5-10微米厚的光刻膠。然后在高溫下對光刻膠圖案進(jìn)行回流工藝操作?；亓鞴に嚳梢允构饪棠z側(cè)壁形成特定的角度。然后在高密度等離子氣體中，GaN的外延層通過刻蝕“復(fù)制”出相應(yīng)的角度，實(shí)現(xiàn)傾斜側(cè)壁。但回流工藝對環(huán)境條件(樣品溫度、環(huán)境濕度、刻蝕工藝參數(shù)、曝光條件等)的依賴性很高，大大增加了 HV-LED的制造成本，此外，回流工藝處理的光刻膠掩膜在經(jīng)過電感耦合(ICP)等離子體刻蝕GaN過程后往往產(chǎn)生硬化和膠聯(lián)，變得很難去除，嚴(yán)重降低了 HV-LED芯片的產(chǎn)率。
參考文獻(xiàn)
LJ.-P. Ao et al. ,“Monolithic blue LED series arrays for high-voItageAC operation, ”Physica Status Solidi A, vol. 194, no. 2, pp.376-379,2002.
2. C. F. Lin, J. J. Dai, R. H. Jiang, J. H. Zheng, Z. J. Yang, C. C. Yu, and ff. C. Lee, “Photoelectrochemical sidewall etching enhances lightoutput power in GaN-based light emitting diodes”，phys. stat. sol. (c) 3, No.6,2182-2186 (2006)
3. Jae-Soong Lee, Joonhee Lee, Sunghwan Kim, and Heonsu Jeon, “GaNLight-Emitting Diode with Deep-Angled Mesa Sidewalls for Enhanced LightEmission in the Surface-Normal Direction”， IEEE TRANSACTIONS 0NELECTR0N DEVICES, VOL. 55，NO. 2，2008，pp. 523-526發(fā)明內(nèi)容
本發(fā)明米用一種新的二氧化娃掩膜技術(shù)來控制GaN側(cè)壁傾角，較傳統(tǒng)的光刻膠回流 工藝更加簡單可靠，容易操做，且成本降低。更為重要的是，新的工藝過程從根本上消除了光刻膠污染的可能性，可大幅度提高HV-LED芯片的產(chǎn)率。
本發(fā)明的技術(shù)核心是通過濕法刻蝕的方法在二氧化硅掩膜的側(cè)壁形成大角度傾斜，然后再復(fù)制到LED外延層上，實(shí)現(xiàn)HV-LED中微單元的傾斜側(cè)壁結(jié)構(gòu)。具體包括下列工藝步驟(I)在藍(lán)寶石基的LED外延異質(zhì)層(epitaxially grownLED heterostructure)表面通過等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)形成不少于O.1微米二氧化硅薄膜；(2)在二氧化硅薄膜表面覆蓋光刻膠層，再利用標(biāo)準(zhǔn)光刻工藝形成光刻膠圖案；(3)以光刻膠圖案為掩模板，利用一定濃度的Hydrofluoric Acid(HF)刻蝕二氧化娃薄膜,形成預(yù)先設(shè)計(jì)的圖案，并在側(cè)壁產(chǎn)生預(yù)先設(shè)定的傾斜角度；(4)用溶劑法清除光刻膠圖案，再以二氧化硅薄膜圖案為掩膜，使用上下電極雙射頻源的電感耦合(ICP)等離子體刻蝕設(shè)備，刻蝕LED外延異質(zhì)層至藍(lán)寶石襯底；二氧化硅的傾斜側(cè)壁按1: X的比例復(fù)制到LED外延異質(zhì)層上。其中X是ICP等離子體刻蝕GaN和二氧化硅的速率比；(5)利用HF刻蝕二氧化硅薄膜，徹底清除LED晶元表面的二氧化硅掩膜。整個(gè)工藝步驟的流程圖如圖1所示。
在本工藝步驟里，通過等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)形成二氧化硅模板的側(cè)壁傾角(θ_2)可以通過改變HF刻蝕條件，包括溶液濃度、刻蝕溫度和時(shí)間等參數(shù)，得到精確控制；而ICP等離子體刻蝕GaN和二氧化硅的速率比X可通過改變反應(yīng)離子刻蝕的參數(shù)，包括反應(yīng)氣體種類、氣體流速、氣壓和電壓，而實(shí)現(xiàn)控制；而陣列HV-LED中微單元的臺面?zhèn)缺趦A角(Θ GaN)可由下列公式確定
tan 見抓=-taP6Wx
由PECVD生長的二氧化硅掩膜在LED外延異質(zhì)層表面可以使用 BufferedHydrofluoric Acid(BOE)完全清除,沒有污染的隱患,保證了側(cè)壁形成工藝步驟的低成本、可靠性和高產(chǎn)率。圖2是本工藝步驟中二氧化硅模板側(cè)壁的電子顯微鏡照片，顯示了模板的傾斜側(cè)壁結(jié)構(gòu)；圖3是利用本發(fā)明的制造工藝形成的陣列HV-LED中微單元的臺面?zhèn)缺?，顯示了 35°的傾角。圖4顯示了利用本發(fā)明的制造工藝所形成的HV-LED中的微單元陣列。


圖1 :HV_LED傾斜側(cè)墻制造工藝流程圖。
圖2 :二氧化硅掩模側(cè)壁的電子顯微鏡照片，顯示掩模板的傾斜側(cè)壁結(jié)構(gòu)。
圖3 :利用本發(fā)明的制造工藝形成的陣列HV-LED中微單元的臺面?zhèn)缺?，顯示較大的傾角。
圖4 :利用本發(fā)明的制造工藝形成的HV-LED中微單元陣列。
具體實(shí)施方式
實(shí)施舉例在本例里，將通過上述專利技 術(shù)，過濕法刻蝕的方法在二氧化硅掩膜的側(cè)壁形成大角度傾斜，然后再復(fù)制到LED外延層上，實(shí)現(xiàn)HV-LED中微單元的傾斜側(cè)壁結(jié)構(gòu)，作為實(shí)例，步驟如下首先，在藍(lán)寶石基的LED外延異質(zhì)層(epitaxially grown LED heterostructure)表面通過等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)形成1. 2微米二氧化硅薄膜；然后，在二氧化硅薄膜表面覆蓋光刻膠層(Shipley PR1827) 2. 5微米，再利用標(biāo)準(zhǔn)光刻工藝形成光刻膠圖案；然后，以光刻膠圖案為掩模板，利用按一定比例稀釋的 Hydrofluoric Acid(HF) (HF H20 = I 5)刻蝕二氧化娃薄膜,形成預(yù)先設(shè)計(jì)的圖案,并在側(cè)壁產(chǎn)生預(yù)先設(shè)定的傾斜角度；然后，用溶劑法清除光刻膠圖案，再以二氧化硅薄膜圖案為掩膜，使用上下電極雙射頻源的電感耦合(ICP)等離子體刻蝕設(shè)備，刻蝕LED外延異質(zhì)層至藍(lán)寶石襯底；二氧化硅的傾斜側(cè)壁按1: 5的比例復(fù)制到LED外延異質(zhì)層上，其中ICP等離子體刻蝕GaN和二氧化硅的速率比為1: 5 ;最后，利用HF刻蝕二氧化硅薄膜，徹底清除殘余在LED晶元表面的二氧化硅掩膜。
權(quán)利要求
1.一種制造陣列式高壓LED芯片(HV-LED)過程中控制側(cè)壁傾斜角度的新工藝.其特征在于通過濕法刻蝕的方法在二氧化硅掩膜的側(cè)壁形成大角度傾斜，然后再復(fù)制到LED外延層上，實(shí)現(xiàn)HV-LED中微單元的傾斜側(cè)壁結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的一種制造陣列式高壓LED芯片(HV-LED)過程中控制側(cè)壁傾斜角度的新工藝.其特征在于在藍(lán)寶石基的氮化物L(fēng)ED外延異質(zhì)層(epitaxially grownLED heterostructure)表面通過等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)形成不少于0.1微米二氧化硅薄膜。
3.根據(jù)權(quán)利要求1所述的一種制造陣列式高壓LED芯片(HV-LED)過程中控制側(cè)壁傾斜角度的新工藝.其特征在于利用光刻工藝和HydrofluoricAcid(HF)刻蝕的方法在二氧化硅薄膜上形成預(yù)先設(shè)計(jì)的圖案，并在側(cè)壁產(chǎn)生預(yù)先設(shè)定的傾斜角度。
4.根據(jù)權(quán)利要求1所述的一種制造陣列式高壓LED芯片(HV-LED)過程中控制側(cè)壁傾斜角度的新工藝，其特征在于通過改變HF刻蝕條件，包括溶液濃度、刻蝕溫度和時(shí)間等參數(shù)，可以精確控制等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)形成二氧化硅模板的側(cè)壁傾角(Q Si02)。
5.根據(jù)權(quán)利要求1所述的一種制造陣列式高壓LED芯片(HV-LED)過程中控制側(cè)壁傾斜角度的新工藝.其特征在于以二氧化硅薄膜圖案為掩膜，使用上下電極雙射頻源的電感耦合(ICP)等離子體刻蝕設(shè)備，刻蝕氮化物L(fēng)ED外延異質(zhì)層至藍(lán)寶石襯底；二氧化硅的傾斜側(cè)壁按1: X的比例復(fù)制到LED外延異質(zhì)層上。其中X是ICP等離子體刻蝕GaN和二氧化硅的速率比；最后利用HF刻蝕二氧化硅薄膜，徹底清除LED晶元表面的二氧化硅掩膜。
6.根據(jù)權(quán)利要求1所述的一種制造陣列式高壓LED芯片(HV-LED)過程中控制側(cè)壁傾斜角度的新工藝，其特征在于=ICP等離子體刻蝕氮化物L(fēng)ED外延異質(zhì)層和二氧化硅的速率比X可通過改變刻蝕二氧化硅所形成的側(cè)墻的坡度可以，通過改變反應(yīng)離子刻蝕的參數(shù)，包括反應(yīng)氣體種類、氣體流速、氣壓和電壓，加以控制。
全文摘要
本發(fā)明涉及一種制造陣列式高壓LED芯片(HV-LED)過程中控制側(cè)壁傾斜角度的新工藝，通過濕法刻蝕的方法在二氧化硅掩膜的側(cè)壁形成大角度傾斜，然后再復(fù)制到LED外延層上，實(shí)現(xiàn)HV-LED中微單元的傾斜側(cè)壁結(jié)構(gòu)。
文檔編號H01L33/00GK103000770SQ201110273940
公開日2013年3月27日 申請日期2011年9月15日 優(yōu)先權(quán)日2011年9月15日
發(fā)明者張慶 申請人:張慶